JP2005340686A - 積層基板及びその製造方法、かかる積層基板を有する電子機器 - Google Patents

積層基板及びその製造方法、かかる積層基板を有する電子機器 Download PDF

Info

Publication number
JP2005340686A
JP2005340686A JP2004160517A JP2004160517A JP2005340686A JP 2005340686 A JP2005340686 A JP 2005340686A JP 2004160517 A JP2004160517 A JP 2004160517A JP 2004160517 A JP2004160517 A JP 2004160517A JP 2005340686 A JP2005340686 A JP 2005340686A
Authority
JP
Japan
Prior art keywords
layer
core layer
buildup
laminated substrate
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004160517A
Other languages
English (en)
Inventor
Takashi Sugata
隆 菅田
Kenji Fukusono
健治 福園
Manabu Watanabe
真名武 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004160517A priority Critical patent/JP2005340686A/ja
Priority to US10/997,973 priority patent/US20050266212A1/en
Priority to KR1020040099107A priority patent/KR100756256B1/ko
Publication of JP2005340686A publication Critical patent/JP2005340686A/ja
Priority to US11/364,056 priority patent/US20060147684A1/en
Priority to KR1020060069705A priority patent/KR20060092176A/ko
Priority to KR1020070038033A priority patent/KR20070049133A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 歩留まりの向上、及び／又は、所望の物性（即ち、熱膨張率又は縦弾性係数）を与える積層基板の製造方法、及び、積層基板、並びに、かかる積層基板を有する電子機器を提供する。
【解決手段】 プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定するステップを有することを特徴とする製造方法を提供する。
【選択図】 図２

Description

本発明は、一般に積層基板及びその製造方法に係り、特に、コア層とその両面にビルドアップ層とを有する積層基板（「ビルドアップ基板」とも呼ばれる）及びその製造方法に関する。
従来から電子機器の小型化及び軽量化の要請に応えるために、ビルドアップ基板は、ノート型パーソナルコンピュータ（ＰＣ）、デジタルカメラ、サーバー、携帯電話などに使用されている。ビルドアップ基板は、両面プリント基板又は多層プリント基板をコア（芯材）とし、その両面又は片面にマイクロビア技術によって層間接続されたビルドアップ層（絶縁層と配線層の積層）を付加させる。両面貼り合わせによって反りのバランスを維持することができる。マイクロビアは、スルーホール接続よりパッド径を減少してボードを小型・軽量化にし、高密度配線により低コスト化にし、ビヤ径とビヤ長さを小さくできるので寄生容量など電気特性を向上することができるという特長を有する。
ビルドアップ基板の製造方法としては、特許文献１のように、コア層の両面にビルドアップ層を一層ずつ積層していく方式が知られている。また、特許文献２や非特許文献１のように、多層基板の層間接続を任意の場所で形成した構造であるＩＶＨ（Ｉｎｎｅｒ Ｖｉａ Ｈｏｌｅ）構造を全層にしたＡＬＩＶＨ（Ａｎｙ Ｌａｙｅｒ ＩＶＨ）においては、各層の接合に導電性ペースト（銀ペースト）を接着剤として使用している。
その他の従来技術としては、例えば、特許文献３及び４がある。
特開平２００３−２１８５１９号公報 特開平２００１−３５２１７１号公報 特開平２００１−１７２６０６号公報 特開平２００１−２３０５５１号公報 平成１６年５月２３日検索、多層プリント配線板インターネット＜ＵＲＬ：http://industrial.panasonic.com/www-ctlg/ctlgj/qANE0000_J.html＞
しかし、従来の製造方法はビルドアップ基板の歩留まりが悪かった。ビルドアップ基板の歩留まりはビルドアップ層を形成する歩留まりにほぼ依存し、基板が大型・多層になるほど積層過程における不良率が増加する。これは、ビルドアップ基板が完成するまで良品判別ができないことが一つの原因である。この方法では、例えば、途中のいずれかの側のビルドアップ層の一層のみが不良である場合でもビルドアップ基板の製造を終了しなければならない。このため、良品であるコア層や他の側のビルドアップ層が無駄になる。また、製造に時間がかかる。
また、従来の製造方法は、完成したビルドアップ基板の物性（例えば、熱伝導率、縦弾性係数、反りのバランス）を制御することができなかった。例えば、ビルドアップ基板をＬＳＩウェハテスト等の大型テスタ基板に適用した場合には、基板の熱膨張率をＬＳＩ（シリコン）の熱膨張率に近づける必要がある。ビルドアップ基板の熱膨張率はコア層のコア材にある程度依存することが知られているため、コア層をシリコンの熱膨張率よりも小さくしてビルドアップ層をシリコンの熱膨張率よりも大きくしてビルドアップ基板全体として熱膨張率をシリコンに近づける試行は行われてきた。しかし、かかる試行は熟練を要し、精度が悪く、より簡易にビルドアップ基板の熱膨張率を制御する方法が求められてきた。また、縦弾性係数が小さいとその材料は柔らかく剛性が小さいことを意味するが、これでは必要な合成や平坦度が維持できない場合があり、熱膨張率と同様の問題があった。また、コア層の両側に同一の多層ビルドアップ層を形成し、ビルドアップ層内の各層を同一構造（物性）及び寸法にしてビルドアップ基板全体として反りのバランスをとる試みは従来からなされているが、ビルドアップ層内の各層を必ずしも同一構造及び寸法にできない場合があり、この場合はビルドアップ基板が反るという問題が発生する。
そこで、本発明は、歩留まりの向上、及び／又は、所望の物性（即ち、熱膨張率、縦弾性係数、反りのバランス）を与える積層基板の製造方法、及び、積層基板、並びに、かかる積層基板を有する電子機器を提供することを例示的目的とする。
本発明の一側面としての積層基板の製造方法は、プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定するステップを有することを特徴とする。前記設定ステップは、前記積層基板の前記熱膨張率をα、各層の前記熱膨張率をαｎ、各層の厚さをｔｎ、各層の縦弾性係数をＥｎとすると次式を満足する。
かかる製造方法によれば、積層基板の熱膨張率を高い再現性で制御することができる。
本発明の別の側面としての積層基板の製造方法は、プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の縦弾性係数を所定の値にするために各層の縦弾性係数と各層の体積を設定するステップを有することを特徴とする。前記設定ステップは、前記積層基板の前記縦弾性係数をＥ、前記積層基板の体積をＶ、各層の前記縦弾性係数をＥｎ、各層の体積をＶｎとすると次式を満足する。
かかる製造方法によれば、積層基板の縦弾性係数を高い再現性で制御することができる。
本発明の別の側面としての製造方法は、プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記コア層が良品かどうかを判定するステップと、前記ビルドアップ層が良品かどうかを判定するステップと、良品と判定された前記コア層の上に前記ビルドアップ層を加圧及び加熱することによって前記コア層と前記ビルドアップ層とを接合するステップとを有することを特徴とする。良品判定を積層基板の製造完了前に行うことにより、良品と判定されたコア層とビルドアップ層とを接合することにより歩留まりを向上することができる。
本発明の別の側面としての積層基板は、プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、前記第１及び第２のビルドアップ層は、異なる物性を有する複数種類の層を同一の厚さだけ含むことを特徴とする。これにより、積層基板の反りのバランスを維持することができる。
本発明の別の側面としての積層基板は、プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、前記第１及び第２のビルドアップ層は層構成が異なるが、実質的に同一の熱膨張率を有することを特徴とする。「実質的に同一」とは両者の誤差が±５％以内である。
上述の積層基板を有することを特徴とする電子機器も本発明の別の側面を構成する。
本発明の他の目的及び更なる特徴は、以下、添付図面を参照して説明される実施例により明らかにされる。
本発明によれば、歩留まりの向上、及び／又は、所望の物性（即ち、熱膨張率又は縦弾性係数）を与える積層基板の製造方法、及び、積層基板、並びに、かかる積層基板を有する電子機器を提供することができる。
以下、添付図面を参照して、本発明の一実施形態である積層基板１００の製造方法について説明する。ここで、図１は、積層基板１００の製造方法を説明するためのフローチャートであり、図２は、図１の工程の概略断面図である。
まず、積層基板１００に要求される物性と材料の決定を行う（ステップ１０００）。ここでは、物性として、熱膨張率と、縦弾性係数と、反りのバランスを考える。
本実施形態では、積層基板１００の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定する。熱膨張率については、まず、ビルドアップ層１４０の層厚を０．２ｍｍ、熱膨張率２０ｐｐｍ／℃に固定して、コア層１１０の厚さと熱膨張率を変化させた場合の積層基板１００の熱膨張率を図１０に示すように求めた。また、コア層１１０の層厚を３ｍｍ、熱膨張率１ｐｐｍ／℃に固定して、ビルドアップ層１４０の厚さと熱膨張率を変化させた場合の積層基板１００の熱膨張率を図１１に示すように求めた。これらのデータから、積層基板１００の熱膨張率をα、各層の熱膨張率をαｎ、各層の厚さをｔｎ、各層の縦弾性係数をＥｎとすると次式を満足するように設定する。これにより、積層基板１００の熱膨張率を高い再現性で制御することができる。
数式３においては、例えば、ダミーの銅配線部を増減するなどによって各層の熱膨張係数を、各層の厚さに加え、制御することができる。各層の縦弾性係数の制御は、一般に、材料の選択によって行う。
また、本実施形態では、積層基板１００の縦弾性係数を所定の値にするために各層の縦弾性係数と各層の体積を設定する。縦弾性係数については、まず、ビルドアップ層１４０の層厚を０．２ｍｍ、縦弾性係数４０ＧＰａに固定して、コア層１１０の厚さと縦弾性係数を変化させた場合の積層基板１００の縦弾性係数を図１２に示すように求めた。また、コア層１１０の層厚を３ｍｍ、縦弾性係数５６ＧＰａに固定して、ビルドアップ層１４０の厚さと縦弾性係数を変化させた場合の積層基板１００の縦弾性係数を図１３に示すように求めた。これらのデータから、積層基板１００の縦弾性係数をＥ、積層基板１００の体積をＶ（＝ΣＶｎ）、各層の縦弾性係数をＥｎ、各層の体積をＶｎとすると次式を満足する。これにより、積層基板１００の縦弾性係数を高い再現性で制御することができる。
数式４においては、各層の体積は制御可能である。各層の縦弾性係数の制御は、一般に、材料の選択によって行う。
次に、本実施形態では、積層基板１００の反りのバランスをとるために、コア層１１０の両側に貼り付けられるビルドアップ層１４０の構造を以下のように設定している。
まず、図１４に示すように、グループ１の物性を有するコア層１１０Ａの表側に接合されるビルドアップ層１４０Ａと、コア層１１０Ａの裏側に接合されるビルドアップ層１４０Ｂを考える。ビルドアップ層１４０Ａ及び１４０Ｂは、異なる物性を有する複数種類の層を含むとする。図１４において、グループ２乃至グループＮは、異なる物性を有する、異なる層である。本実施形態においては、熱膨張率（及び縦弾性係数）をビルドアップ層１４０Ａ及び１４０Ｂとの間で同一にするために、同一物性（又はグループ）の層の厚さは同一である必要があるが、その位置は問わない。従って、例えば、グループ２の物性の層の厚さはビルドアップ層１４０Ａ及び１４０Ｂとの間で同一でなければならない。但し、図１４の配置に拘らず、ビルドアップ層１４０Ａの最上層や中間であってもよい。これは、数式３及び４から各層の位置は問題にはならないからである。
次に、図１５に示すように、グループ２の物性を有するコア層１１０Ｂの表側に接合されるビルドアップ層１４０Ｃと、コア層１１０Ｂの裏側に接合されるビルドアップ層１４０Ｄを考える。ビルドアップ層１４０Ｃ及び１４０Ｄは層構成が異なるが、数式３に示す熱膨張率が実質的に同一になるように、両者の層の厚さは決定される。「実質的に同一」とは両者の誤差が±５％以内である。５％以上になると反りのバランスの崩れが顕著になるからである。
図１６は、図１５においてビルドアップ層１４０Ｃ及び１４０Ｄが複数の層を含む場合の例である。コア層１１０Ｃの表側に接合されるビルドアップ層１４０Ｅと、コア層１１０Ｆの裏側に接合されるビルドアップ層１４０Ｆは実質的に同一の熱膨張率を有する。この場合、ビルドアップ層１４０Ｅの熱膨張率は、数式３によって得られる合成の熱膨張率である。
なお、一のビルドアップ層が単層で他のビルドアップ層が複数層である場合や、両ビルドアップ層が共通の物性の層と異なる物性の層とを含む場合にも合成の熱膨張率を比較してそれらを実質的に同一にすることによって積層基板１００の反りのバランスを維持することができることが理解されるであろう。
上述のように、２つのビルドアップ層１４０間で熱膨張率（及び好ましくは縦弾性係数）を実質的に同一にすることによって積層基板１００の反りのバランスをとることができ、積層基板１００の変形を防止し、動作の安定性を図ることができる。
次に、図１に戻って、コア層１１０を製造する（ステップ１１００）。本実施形態のコア層１１０は、シリコンの熱膨張率（約４．２×１０−６／℃）と同じ程度の低熱膨張率を有するが、本発明はコア層の熱膨張率を限定するものではない。コア層１１０は、本実施形態では矩形形状又は円形状を有し、例えば、表裏４箇所（例えば、矩形形状の角部）に位置決め用の孔を有している。コア層は、コアとスルーホールを含み、コアの両側に積層構造を含んでいてもよいし、積層構造を含まなくてもよい。一般に、かかる積層構造のピッチは多層ビルドアップ層１４０の層間ピッチよりも大きい。
以下、コア層１１０の製造の詳細について、図３及び図４を参照して説明する。ここで、図３は、コア層１１０の製造方法を説明するためのフローチャートであり、図４は、図３の工程の概略断面図である。ここでは、積層構造を有しないコア層１１０の製造方法の例について説明する。
まず、図４（ａ）に示すように、絶縁性基板１１１にレーザ加工で貫通孔１１２を形成する（ステップ１１０２）。絶縁性基板１１１は、例えば、ガラスクロスエポキシ樹脂基材、ガラスクロスビスマレイミドトリアジン樹脂基材、ガラスクロスポリフェニレンエーテル樹脂基材、アラミドポリイミド液晶ポリマー等である。貫通孔１１２は、スルーホールとして機能する。本実施形態で準備した絶縁性基板１１１は熱硬化型エポキシ樹脂基材であり、厚みは約５０μｍ樹脂である。レーザ加工は、例えば、パルス発振型炭酸ガスレーザ加工装置を使用する。加工条件は、例えば、パルスエネルギーが０．１〜１．０ｍＪであり、パルス幅が１〜１００μｓであり、ショット数が２〜５０の範囲である。レーザ加工によって設けられた貫通穴１１２の形状は直径ｄ１が約６０μｍΦで直径ｄ２が約４０μｍΦである。この後、貫通穴１１２の内部に残留する樹脂を取り除くため、酸素プラズマ放電、コロナ放電処理、過マンガン酸カリウム処理等によるデスミア処理を行う。更に貫通穴１Ｃの内面と絶縁性基板１の表裏全面に無電解メッキを施す。この無電解メッキの膜厚は約４５００Åである。
次に、図４（ｂ）に示すように、絶縁性基板１１１の表裏面にドライフィルムレジスト１１３を設ける（ステップ１１０４）。このドライフィルムレジスト１１３は、例えば、アルカリ現像タイプであり、感光性を有する。ドライフィルムレジスト１１３の膜厚は、例えば、約４０μｍである。ドライフィルムレジスト１１３を露光現像して所望するパターンのレジスト膜を得た。
次に、図４（ｃ）に示すように、メッキ処理を行う（ステップ１１０６）。メッキ処理は直流電解メッキ法にて行われ、ステップ１１０２（図４（ａ））で設けた無電解メッキ層を電極として使用する。メッキ層１１４の材料は銅、スズ、銀、半田、銅とスズの合金、銅と銀の合金等でよく、メッキ可能な金属であれば種類は問わない。ステップ１１０４で得られたドライフィルムレジスト１１３付きの絶縁性基板１１１をメッキ浴槽に浸漬する。メッキ層１１４は貫通穴１１２の内面と絶縁性基板１１１の表裏全面共に同時に成長し、メッキ層１１４は厚みを増していく。厚みを増していく途中で、貫通穴１１２の底面部から表層部へ成長して、そしてメッキ層１１４により貫通穴１１２の底面部が閉じられる。
絶縁性基板１１１の表裏面のメッキ層１１４の厚みｔ１が、例えば、約６０μｍになるまでメッキ処理は継続され、貫通穴１１２を含めた絶縁性基板１１１の表裏両面がほぼ平坦化する。
その後に、エッチング及びレジスト剥離が行われる（ステップ１１０８）。絶縁性基板１１１の表裏両面のメッキ層１１４の凸凹を滑らかにするためと、表裏両面のメッキ層１１４の厚み調整のためにエッチングを行う。使用するエッチング液は塩化銅である。続いて、図４（ｄ）に示すように、絶縁性基板１１１の表裏面に設けられたドライフィルムレジスト１１３を、剥離剤を利用して剥離する。剥離液は、例えば、アルカリ系剥離液である。この結果、ドライフィルムレジスト１１３を剥離した下層からステップ１１０２で設けた無電解メッキが露出する。続いて、この無電解メッキをエッチングする。使用するエッチング液は、例えば、硫酸過水素である。
なお、絶縁性基板１１１は、積層構造を有してもよい。例えば、絶縁性基板１１１は、上から第１の絶縁性基板の両側に第２及び第３の絶縁性基板を積層する。第１の絶縁性基板を、アラミド又はエポキシ系樹脂から構成し、厚さを約２５μｍ、熱分解温度が約５００℃に設定する。第２の絶縁性基板と第３の絶縁性基板には熱硬化型エポキシ樹脂を使用し、それぞれの厚さを約１２．５μｍ、熱分解温度を約３００℃に設定する。このように熱分解温度を異ならせると、ステップ１１０２におけるレーザ加工において貫通孔１１２の穴径を異ならせることができる。熱分解温度が低い第２及び第３の絶縁性基板の穴径は熱分解温度が高い第１の絶縁性基板の穴径より大きくなり、貫通穴１１２は図４（ｂ）に示す台形形状ではなく断面が略Ｘ形状になる。これにより、図４（ｃ）において、メッキ層１１４を絶縁性基板１１１の上下から同時に成長することができ、片面から成長させる図４（ｃ）よりも処理時間を短縮することができる。
コア層１１０は、ビルドアップ層１４０と接合される前に良品判定を行い、良品のもののみをステップ１７００に使用する。
次に、多層ビルドアップ層１４０を製造する（ステップ１２００）。ビルドアップ層１４０は、本実施形態では矩形形状又は円形状を有し、例えば、４箇所（例えば、矩形形状の角部）に位置決め用の孔を有している。ビルドアップ層１４０は、絶縁部と配線部を有し、コア層１１０に電気的に接続される。ビルドアップ層１４０は積層構造を有し、内部にコア（芯材）を含んでいてもよいし、含まなくてもよい。以下、コアを含むビルドアップ層の製法例について、図５乃至図７を参照して説明する。ここで、図５は、ビルドアップ層１４０の製造方法を説明するためのフローチャートであり、図６は、図５のコア部の作成を説明するための各工程の概略断面図である。図７は、図５の積層部の作成を説明するための各工程の概略断面図である。
まず、ビルドアップ層１４０のコア部を作成する。
図６（ａ）に示すように、両側に銅１４２が張られたガラスクロス入りエポキシ樹脂１４１を基材として準備し、図６（ｂ）に示すように、表裏導通を図るためにドリル加工にて貫通孔１４３を形成する（ステップ１２０２）。次に、図６（ｃ）に示すように、貫通孔１４３内に銅メッキ１１４を施す（ステップ１２０４）。次に、図６（ｄ）に示すように、貫通孔１４３内に樹脂１４５を充填する（ステップ１２０６）。次に、図６（ｅ）に示すように、前面に蓋メッキと称する銅メッキ１４６を施す（ステップ１２０８）。最後に、図６（ｆ）に示すように、サブトラクティブ法を利用してパターン１４７をエッチングにより形成してコア層１４０を完成する（ステップ１２１０）。
次に、コア部の両側に積層部を形成し、ビルドアップ層１４０を完成する。
まず、図７（ａ）に示すように、絶縁性基板１５１にコア層１１０のスルーホール１１２に対応する導体部１５２ａと配線部用の導体部１５２ｂを銅メッキによって形成する（ステップ１２１２）。次に、図７（ｂ）に示すように、レーザ穴加工を施し、銅メッキ１５２ａが露出するような穴１５３を形成する（ステップ１２１４）。次に、図７（ｃ）に示すように、無電解銅メッキ１５４を施す（ステップ１２１６）。次に、図７（ｄ）に示すように、導体部１５２ａ及び１５２ｂに対応した場所に開口部を有するレジスト膜１５５を形成する（ステップ１２１８）。次に、図７（ｅ）に示すように、銅パターンメッキを施す（ステップ１２２０）。この結果、導体部１５２ａ及び１５２ｂが絶縁性基板１５１の上面に形成されると共に穴１５３が導体部１５２ｃによって塞がれる。次に、図７（ｆ）に示すように、レジスト剥離／銅エッチングを行う（ステップ１２２２）。次に、図７（ｇ）に示すように、ステップ１２１２乃至１２２２を繰り返し、必要層数を有するビルドアップ層１４０を形成する（ステップ１２２４）。
最後に、図６（ｇ）に示すように、図６（ｆ）のコア部の表裏に図７の工程を繰り返すことによってビルドアップ層１４０を完成する。ビルドアップ層１４０は、コア層１１０に接合される前に良品判定を行い、良品のもののみをステップ１７００に使用する。
次に、図２（ａ）に示すように、絶縁性接着シート１７０をパターン加工する（ステップ１３００）。絶縁性接着シート１７０は、例えば、エポキシ樹脂から構成され、様々な種類の絶縁性接着シートが商業的に入手可能である。エポキシ樹脂は熱硬化型接着剤であり、１５０℃で硬化するが、８０℃程度になれば柔らかくなってコア層１１０と密着して仮止め効果を有する。
絶縁性接着シート１７０の高さは、導電性接着剤１８０の量を決定する。コア層１１０とビルドアップ層１４０とが電気的に接続される部位に対応する位置において貫通孔１７２を絶縁性接着シートにドリル１７４により形成する。図２においては、一定間隔で貫通孔１７２が設けられているが、かかる配置は例示的である。また、絶縁性接着シート１７０は本実施形態では矩形形状又は円形状を有し、例えば、４箇所（例えば、矩形形状の角部）に位置決め用の孔を有している。
次に、図２（ｂ）に示すように、一対の絶縁性接着シート１７０をコア層１１０の両側に位置決め及び仮止めする（ステップ１４００）。貫通孔１７２はコア層１１０とビルドアップ層１４０とが電気的に接続される部位、即ち、電気接続パッド部、に位置決めされている。本実施形態においては、コア層１１０と絶縁性接着シート１７０との位置決めは、両者の位置決め用の孔を合わせてピンを挿すことによって行われる。このように本実施形態では機械的な位置合わせ手段を採用しているが、位置合わせ手段の方法は問わない。例えば、両者にアライメント用のマークを設けて光学的手段で位置合わせを行ってもよい。
仮止めは、コア層１１０と接着シート１７０とを、例えば、約８０℃に予備加熱することによって行う。加熱後に位置合わせ用のピンを抜く。なお、本実施形態では、コア層１１０に接着シート１７０を位置決めして仮止めしたが、ビルドアップ層１４０仮止めして固定してもよい。
次に、導電性接着剤１８０を調製する（ステップ１５００）。導電性接着剤は、第１の融点を有するフィラーとしての金属粒子の表面に、第１の融点よりも低い第２の融点を有するハンダメッキを施したものを接着剤（例えば、エポキシ樹脂）に含有させたものである。本実施形態の導電性接着剤１８０に含まれる基材としての接着剤はエポキシ樹脂であるため、熱硬化温度は１５０℃である。金属粒子は、本実施形態では高融点金属粒子であり、例えば、Ｃｕ、Ｎｉなどであり、その融点は基材としての接着剤の熱硬化温度よりも高いことが好ましい。ハンダは、本実施形態では低温ハンダであり、例えば、Ｓｎ−Ｂｉから構成され、融点は１３８℃である。低温ハンダの融点は基材としての接着剤の熱硬化温度よりも低いことが好ましい。これは、ハンダが溶融する前に接着剤を熱硬化させないためである。
このように、導電性接着剤１８０は、高融点金属粒子をコアとし、表面に低温ハンダをメッキした導電性フィラー入りの接着剤である。いろいろな粒子径の金属粒子の粉末を、商業的に入手することができる。本実施形態では、無電解メッキによって金属粒子の表面にメッキを施す。金属粒子の表面のメッキ厚は、例えば、水溶液に浸漬する時間によって制御可能である。もちろん本発明はメッキ方法を限定するものではない。
本実施形態の導電性接着剤１８０には幾つかの満足すべき性能があり、かかる性能は、導通性、溶融温度、再溶融温度、接合力を含む。導通性が不足すればコア層１１０とビルドアップ層１４０との電気的接続が不安定になり、積層基板１００の電気的特性が劣化する。溶融温度が高ければ、コア層１１０とビルドアップ層１４０との間に働く（即ち、導電性接着剤１８０が受ける）熱応力・熱歪が大きくなり、両層や導電性接着剤１８０が破壊するなど好ましくない。このため、溶融温度は低い方が好ましい。一方、再溶融温度が低いと後工程で積層基板１００に別の回路素子を取り付ける際に温度が２５０℃程度まで上昇すれば導電性接着剤１８０が溶け出して接着力や導通性が失われるなど好ましくない。このため、再溶融温度は２５０℃以上であることが好ましい。また、接合力は、安定した導通性と積層構造を維持するために、従来の銀フィラーを使用する銀ペーストよりも高いことが好ましい。
導電性接着剤１８０による導通性はフィラーの含有量とハンダ量に依存する。所定の導通量を確保するためにはこれらの量を制御する必要がある。
導電性接着剤１８０の溶融温度はメッキの融点である。本実施形態では、Ｓｎ−Ｂｉからなる低温ハンダを利用しているので、溶融温度は１３８℃である。
導電性接着剤１８０の再溶融温度は、メッキ厚とフィラーの粒径を制御することによって制御することができる。図８に、フィラー（Ｃｕ）の含有量を９０％、粒径をφ２０乃至４０μｍとした場合のＳｎ−Ｂｉメッキ厚と再溶融温度との関係を示す。メッキ厚が２μｍを超えるとハンダが拡散しきらずに残るため、再溶融温度もＳｎ−Ｂｉの融点付近まで下がる。逆に、メッキ厚が２μｍ以下の場合はＳｎ−Ｂｉが完全に拡散し、再溶融温度はほぼ一定になる。
一方、メッキ厚は導電性接着剤１８０の接合力を規定する。従来のＡＬＩＶＨの銀ペーストにおいては、銀フィラーによって接合力が低下している。一方、本実施形態では、ハンダメッキを施すことによって接合力の低下を防止している。従って、ハンダ量は多ければ多いほど接合力は増加する。しかし、上述のようにハンダ量が多いと再溶融温度が低下するために好ましくない。このため、導電性接着剤１８０が所定の接合強度と再溶融温度（信頼性）を両立するようにメッキ厚を決定する必要がある。
図８に示すグラフは、粒径が４０μｍよりも大きくなれば右側に移動し、粒径が２０μｍ以下であれば、左側に移動する。一般にフィラーとして使用される粒径１００μｍ以下の金属粒子に対してはＳｎ−Ｂｉについては、メッキ厚が１μｍ以上であれば一般に所定の接合強度を維持することができる。
図８のグラフは使用されるフィラーやハンダの種類によっても変化する。本実施形態の導電性接着剤１８０には、積層基板１００の熱膨張率をシリコンと同様にするという目的から、上述のように幾つかの満足すべき性能があるが、積層基板１００にこのような目的がない場合には導電性接着剤１８０が満足すべき性能の程度も変化し得る。このため、上述のハンダメッキの種類、厚さ、フィラーの種類、粒径、含有率は、かかる性能に合わせて適宜選択される。
導電性接着剤１８０は、カルボキシル基、アミン、フェノールのいずれか１種類を含む硬化剤と、アジピン酸、コハク酸、セバシン酸のいずれか１種類のカルボン酸を含む有機酸とを有する。これにより、ハンダの活性化（又は濡れ性）を向上することができ、即ち、酸化を防止してコア層に浸透する性能を向上することができる。
次に、図２（ｃ）に示すように、導電性接着剤１８０を貫通孔１７２に充填する（ステップ１６００）。充填は、本実施形態においては、メタルマスクを使用したスクリーン印刷によって行うが、本発明は充填方法を限定するものではない。
次に、多重ビルドアップ層１４０をコア層１１０の両側に位置合わせをして、加熱及び加圧をすることによって接合する（ステップ１７００）。位置合わせは、本実施例では、コア層１１０と接着シート１７０との位置合わせと同様に行われる。即ち、接着シート１７０に設けられた位置合わせ用の孔とビルドアップ層１４０に設けられた位置合わせ用の孔とを合わせてピンで留めることによって行う。加熱及び加圧は真空環境でプレスを行うこと（「真空ラミネート」ともいう。）により行う。
本実施形態では、コア層１１０とビルドアップ層１４０の接合前に、コア層１１０が良品かどうかを判定し、また、ビルドアップ層１４０が良品かどうかを判定し、良品と判定されたコア層及びビルドアップ層１４０のみを使用して、ステップ１７００において接合を行う。良品判定を積層基板１００の製造完了前に行うことにより、歩留まりを向上することができる。
本実施形態では、低温ハンダを使用しているので、通常のハンダを利用するよりも低い融点でハンダは溶融する。このため、加熱時の温度から常温に戻る際にコア層１１０とビルドアップ層１４０との間に作用する熱応力・熱歪を低減し、両層並びに接合層における破壊を防止することができる。一方、高融点金属粒子が導電性接着剤１８０の融点を低温ハンダの融点よりも高くすることによって再溶融の温度を上げることができる。この結果、後工程で回路素子を搭載しても導電性接着剤１８０が再溶融して接着の信頼性が低下することを防止することができる。金属粒子によりコア層１１０とビルドアップ層１４０との間の導通性を確保することができる。
図２（ｅ）は完成した積層基板１００を示している。ビルドアップ層１７０はコア層１１０の両側に配置されているので反りのバランスを維持することができる。
図９に積層基板１００を適用したＬＳＩウェハ用のテスタ基板２００の上面図を示す。
積層基板１００において所望の熱膨張率と縦弾性係数を３ｐｐｍ／℃、５５ＧＰａとした場合、コア層１１０及びビルドアップ層１４０の熱膨張係数をそれぞれ１ｐｐｍ／℃、２０ｐｐｍ／℃に、厚さをそれぞれ３ｍｍ、０．２ｍｍに、縦弾性係数をそれぞれ５６ＧＰａ、４８ＧＰａに設定したところ、設計値通りの熱膨張係数と縦弾性係数を得ることができた。

本実施形態の導電性接着剤１８０は、電子機器において、熱膨張率が異なる２つの部の接合に広く適用することができる。例えば、これらの２つの部材は、発熱性回路素子（例えば、ＣＰＵ）と、当該発熱性回路素子からの熱を伝達するための伝熱部材（例えば、ヒートスプレッダやヒートシンク）であってもよい。これにより、接合時の温度を下げると共に発熱性回路素子の発熱時の再溶融を防止することができる。導電性接着剤１８０に使用されるエポキシ樹脂は、ＣＰＵを伝熱部材に強固に接合し、ＣＰＵからの熱を効率良く伝熱部材に伝達し、ＣＰＵを放熱する。
以上、本発明の好ましい実施態様及びその変形をここで詳細に説明してきたが、本発明はこれらの実施態様及び変形に正確に限定されるものではなく、様々な変形及び変更が可能である。例えば、本発明の電子機器は、ＬＳＩウェハ用のテスターだけでなく、ノート型パーソナルコンピュータ（ＰＣ）、デジタルカメラ、サーバー、携帯電話にも広く適用することができる。
本出願は更に以下の事項を開示する。
（付記１）
プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定するステップを有することを特徴とする製造方法。（１）
（付記２） 前記設定ステップは、前記積層基板の前記熱膨張率をα、各層の前記熱膨張率をαｎ、各層の厚さをｔｎ、各層の縦弾性係数をＥｎとすると次式を満足することを特徴とする付記１記載の製造方法。
（付記３）
プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記積層基板の縦弾性係数を所定の値にするために各層の縦弾性係数と各層の体積を設定するステップを有することを特徴とする製造方法。
（付記４） 前記設定ステップは、前記積層基板の前記縦弾性係数をＥ、前記積層基板の体積をＶ、各層の前記縦弾性係数をＥｎ、各層の体積をＶｎとすると次式を満足することを特徴とする請求項３記載の製造方法。
（付記５） プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、前記コア層が良品かどうかを判定するステップと、前記ビルドアップ層が良品かどうかを判定するステップと、良品と判定された前記コア層の上に前記ビルドアップ層を加圧及び加熱することによって前記コア層と前記ビルドアップ層とを接合するステップとを有することを特徴とする製造方法。（２）
（付記６） プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、前記第１及び第２のビルドアップ層は、異なる物性を有する複数種類の層を同一の厚さだけ含むことを特徴とする積層基板。（３）
（付記７） プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、前記第１及び第２のビルドアップ層は層構成が異なるが、実質的に同一の熱膨張率を有することを特徴とする積層基板。（４）
（付記８） 請求項１乃至７のうちいずれか一項記載の積層基板を有することを特徴とする電子機器。（５）
本発明の積層基板の製造方法を説明するためのフローチャートである。 図１の工程の概略断面図である。 図１に示すステップ１１００の詳細を説明するフローチャートである。 図３の工程の概略断面図である。 図１に示すステップ１２００の詳細を説明するフローチャートである。 図５の工程の概略断面図である。 図５の工程の概略断面図である。 図１に示すステップ１５００における導電性接着剤に使用されるハンダメッキ厚と再溶融温度との関係を示すグラフである。 図２（ｅ）に示す積層基板が適用された電子機器の一例の平面図及び側面図である。 コア層の熱膨張率と積層基板の熱膨張率との関係を示すグラフである。 ビルドアップ層の熱膨張率と積層基板の熱膨張率との関係を示すグラフである。 コア層の縦弾性係数と積層基板の縦弾性係数との関係を示すグラフである。 ビルドアップ層の縦弾性係数と積層基板の縦弾性係数との関係を示すグラフである。 ビルドアップ層が複数の異なる物性の積層構造から構成される場合に積層基板の反りのバランスをとるための配置を示す概略断面図である。 ２つのビルドアップ層が一の異なる物性の層から構成される場合に積層基板の反りのバランスをとるための条件を示す概略断面図である。 ２つのビルドアップ層が異なる物性の積層構造から構成される場合に積層基板の反りのバランスをとるための条件を示す概略断面図である。
符号の説明
１００ 積層基板
１１０ コア層
１４０ ビルドアップ層
１７０ 絶縁性接着剤（接着シート）
１８０ 導電性接着剤
２００ 電子機器（テスタ基板）

Claims (5)

  1. プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、
    前記積層基板の熱膨張率を所定の値にするために各層の熱膨張率、各層の厚さ及び各層の縦弾性係数を設定するステップを有することを特徴とする製造方法。
  2. プリント基板として機能するコア層と、絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板の製造方法であって、
    前記コア層が良品かどうかを判定するステップと、
    前記ビルドアップ層が良品かどうかを判定するステップと、
    良品と判定された前記コア層の上に前記ビルドアップ層を加圧及び加熱することによって前記コア層と前記ビルドアップ層とを接合するステップとを有することを特徴とする製造方法。
  3. プリント基板として機能するコア層と、
    絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、
    前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、
    前記第１及び第２のビルドアップ層は、異なる物性を有する複数種類の層を同一の厚さだけ含むことを特徴とする積層基板。
  4. プリント基板として機能するコア層と、
    絶縁部と配線部を有し、前記コア層に電気的に接続されるビルドアップ層とを有する積層基板であって、
    前記ビルドアップ層は、前記コア層の表側に接合される第１のビルドアップ層と、前記コア層の裏側に接合される第２のビルドアップ層とを含み、
    前記第１及び第２のビルドアップ層は層構成が異なるが、実質的に同一の熱膨張率を有することを特徴とする積層基板。
  5. 請求項１乃至４のうちいずれか一項記載の積層基板を有することを特徴とする電子機器。
JP2004160517A 2004-05-31 2004-05-31 積層基板及びその製造方法、かかる積層基板を有する電子機器 Pending JP2005340686A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004160517A JP2005340686A (ja) 2004-05-31 2004-05-31 積層基板及びその製造方法、かかる積層基板を有する電子機器
US10/997,973 US20050266212A1 (en) 2004-05-31 2004-11-29 Layered board and manufacturing method of the same, electronic apparatus having the layered board
KR1020040099107A KR100756256B1 (ko) 2004-05-31 2004-11-30 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
US11/364,056 US20060147684A1 (en) 2004-05-31 2006-03-01 Layered board and manufacturing method of the same, electronic apparatus having the layered board
KR1020060069705A KR20060092176A (ko) 2004-05-31 2006-07-25 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
KR1020070038033A KR20070049133A (ko) 2004-05-31 2007-04-18 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160517A JP2005340686A (ja) 2004-05-31 2004-05-31 積層基板及びその製造方法、かかる積層基板を有する電子機器

Publications (1)

Publication Number Publication Date
JP2005340686A true JP2005340686A (ja) 2005-12-08

Family

ID=35425658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160517A Pending JP2005340686A (ja) 2004-05-31 2004-05-31 積層基板及びその製造方法、かかる積層基板を有する電子機器

Country Status (3)

Country Link
US (2) US20050266212A1 (ja)
JP (1) JP2005340686A (ja)
KR (3) KR100756256B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050116A (ja) * 2008-08-19 2010-03-04 Fcm Kk 多層積層回路基板
WO2010090070A1 (ja) * 2009-02-05 2010-08-12 船井電機株式会社 マイクロホンユニット
US8168471B2 (en) 2006-03-27 2012-05-01 Fujitsu Limited Semiconductor device and manufacturing method of a semiconductor device
US8988892B2 (en) 2011-11-10 2015-03-24 Samsung Electronics Co., Ltd. Substrate and electronic device including the substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070168006A1 (en) * 2001-02-20 2007-07-19 Biophan Technologies, Inc. Medical device with an electrically conductive anti-antenna member
JP5050655B2 (ja) 2006-06-01 2012-10-17 富士通株式会社 ビルドアップ基板、それを有する電子部品及び電子機器
JP4993068B2 (ja) * 2006-08-21 2012-08-08 富士電機株式会社 絶縁膜形成方法
CN102790018A (zh) * 2006-12-05 2012-11-21 住友电木株式会社 半导体封装件、芯层材料、积层材料及密封树脂组合物
GB0720408D0 (en) * 2007-10-18 2007-11-28 Renishaw Plc Metrological scale and method of manufacture
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US20160299179A1 (en) * 2015-04-13 2016-10-13 Mediatek Inc. Scheme capable of estimating available power range according to extra power range and employing available power range as reference of performing power throttling upon a system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
GB9226536D0 (en) * 1992-12-21 1993-02-17 Unilever Plc Foodstuffs and other compositions
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
KR20000075058A (ko) * 1999-05-28 2000-12-15 이형도 휨이 방지된 인쇄회로기판
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168471B2 (en) 2006-03-27 2012-05-01 Fujitsu Limited Semiconductor device and manufacturing method of a semiconductor device
JP2010050116A (ja) * 2008-08-19 2010-03-04 Fcm Kk 多層積層回路基板
WO2010090070A1 (ja) * 2009-02-05 2010-08-12 船井電機株式会社 マイクロホンユニット
JP2010183312A (ja) * 2009-02-05 2010-08-19 Funai Electric Co Ltd マイクロホンユニット
US8988892B2 (en) 2011-11-10 2015-03-24 Samsung Electronics Co., Ltd. Substrate and electronic device including the substrate

Also Published As

Publication number Publication date
KR20060092176A (ko) 2006-08-22
KR20070049133A (ko) 2007-05-10
US20060147684A1 (en) 2006-07-06
US20050266212A1 (en) 2005-12-01
KR20050114188A (ko) 2005-12-05
KR100756256B1 (ko) 2007-09-07

Similar Documents

Publication Publication Date Title
US8256112B2 (en) Method of manufacturing high density printed circuit board
JP4689375B2 (ja) 積層基板および該積層基板を有する電子機器
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
KR20070049133A (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
US9888569B2 (en) Printed circuit board having buried circuit pattern and method for manufacturing the same
US20100224397A1 (en) Wiring board and method for manufacturing the same
JP2010098278A (ja) ラウンド型半田バンプを有するプリント基板およびその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
US20060168803A1 (en) Layered board and manufacturing method of the same, electronic apparatus having the layered board
JP2005150551A (ja) 配線基板の製造方法
KR100722604B1 (ko) 인쇄회로기판의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP7392966B2 (ja) プリント回路基板
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010050154A (ja) 多層配線基板及びそれを用いた電子装置
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP2003168867A (ja) 多層配線板製造用配線基板及びその製造方法並びに多層配線基板
JP2010003952A (ja) 多層プリント配線板
JP2006216811A (ja) 多層回路配線板及びｂｇａ型半導体装置
JP2004241399A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104