JP2001267747A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JP2001267747A
JP2001267747A JP2000080145A JP2000080145A JP2001267747A JP 2001267747 A JP2001267747 A JP 2001267747A JP 2000080145 A JP2000080145 A JP 2000080145A JP 2000080145 A JP2000080145 A JP 2000080145A JP 2001267747 A JP2001267747 A JP 2001267747A
Authority
JP
Japan
Prior art keywords
circuit board
interposer
insulating layer
multilayer circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000080145A
Other languages
English (en)
Inventor
Hirofumi Fujii
弘文 藤井
Satoshi Tanigawa
聡 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000080145A priority Critical patent/JP2001267747A/ja
Priority to US09/799,684 priority patent/US6591491B2/en
Priority to EP01106422A priority patent/EP1137060A3/en
Priority to CNB011120592A priority patent/CN1184868C/zh
Publication of JP2001267747A publication Critical patent/JP2001267747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Abstract

(57)【要約】 【課題】 多層回路基板に、インターポーザーなどの回
路基板を確実に設けることのできる、多層回路基板の製
造方法を提供すること。 【解決手段】 支持板１１上にインターポーザー１２を
形成する一方、別途、多層回路基板１３を形成し、支持
板１１上に形成されたインターポーザー１２に、多層回
路基板１３を接合した後、支持板１１を除去する。この
方法によれば、多層回路基板１３を作製した後に、イン
ターポーザー１２の作製に失敗しても、インターポーザ
ー１２のみを廃棄すれば、多層回路基板１３ごと廃棄す
る必要がなく、しかも、インターポーザー１２と多層回
路基板１３とを接合する時には、インターポーザー１２
が、支持板１１上に形成されているので、非常に薄く、
かつ腰がないにもかかわらず、確実かつ容易に接合する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層回路基板の製
造方法、詳しくは、例えば、チップサイズパッケージに
用いられる、インターポーザーを備える多層回路基板の
製造方法に関する。
【０００２】
【従来の技術】近年、回路基板の高密度化、ファインピ
ッチ化に伴い、３次元的に配線がなされる多層回路基板
がよく用いられるようになってきている。このような多
層回路基板には、半導体素子が実装されるが、通常、多
層回路基板の端子のピッチは、半導体素子の端子のピッ
チよりも大きいため、例えば、図１３に示すように、半
導体素子１と多層回路基板２との間に、一方の面に、半
導体素子１の端子４に対応するピッチで形成される端子
５を有し、他方の面に、多層回路基板２の端子６に対応
するピッチで形成される端子７を有するインターポーザ
ー３を介在させて、このインターポーザー３を介して、
半導体素子１の端子４と多層回路基板２の端子６とを電
気的に接続するようにしている。
【０００３】このような、インターポーザー３を備える
多層回路基板２の製造方法としては、例えば、公知の方
法によって、絶縁層２ａと、所定の回路パターンとして
形成される導体層２ｂとを交互に積層するとともに、各
導体層２ｂの間を、インナービアホール２ｃによって導
通することにより、多層回路基板２を作製し、この多層
回路基板２の上に、続けて、公知の方法によって、絶縁
層３ａと、所定の回路パターンとして形成される導体層
３ｂとを交互に積層するとともに、各導体層３ｂの間
を、インナービアホール３ｃによって導通することによ
り、インターポーザー３を作製するような方法が知られ
ている。
【０００４】
【発明が解決しようとする課題】しかし、このような、
インターポーザー３を備える多層回路基板２の製造方法
では、多層回路基板２を作製した後、インターポーザー
３の作製に失敗した場合には、多層回路基板２ごと廃棄
しなければならず、製造工程において多大のロスを生じ
る。
【０００５】そのため、多層回路基板２とインターポー
ザー３とを別々に作製して、これらを接合することも考
えられるが、インターポーザー３は、非常に薄く、かつ
腰がないため、両者の位置を確実に合わせて接合するこ
とは困難である。
【０００６】本発明は、上記した事情に鑑みなされたも
ので、その目的とするところは、多層回路基板に、イン
ターポーザーなどの回路基板を確実に設けることのでき
る、多層回路基板の製造方法に関する。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多層回路基板の製造方法では、支持板上
に、回路基板を形成する工程、別途、多層回路基板を形
成する工程、前記支持板上に形成された前記回路基板
を、前記多層回路基板に接合する工程および前記支持板
を除去する工程、を含んでなることを特徴としている。
【０００８】また、支持板上に形成される前記回路基板
は、多層構造を有していることが好ましく、その前記回
路基板は、半導体素子と前記多層回路基板との間を電気
的に接続するためのインターポーザーであることが好ま
しい。
【０００９】
【発明の実施の形態】本発明の回路基板の製造方法を、
チップサイズパッケージに用いられる、インターポーザ
ーを備える多層回路基板の製造方法を例にとって説明す
る。
【００１０】この方法では、まず、図１（ａ）に示すよ
うに、支持板１１上に、回路基板としてのインターポー
ザー１２を形成する。
【００１１】図３には、この支持板１１上に、インター
ポーザー１２を形成する工程が示されている。次に、図
３を参照して、支持板１１上に、インターポーザー１２
を形成する工程を詳述する。なお、図３においては、後
述する導体層の形成において、セミアディティブ法が用
いられる場合の下地は省略されている。
【００１２】支持板１１上に、インターポーザー１２を
形成するには、まず、図３（ａ）に示すように、支持板
１１を用意して、その支持板１１上に、第１ビアホール
１７を有する第１絶縁層１４を積層する。支持板１１
は、その上に積層されるインターポーザー１２の剛性を
確保して、後述する多層回路基板１３との接合時の作業
性を向上させるものである。また、絶縁層を、樹脂を塗
工した後に硬化させることにより形成する場合において
は、その硬化時の熱収縮を阻止し、さらに、後述するよ
うに、電解めっきにより、第１導体層１５および第１導
通路１６を形成する場合には、その電解めっきの陰極と
して使用される。
【００１３】このような支持板１１は、ある程度の剛性
を必要とするため、金属フィルムを用いることが好まし
く、とりわけ、スティフネス（腰の強さ）、線膨張係数
の低さ、除去の容易性、および、電解めっきの陰極とな
り得るなどの点から、４２アロイ、ステンレスが好まし
く用いられる。また、支持板１１の厚みは、特に制限さ
れないが、例えば、１０〜１００μｍ程度が適当であ
る。
【００１４】第１絶縁層１４としては、絶縁性を有する
ものであれば特に限定されることはなく、例えば、ポリ
イミド、ポリエーテルスルホン、ポリエーテルニトリ
ル、ポリエチレンテレフタレート、ポリエチレンナフタ
レート、ポリ塩化ビニルなど、回路基板の絶縁体として
用いられる公知の樹脂を用いて形成することができる。
また、その厚みは、特に制限されないが、例えば、５〜
５０μｍ程度が適当である。
【００１５】これらの樹脂のうち、例えば、感光性ポリ
イミドや感光性ポリエーテルスルホンなどの感光性の樹
脂を用いて形成することが好ましい。感光性の樹脂を用
いて形成すれば、第１絶縁層１４の形成と同時に第１ビ
アホール１７を形成することができる。
【００１６】すなわち、例えば、感光性ポリイミドによ
り第１絶縁層１４を形成する場合では、図４（ａ）に示
すように、まず、支持板１１上に、感光性ポリイミドの
前駆体である感光性ポリアミック酸（ポリアミド酸）樹
脂層１４ｐを形成する。感光性ポリアミック酸樹脂は、
酸二無水物とジアミンとを反応させることによって得ら
れるポリアミック酸樹脂に、感光剤が配合されてなるも
のである。
【００１７】酸二無水物としては、例えば、３，３’，
４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、
３，３’，４，４' −ビフェニルテトラカルボン酸二無
水物、ピロメリット酸二無水物、２，２−ビス（３，４
−ジカルボキシフェニル）へキサフルオロプロパン二無
水物（６ＦＤＡ）、３，３' ，４，４' −ベンゾフェノ
ンテトラカルボン酸二無水物（ＢＴＤＡ）を用いること
が好ましく、また、ジアミンとして、例えば、ｐ−フェ
ニレンジアミン（ＰＰＤ）、１，３−ビス（３−アミノ
フェノキシ）ベンゼン、ビスアミノプロピルテトラメチ
ルジシロキサン（ＡＰＤＳ）、４，４' −ジアミノジフ
ェニルエーテル（ＤＤＥ）を用いることが好ましい。
【００１８】そして、ポリアミック酸樹脂は、これら酸
二無水物とジアミンとを、実質的に等モル比となるよう
な割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−
ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−
ジメチルホルムアミドなどの有機溶媒中で、常温常圧の
下、所定の時間反応させることよって、ポリアミック酸
樹脂の溶液として得ることができる。
【００１９】また、ポリアミック酸樹脂に配合される感
光剤としては、例えば、１，４−ジヒドロピリジン誘導
体を用いることが好ましく、とりわけ、１−エチル−
３，５−ジメトキシカルボニル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジンを用いることが好ま
しい。
【００２０】このような感光剤は、酸二無水物とジアミ
ンとの合計、すなわち、ポリアミック酸１モルに対し
て、通常、０．１〜１．０モルの範囲で配合される。
１．０モルより多いと、硬化後の第１絶縁層１４の物性
が低下する場合があり、０．１モルより少ないと、第１
ビアホール１７の形成性が低下する場合がある。さら
に、このようにして得られる感光性ポリアミック酸樹脂
には、必要に応じて、エポキシ樹脂、ビスアリルナジッ
クイミド、マレイミドなどを配合してもよい。このよう
な感光性ポリアミック酸樹脂は、そのイミド化後のガラ
ス転移温度（Ｔｇ）が、２５０℃以上、さらには、３０
０℃以上であることが好ましい。
【００２１】そして、このようにして得られる感光性ポ
リアミック酸樹脂を、例えば、支持板１１上に、一定の
厚さで公知の方法により塗工した後、乾燥させるように
するか、あるいは、予め、一定の厚さでドライフィルム
として形成しておき、このドライフィルムを支持板１１
に接合することにより、第１絶縁層となるポリアミック
酸樹脂層１４ｐを支持板１１上に形成する。
【００２２】次いで、このように形成されたポリアミッ
ク酸樹脂層１４ｐを、フォトマスクを介して露光させ、
必要により露光部分を所定の温度に加熱した後、現像す
ることにより、第１ビアホール１７を形成する。フォト
マスクを介して照射する照射線は、紫外線、電子線、あ
るいはマイクロ波など、感光性ポリアミック酸樹脂を感
光させ得る光であればいずれの照射線であってもよく、
照射されたポリアミック酸樹脂層１４ｐの露光部分は、
例えば、１３０℃以上１５０℃未満で加熱することによ
り、次の現像処理において可溶化（ポジ型）し、また、
例えば、１５０℃以上１８０℃以下で加熱することによ
り、次の現像処理において不溶化（ネガ型）する。現像
処理は、例えば、アルカリ現像液などの公知の現像液を
用いて、浸漬法やスプレー法などの公知の方法により行
なえばよい。
【００２３】このような、露光、加熱および現像の一連
の処理によって、ポジ型またはネガ型のパターンで、第
１ビアホール１７を形成することができる。これらのう
ち、ネガ型のパターンで第１ビアホール１７を形成する
ことが好ましい。図４（ｂ）および図４（ｃ）には、ネ
ガ型のパターンで第１ビアホール１７を形成する例を示
している。すなわち、まず、図４（ｂ）に示すように、
フォトマスク１８を、ポリアミック酸樹脂層１４ｐにお
ける半導体素子としての半導体チップ１９の端子４０
（図２参照）に対応する位置と、対向する位置に配置し
て、このフォトマスク１８を介してポリアミック酸樹脂
層１４ｐに照射線を照射する。次いで、上記したよう
に、ネガ型となる所定の温度で加熱した後、所定の現像
処理を行なえば、図４（ｃ）に示すように、ポリアミッ
ク酸樹脂層１４ｐの未露光部分、すなわち、フォトマス
ク１８によりマスクされた部分が現像液に溶解すること
により、第１ビアホール１７が形成される。
【００２４】そして、図４（ｄ）に示すように、第１ビ
アホール１７が形成されたポリアミック酸樹脂層１４ｐ
を、例えば、最終的に２５０℃以上に加熱することによ
って、硬化（イミド化）させ、これによって、感光性ポ
リイミドからなる第１絶縁層１４を形成する。
【００２５】なお、感光性の樹脂を用いない場合には、
図示しないが、まず、支持板１１上に、樹脂を、塗工ま
たはドライフィルムとして接合することにより、第１絶
縁層１４を形成した後、例えば、レーザ法やプラズマ法
など公知の穿孔方法によって、第１ビアホール１７を形
成すればよい。また、例えば、予め第１ビアホール１７
を形成した第１絶縁層１４のドライフィルムを、支持板
１１上に接合してもよい。
【００２６】ただし、感光性の樹脂を用いて第１絶縁層
１４の形成と同時に第１ビアホール１７を形成すれば、
第１絶縁層１４の形成後にレーザ法などによって第１ビ
アホール１７を形成する場合に比べて、一度にファイン
ピッチで多数の第１ビアホール１７を形成することがで
きるため、作業時間を大幅に短縮でき、作業性の向上お
よび効率的な生産によるコストの低減を図ることができ
る。
【００２７】次に、図３（ｂ）に示すように、このよう
に形成された第１絶縁層１４上に、所定の回路パターン
として形成される第１導体層１５を形成する。
【００２８】第１導体層１５としては、導電性を有する
ものであれば特に制限されることはなく、例えば、金、
銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウ
ム、ロジウム、クロム、タングステン、ルテニウムな
ど、さらに、例えば、はんだ、ニッケル−錫、金−コバ
ルトなど、上記した各種金属の合金など、回路基板の導
電体として用いられる公知の金属を用いることができ
る。また、第１導体層１５の厚みは、特に制限されない
が、例えば、５〜２０μｍ程度が適当である。
【００２９】第１絶縁層１４上に、所定の回路パターン
として形成される第１導体層１５を形成するには、例え
ば、サブトラクティブ法、アディティブ法、セミアディ
ティブ法など公知のいずれの方法を用いてもよい。サブ
トラクティブ法では、まず、第１絶縁層１４上の全面に
第１導体層１５を積層し、次いで、この第１導体層１５
上に、さらに所定の回路パターンに対応するエッチング
レジストを形成し、このエッチングレジストをレジスト
として、第１導体層１５をエッチングして、その後に、
エッチングレジストを除去するようにする。また、アデ
ィティブ法では、まず、第１絶縁層１４上に、所定の回
路パターンが形成される部分以外の部分にめっきレジス
トを形成して、次いで、めっきレジストが形成されてい
ない第１絶縁層１４上に、めっきにより第１導体層１５
を形成し、その後に、めっきレジストを除去するように
する。さらに、セミアディティブ法では、まず、第１絶
縁層１４上に下地となる導体の薄膜を形成し、次いで、
この下地の上に、所定の回路パターンが形成される部分
以外の部分にめっきレジストを形成した後、めっきレジ
ストが形成されていない下地の上に第１導体層１５を形
成し、その後に、めっきレジストおよびそのめっきレジ
ストが積層されていた下地を除去するようにする。
【００３０】これらのうちでは、セミアディティブ法が
好ましく用いられる。次に、セミアディティブ法によっ
て第１導体層１５を形成する方法をより詳細に説明す
る。図５には、セミアディティブ法により第１導体層１
５を形成する工程が示されている。まず、図５（ａ）に
示すように、第１絶縁層１４上の全面と、第１ビアホー
ル１７内の壁面および底面とに、下地２０となる導体の
薄膜を形成する。下地２０の形成は、例えば、スパッタ
蒸着法、抵抗加熱蒸着法、電子ビーム加熱蒸着法などの
公知の真空蒸着法、あるいは、無電解めっき法などが用
いられるが、好ましくは、スパッタ蒸着法が用いられ
る。また、下地２０となる導体は、導電性を有し、第１
絶縁層１４と第１導体層１５との密着性を向上させ得る
ものであれば、特に制限されるものではないが、例え
ば、第１導体層１５が銅である場合には、クロムや銅な
どが好ましく用いられる。また、下地２０の厚みは、特
に制限されないが、例えば、５００〜５０００Å程度が
適当であり、１層に限らず、２層などの多層構造として
形成してもよい。例えば、クロム／銅の２層構造として
形成する場合には、クロム層の厚みが、３００〜７００
Å、銅層の厚みが、１０００〜３０００Åであることが
好ましい。
【００３１】次いで、図５（ｂ）に示すように、その下
地２０上に、所定の回路パターンが形成される部分以外
の部分にめっきレジスト２１を形成する。めっきレジス
ト２１は、例えば、ドライフィルムレジストなどを用い
て公知の方法により、所定のレジストパターンとして形
成すればよい。次いで、図５（ｃ）に示すように、めっ
きレジスト２１が形成されていない第１絶縁層１４上
に、めっきによって第１導体層１５を形成する。めっき
の方法としては、無電解めっき、電解めっきのいずれで
もよいが、電解めっきにより形成することが好ましい。
電解めっきにより第１導体層１５を形成する場合には、
支持板１１を陰極として、第１ビアホール１７内に金属
を析出させて、先に第１導通路１６を形成し、これに続
いて電解めっきを継続することにより、第１絶縁層１４
上におけるめっきレジスト２１が形成されていない部分
に金属を析出させて、所定の回路パターンで第１導体層
１５を形成することが好ましい。このような電解めっき
により、１つの工程で、第１ビアホール１７内の第１導
通路１６の形成と第１導体層１５の形成とを行なうこと
ができる。電解めっきに用いる金属としては、上記した
金属のうち、例えば、金、銅、ニッケル、はんだなどが
好ましく用いられる。とりわけ、回路パターンの形成の
容易性および電気的特性の点から、銅が好ましく用いら
れる。
【００３２】そして、図５（ｄ）に示すように、めっき
レジスト２１を、例えば、化学エッチング（ウエットエ
ッチング）などの公知のエッチング法によって除去した
後、図５（ｅ）に示すように、めっきレジスト２１が形
成されていた下地２０を、同じく、化学エッチング（ウ
エットエッチング）など公知のエッチング法により除去
する。
【００３３】なお、このような第１絶縁層１４上に所定
の回路パターンとして形成される第１導体層１５を形成
する工程では、上記したようなめっき法によって第１ビ
アホール１７内の第１導通路１６と第１導体層１５とを
１つの工程で形成することができるが、必ずしも、第１
導体層１５の形成とともに第１導通路１６を形成する必
要はなく、例えば、まず、支持板１１を陰極として、第
１導通路１６をめっきにより形成し、次いで、その第１
導通路１６上に、下地２０を形成するようなセミアディ
ティブ法によって第１導体層１５を形成してもよい。
【００３４】そして、図３（ｃ）に示すように、所定の
回路パターンとして形成された第１導体層１５上に、第
２ビアホール２２を有する第２絶縁層２３を形成する。
第２絶縁層２３は、第１絶縁層１４と同様の樹脂を用い
て、同様の方法によって形成することができる。
【００３５】すなわち、例えば、感光性ポリイミドによ
り第２絶縁層２３を形成する場合には、第１絶縁層１４
を形成する場合と同様に、ネガ型のパターンで形成する
ことが好ましく、まず、図６（ａ）に示すように、第１
導体層１５上に、感光性ポリアミック酸樹脂層２３ｐを
形成した後、図６（ｂ）に示すように、フォトマスク２
４を、ポリアミック酸樹脂層２３ｐにおける、第１ビア
ホール１７よりもピッチが大きくなる第２ビアホール２
２を形成することができるような位置と、対向する位置
に配置して、このフォトマスク２４を介してポリアミッ
ク酸樹脂層２３ｐに照射線を照射し、次いで、ネガ型と
なる所定の温度で加熱した後、所定の現像処理を行なえ
ば、図６（ｃ）に示すように、感光性ポリアミック酸樹
脂層２３ｐの未露光部分、すなわち、フォトマスク２４
によりマスクされた部分が現像液に溶解することによ
り、第２ビアホール２２が形成される。
【００３６】そして、図６（ｄ）に示すように、第２ビ
アホール２２が形成されたポリアミック酸樹脂層２３ｐ
を、例えば、最終的に２５０℃以上に加熱することによ
って、硬化（イミド化）させ、これによって、感光性ポ
リイミドからなる第２絶縁層２３を形成する。
【００３７】次いで、図３（ｄ）に示すように、このよ
うに形成された第２絶縁層２３上に、所定の回路パター
ンとして形成される第２導体層２５を形成する。第２導
体層２５は、第１導体層１５と同様の金属を用いて、同
様の方法によって形成することができる。
【００３８】すなわち、第２導体層２５の形成は、セミ
アディティブ法を用いることが好ましく、まず、図７
（ａ）に示すように、第２絶縁層２３上の全面と、第２
ビアホール２２内の壁面および底面とに、下地２６とな
る導体の薄膜を形成し、次いで、図７（ｂ）に示すよう
に、その下地２６上に、所定の回路パターンが形成され
る部分以外の部分にめっきレジスト２７を形成する。そ
の後、図７（ｃ）に示すように、電解めっきにより、第
２ビアホール２２内に金属を析出させて、第２導通路２
８を形成し、これに続いて電解めっきを継続することに
より、第２絶縁層２３上におけるめっきレジスト２７が
形成されていない部分に金属を析出させて、所定の回路
パターンで第２導体層２５を形成する。そして、図７
（ｄ）に示すように、めっきレジスト２７を、例えば、
化学エッチング（ウエットエッチング）などの公知のエ
ッチング法によって除去した後、図７（ｅ）に示すよう
に、めっきレジスト２７が形成されていた下地２６を、
同じく、化学エッチング（ウエットエッチング）など公
知のエッチング法により除去する。
【００３９】そして、図３（ｅ）に示すように、所定の
回路パターンとして形成された第２導体層２５上に、第
３ビアホール２９を有する第３絶縁層３０を形成する。
第３絶縁層３０は、第２絶縁層２３と同様の樹脂を用い
て、同様の方法によって形成することができる。なお、
第３絶縁層３０は、多層回路基板１３とそのまま接着
（熱融着）できるように、接着性（熱融着性）を有して
いることが好ましく、そのため、接着性を有する感光性
の樹脂、とりわけ、接着性を有する感光性ポリイミドで
あって、そのイミド化後の溶融粘度（２５０℃）が、１
０００〜１００００００Ｐａ・Ｓ、さらには、５０００
〜５０００００Ｐａ・Ｓであり、そのガラス転移温度
（Ｔｇ）が、５０〜２５０℃、さらには、１００〜２０
０℃であるものが好ましい。
【００４０】すなわち、例えば、感光性ポリイミドによ
り第３絶縁層３０を形成する場合には、第２絶縁層２３
を形成する場合と同様に、ネガ型のパターンで形成する
ことが好ましく、まず、図８（ａ）に示すように、第２
導体層２５上に、感光性ポリアミック酸樹脂層３０ｐを
形成した後、図８（ｂ）に示すように、フォトマスク３
１を、ポリアミック酸樹脂層３０ｐにおける、第２ビア
ホール２２よりもピッチが大きくなり、かつ後述する多
層回路基板１３の端子３３（図２参照）に対応する位置
と、対向する位置に配置して、このフォトマスク３１を
介してポリアミック酸樹脂層３０ｐに照射線を照射し、
次いで、ネガ型となる所定の温度で加熱した後、所定の
現像処理を行なえば、図８（ｃ）に示すように、感光性
ポリアミック酸樹脂層３０ｐの未露光部分、すなわち、
フォトマスク３１によりマスクされた部分が現像液に溶
解することにより、第３ビアホール２９が形成される。
【００４１】そして、図８（ｄ）に示すように、第３ビ
アホール２９が形成されたポリアミック酸樹脂層３０ｐ
を、例えば、最終的に２５０℃以上に加熱することによ
って、硬化（イミド化）させ、これによって、感光性ポ
リイミドからなる第３絶縁層３０を形成する。
【００４２】これによって、支持板１１上に、第１導体
層１５および第２導体層２５を有する多層構造からなる
インターポーザー１２が形成される。
【００４３】そして、図３（ｆ）に示すように、このイ
ンターポーザー１２の第３ビアホール２９に、例えば、
金、銅、およびはんだなどをめっきするなど公知の方法
によって端子３２を形成して、後述する多層回路基板１
３の端子３３と接合できるようにする。
【００４４】次いで、この方法では、図１（ｂ）に示す
ように、このインターポーザー１２とは、別に、多層回
路基板１３を形成する。多層回路基板１３の形成は、公
知のいずれの方法であってもよく、好ましくは、図９お
よび図１０に示す方法を用いることができる。次に、図
９および図１０に示す工程を例にとって、多層回路基板
１３を形成する工程を詳述する。
【００４５】多層回路基板１３を形成するには、まず、
図９（ａ）に示すように、プリプレグからなる絶縁基板
３４を用意して、これに、ビアホール３５を形成する。
絶縁基板３４を構成するプリプレグとしては、好ましく
は、例えば、アラミド−エポキシコンポジット、ガラス
−エポキシコンポジット、ガラス−ＢＴレジンコンポジ
ット、アラミド−ＢＴコンポジットなど、多層回路基板
の絶縁体として用いられる公知のプリプレグを用いるこ
とができる。また、その厚みは、特に制限されないが、
例えば、５０〜３００μｍ程度が適当である。また、ビ
アホール３５の形成は、ドリル加工やレーザ加工など公
知の方法が用いられる。
【００４６】次いで、図９（ｂ）に示すように、ビアホ
ール３５に、導電性ペースト３６を充填する。導電性ペ
ースト３６の充填は、例えば、絶縁基板３４に離型シー
トを貼着して、この離型シートをマスクとして印刷法に
よって充填すればよい。その後、図９（ｃ）に示すよう
に、絶縁基板３４の両面に金属箔３８を配置して、加熱
加圧する。これによって、プリプレグである絶縁基板３
４、導電性ペースト３６が硬化されるとともに、同時に
金属箔３８が絶縁基板３４に接着される。なお、金属箔
３８としては、好ましくは、例えば、銅箔などが用いら
れる。また、その厚みは、特に制限されないが、例え
ば、５〜３０μｍ程度が適当である。次いで、図９
（ｄ）に示すように、金属箔３８を、フォトリソグラフ
ィーなどの公知の方法によってパターンニングすること
により、所定の回路パターンとして形成する。
【００４７】そして、図１０（ｅ）に示すように、この
ようにして得られた両面配線基板３９をコアとして、こ
の両面配線基板３９の両面に、図９（ｂ）の工程で形成
された、導電ペースト３６が充填されているビアホール
３５を有するプリプレグの絶縁基板３４（ビアホール３
５の位置はそれぞれ異なる。）と、そのプリプレグの絶
縁基板３４の外側に、金属箔３８をそれぞれ配置して、
加熱加圧する。これによって、上記と同様に、外側の、
プリプレグである絶縁基板３４、導電性ペースト３６が
硬化されるとともに、同時に外側の金属箔３８が絶縁基
板３４に接着される。次いで、図１０（ｆ）に示すよう
に、外側の金属箔３８を、フォトリソグラフィーなどの
公知の方法によってパターンニングすることにより、所
定の回路パターンとして形成し、これによって、多層回
路基板１３が形成される。なお、図１０（ｆ）におい
て、この多層回路基板１３では、下側の金属箔３８が、
インターポーザー１２と接続するための端子３３とされ
る。
【００４８】また、多層回路基板１３は、例えば、図１
１（ａ）に示すように、上記した絶縁性の樹脂のフィル
ムからなる絶縁層４１の両面に、上記した導電性の金属
の導体層４２を、サブトラクティブ法、アディティブ
法、セミアディティブ法など公知の方法を用いて、所定
の回路パターンとして形成し、さらに、その導体層４２
の両面に、上記した絶縁層４１および上記した導体層４
２を繰り返し形成した後、ドリル加工やレーザ加工など
の公知の方法によってスルーホール４３を形成し、その
スルーホール４３に、めっきや導電ペーストを充填する
ことにより導通路４４を形成するようにして、形成して
もよい。なお、この場合において、スルーホール４３
は、上記したように、すべての絶縁層４１および導体層
４２を積層した後に形成してもよいが、各層毎に予め形
成しておき、それらを積層するようにしてもよい。各層
毎に形成すれば、多層回路基板１３の高密度化を図るこ
とができる。また、この多層回路基板１３では、導通路
４４の一方側端部が、インターポーザー１２と接続する
ための端子３３とされる。
【００４９】そして、この方法では、図１（ｃ）および
図１１（ｂ）に示すように、このようにして得られた、
支持板１１上に形成されているインターポーザー１２
と、多層回路基板１３とを接合する。
【００５０】インターポーザー１２と、多層回路基板１
３との接合は、接着剤を用いて貼着するなど、公知の方
法により接合すればよく、好ましくは、インターポーザ
ー１２の第３絶縁層３０を、接着性を有する感光性の樹
脂、とりわけ、接着性を有する感光性ポリイミドを用い
て形成し、接着剤などを介在させずに、加熱圧着するこ
とが好ましい。このような加熱圧着は、例えば、加熱温
度が１５０〜３００℃、好ましくは、２００〜２５０℃
で、その圧力が１×１０4 〜１×１０6 Ｐａ、好ましく
は、５×１０4 〜３×１０5 Ｐａの条件下、５秒〜６０
分、好ましくは、１〜５分で行なうことが好ましい。ま
た、この接合は、インターポーザー１２の端子３２と、
多層回路基板１３の端子３３とが接触するように位置決
めされた状態で行なわれる。
【００５１】次いで、この方法では、図２（ｄ）および
図１２（ｃ）に示すように、インターポーザー１２が形
成されている支持板１１を除去する。
【００５２】支持板１１の除去は、例えば、化学エッチ
ング（ウエットエッチング）などの公知のエッチング法
により行なうことができる。なお、この支持板１１の除
去においては、上記したように支持板１１のすべてを除
去してもよく、また、必要により、回路パターン、ある
いは、補強層として用いるために、部分的に残存するよ
うに除去してもよい。
【００５３】また、支持板１１を除去した後には、たと
えば、図２（ｅ）および図１２（ｄ）に示すように、第
１絶縁層１４の第１導通路１６に、半導体チップ１９の
端子４０を接続することにより、その半導体チップ１９
を、ほぼそのサイズのままで実装することができる。な
お、半導体チップ１９は、通常、封止材４５によって封
止されている。
【００５４】このような方法により、インターポーザー
１２を備える多層回路基板１３を製造すれば、インター
ポーザー１２と、多層回路基板１３とを別々に作製する
ことができるので、例えば、従来のように、多層回路基
板１３を作製した後に、インターポーザー１２の作製に
失敗した場合にも、インターポーザー１２のみを廃棄す
ればよく、多層回路基板１３ごと廃棄する必要がないた
め、製造工程におけるロスを低減することができ、材料
資源の節約、および、製造コストの低減化を図ることが
できる。
【００５５】しかも、インターポーザー１２と多層回路
基板１３とを接合する時には、インターポーザー１２
は、支持板１１上に形成されているので、非常に薄く、
かつ腰がないにもかかわらず、確実かつ容易に、インタ
ーポーザー１２の端子３２と多層回路基板１３の端子３
３とを位置決めして、接合することができる。したがっ
て、この方法によれば、多層回路基板１３に、インター
ポーザー１２を確実に設けることができる。
【００５６】また、この方法では、支持板１１が、イン
ターポーザー１２の製造工程中の絶縁層の樹脂の収縮を
阻止するので、各層間における位置ずれが良好に防止さ
れる。そのため、従来のように、多層回路基板を作製し
た後、その上に直接インターポーザーを作製する方法に
比べて、インターポーザー１２をファインピッチで精度
よく作製することができる。
【００５７】さらに、この方法では、第１絶縁層１４に
おける半導体チップ１９の接続面が、支持板１１によっ
て平滑に形成されるので、半導体チップ１９との接続信
頼性を向上させることができる。
【００５８】なお、以上の説明においては、インターポ
ーザー１２を、多層構造として形成したが、その層数は
何ら限定されない。ただし、多層として形成することに
より、より、ファインピッチに形成される半導体チップ
１９の端子４０との接続を実現することができる。ま
た、多層回路基板１３の層数も、インターポーザー１２
と同じく、何ら限定されない。
【００５９】また、以上の説明においては、多層回路基
板１３の一方の面のみに端子３３を形成して、その一方
の面にインターポーザー１２を接合するようにしたが、
例えば、多層回路基板１３の両方の面に端子３３を形成
して、その両方の面にインターポーザー１２をそれぞれ
接合するようにしてもよい。さらに、多層回路基板１３
の両方の面に端子３３を形成して、その一方の面にイン
ターポーザー１２を接合するとともに、他方の面に、さ
らに別の多層回路基板１３を接合するようにしてもよ
い。なお、他方の面にさらに多層回路基板１３を接合す
る場合には、同種の多層回路基板１３であっても、異種
の多層回路基板１３であってもよく、例えば、図１
（ｂ）に示す形態の多層回路基板１３や、図１１（ａ）
に示す形態の多層回路基板１３のいずれの多層回路基板
１３であってもよい。
【００６０】また、以上の説明においては、本発明の多
層回路基板の製造方法を、インターポーザー１２を備え
る多層回路基板１３の製造方法を例にとって説明した
が、本発明の製造方法では、多層回路基板に接合される
回路基板は、インターポーザーに限定されることはな
く、その目的および用途によって適宜選択された回路基
板を、多層回路基板に接合すればよい。
【００６１】
【実施例】以下に実施例を示し本発明をさらに具体的に
説明するが、本発明は、何ら実施例に限定されることは
ない。また、参照される図は、工程の手順を示すための
ものであって、その大小関係を正確に表現しているもの
ではない。
【００６２】製造例１（インターポーザーＡの作製） まず、厚さ２５μｍのＳＵＳ板を支持板１１として用
い、図４（ａ）に示すように、以下の組成からなる感光
性ポリアミック酸樹脂を、その支持板１１上に塗布し、
１００℃で２０分間乾燥させることにより、第１絶縁層
となるポリアミック酸樹脂層１４ｐを形成した。 （第１絶縁層ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−ビフェニルテト
ラカルボン酸二無水物（１．０モル） ジアミン成分 ：Ｐ−フェニレンジアミン（０．９モ
ル）、４，４’−ジアミノジフェニルエーテル（０．１
モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図４（ｂ）に示すように、露光用の照射線（ｇ
線）を、フォトマスク１８を介してポリアミック酸樹脂
層１４ｐに照射し、１７０℃で３分間加熱した後、アル
カリ現像液を用いて現像処理を行ない、これによって、
図４（ｃ）に示すように、第１ビアホール１７を、半導
体チップ１９の端子４０に対応する位置に形成した。そ
の後、これを４００℃で３０分間加熱することによって
硬化（イミド化）させ、これによって、図４（ｄ）に示
すように、厚さ１０μｍの感光性ポリイミドからなる第
１絶縁層１４を形成した。
【００６３】次に、図５（ａ）に示すように、第１絶縁
層１４上の全面と、第１ビアホール１７内の壁面および
底面とに、スパッタ蒸着法によって、厚さ約３００Åの
クロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの
銅皮膜とを、下地２０として形成した。その後、図５
（ｂ）に示すように、その下地２０上に、所定の回路パ
ターンが形成される部分以外の部分にめっきレジスト２
１を形成した後、図５（ｃ）に示すように、支持板１１
を陰極として、電解めっきにより、第１ビアホール１７
内に金属を析出させて、第１導通路１６を形成し、これ
に続いて電解めっきを継続することにより、第１絶縁層
１４上におけるめっきレジスト２１が形成されていない
部分に金属を析出させて、所定の回路パターンで第１導
体層１５を形成した。そして、図５（ｄ）に示すよう
に、めっきレジスト２１を、アルカリエッチング液によ
って除去した後、図５（ｅ）に示すように、めっきレジ
スト２１が形成されていた下地２０を、同じく、アルカ
リエッチング液によって除去した。
【００６４】そして、図６（ａ）に示すように、所定の
回路パターンとして形成された第１導体層１５上に、以
下の組成からなる感光性ポリアミック酸樹脂を塗布し、
１００℃で２０分間乾燥させることにより、第２絶縁層
となるポリアミック酸樹脂層２３ｐを形成した。 （第２絶縁層ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−ビフェニルテト
ラカルボン酸二無水物（１．０モル） ジアミン成分 ：Ｐ−フェニレンジアミン（０．９モ
ル）、４，４’−ジアミノジフェニルエーテル（０．１
モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図６（ｂ）で示すように、露光用の照射線（ｇ
線）を、フォトマスク２４を介してポリアミック酸樹脂
層２３ｐに照射し、１７０℃で３分間加熱した後、アル
カリ現像液を用いて現像処理を行ない、これによって、
図６（ｃ）に示すように、第２ビアホール２２を、第１
ビアホール１７よりもピッチが大きくなるように形成し
た。その後、これを４００℃で３０分間加熱することに
よって硬化（イミド化）させ、これによって、図６
（ｄ）に示すように、厚さ１０μｍの感光性ポリイミド
からなる第２絶縁層２３を形成した。
【００６５】次に、図７（ａ）に示すように、第２絶縁
層２３上の全面と、第２ビアホール２２内の壁面および
底面とに、スパッタ蒸着法によって、厚さ約３００Åの
クロム皮膜と、そのクロム皮膜上に厚さ約１０００Åの
銅皮膜とを、下地２６として形成した。その後、図７
（ｂ）に示すように、その下地２６上に、所定の回路パ
ターンが形成される部分以外の部分にめっきレジスト２
７を形成した後、図７（ｃ）に示すように、電解めっき
により、第２ビアホール２２内に金属を析出させて、第
２導通路２８を形成し、これに続いて電解めっきを継続
することにより、第２絶縁層２３上におけるめっきレジ
スト２７が形成されていない部分に金属を析出させて、
所定の回路パターンで第２導体層２５を形成した。そし
て、図７（ｄ）に示すように、めっきレジスト２７を、
アルカリエッチング液によって除去した後、図７（ｅ）
に示すように、めっきレジスト２７が形成されていた下
地２６を、同じく、アルカリエッチング液によって除去
した。
【００６６】そして、図８（ａ）に示すように、所定の
回路パターンとして形成された第２導体層２５上に、以
下の組成からなる感光性ポリアミック酸樹脂を塗布し、
１００℃で２０分間乾燥させることにより、第３絶縁層
となるポリアミック酸樹脂層３０ｐを形成した。 （第３絶縁層ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（１．０モル） ジアミン成分 ：１，３−ビス（３−アミノフェノキ
シ）ベンゼン（０．７モル）、ビスアミノプロピルテト
ラメチルジシロキサン（０．３モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図８（ｂ）で示すように、露光用の照射線（ｉ
線）を、フォトマスク３１を介してポリアミック酸樹脂
層３０ｐに照射し、１７０℃で３分間加熱した後、アル
カリ現像液を用いて現像処理を行ない、これによって、
図８（ｃ）に示すように、第３ビアホール２９を、多層
回路基板１３の端子３３に対応する位置に形成した。そ
の後、これを３００℃で３０分間加熱することによって
硬化（イミド化）させ、これによって、図８（ｄ）に示
すように、厚さ１０μｍの感光性ポリイミドからなる第
３絶縁層３０を形成した。
【００６７】そして、図３（ｆ）に示すように、第３ビ
アホール２９に、金めっきにより端子３２を形成し、イ
ンターポーザーＡを得た。
【００６８】なお、このインターポーザーＡの、第１絶
縁層１４における第１ビアホール１７の孔径は５０μ
ｍ、第１ビアホール１７の間隔は５０μｍであり、ま
た、第３絶縁層３０における第３ビアホール２９の孔径
は６０μｍ、第３ビアホール１７の間隔は７０μｍであ
る。
【００６９】製造例２（多層回路基板Ａの作製） まず、図９（ａ）に示すように、厚さ１００μｍのアラ
ミド−エポキシコンポジットのプリプレグからなる絶縁
基板３４を用意して、これに、レーザー加工によりビア
ホール３５を形成した。次いで、図９（ｂ）に示すよう
に、ビアホール３５に、導電性ペースト３６をスクリー
ン印刷により充填した後、図９（ｃ）に示すように、絶
縁基板３４の両面に、厚さ１８μｍの銅箔からなる金属
箔３８を配置して、加熱加圧し、これによって、プリプ
レグである絶縁基板３４および導電性ペースト３６を硬
化させるとともに、同時に金属箔３８を絶縁基板３４に
接着した。次いで、図９（ｄ）に示すように、金属箔３
８を、フォトリソグラフィーなどの公知の方法によって
パターンニングすることにより、所定の回路パターンと
して形成した。次いで、図１０（ｅ）に示すように、こ
の両面配線基板３９の両面に、図９（ｂ）の工程で形成
された、導電ペースト３６が充填されているビアホール
３５を有するプリプレグの絶縁基板３４（ビアホール３
５の位置はそれぞれ異なる。）と、そのプリプレグの絶
縁基板３４の外側に、金属箔３８をそれぞれ配置して、
加熱加圧し、上記と同様に、外側の、プリプレグである
絶縁基板３４および導電性ペースト３６を硬化させると
ともに、同時に外側の金属箔３８を絶縁基板３４に接着
した。次いで、図１０（ｆ）に示すように、外側の金属
箔３８を、フォトリソグラフィーなどの公知の方法によ
ってパターンニングすることにより、所定の回路パター
ンとして形成し、これによって、多層回路基板Ａを形成
した。
【００７０】製造例３（多層回路基板Ｂの作製） まず、厚さ２５μｍのポリイミドフィルムからなる絶縁
層４１の両面に、厚さ１５μｍのポリイミド系接着剤を
介して、厚さ１８μｍの銅箔からなる導体層４２を貼着
し、サブトラクティブ法により所定の回路パターンとし
て形成した。さらに、その導体層４２の両面に、上記と
同様の絶縁層４１を、上記と同様の接着剤を介して貼着
し、その絶縁層４１の両面に、上記と同様の導体層４２
を、上記と同様の接着剤を介して貼着し、サブトラクテ
ィブ法により所定の回路パターンとして形成した。さら
に、その導体層４２の両面に、上記と同様の絶縁層４１
を、上記と同様の接着剤を介して貼着した後、ドリル加
工により、孔径１５０μｍのスルーホール４３を形成
し、そのスルーホール４３に、はんだペーストを充填す
ることにより導通路４４を形成した。これによって、図
１１（ａ）に示すような多層回路基板Ｂを形成した。
【００７１】実施例１ 図１（ｃ）に示すように、製造例１において作製したイ
ンターポーザーＡと、製造例２において作製した多層回
路基板Ａとを、インターポーザーＡの第３絶縁層３０と
多層回路基板Ａの最も外側の金属箔３８とを対向させ
て、２５０℃、２×１０6 Ｐａで１０秒間、加熱圧着し
た。その後、図２（ｄ）に示すように、支持板１１をエ
ッチングにより除去することにより、インターポーザー
Ａを備える多層回路基板Ａを作製した。
【００７２】実施例２ 図１１（ｂ）に示すように、製造例１において作製した
インターポーザーＡと、製造例３において作製した多層
回路基板Ｂとを、インターポーザーＡの第３絶縁層３０
と多層回路基板Ｂの最も外側の絶縁層４１とを対向させ
て、２５０℃、２×１０6 Ｐａで１０秒間、加熱圧着し
た。その後、図１２（ｃ）に示すように、支持板１１を
エッチングにより除去することにより、インターポーザ
ーＡを備える多層回路基板Ｂを作製した。
【００７３】
【発明の効果】以上述べたように、本発明の多層回路基
板の製造方法によれば、回路基板と、多層回路基板とを
別々に作製することができるので、例えば、従来のよう
に、多層回路基板を作製した後に、回路基板の作製に失
敗した場合にも、回路基板のみを廃棄すればよく、多層
回路基板ごと廃棄する必要がないため、製造工程におけ
るロスを低減することができ、材料資源の節約、およ
び、製造コストの低減化を図ることができる。
【００７４】しかも、回路基板と多層回路基板とを接合
する時には、回路基板は、支持板上に形成されているの
で、回路基板が、非常に薄く、かつ腰がない場合にも、
確実かつ容易に接合することができる。したがって、こ
の方法によれば、多層回路基板に、回路基板を確実に接
合することができる。
【００７５】また、本発明の多層回路基板の製造方法で
は、支持板が、回路基板の製造工程中において、絶縁層
の樹脂の収縮を阻止するので、各層間における位置ずれ
が良好に防止される。そのため、従来のように、多層回
路基板を作製した後、その上に直接、回路基板を作製す
る方法に比べて、回路基板をファインピッチで精度よく
作製することができる。
【００７６】さらに、本発明の多層回路基板の製造方法
では、回路基板における支持板に接触していた絶縁層の
面が、支持板によって平滑に形成されるので、外部の回
路基板との接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の多層回路基板の製造方法の一実施形態
を示す工程図であって、（ａ）は、支持板上にインター
ポーザーを形成する工程を示す断面図、（ｂ）は、多層
回路基板を形成する工程を示す断面図、（ｃ）は、イン
ターポーザーに多層回路基板を接合する工程を示す断面
図である。
【図２】本発明の多層回路基板の製造方法の一実施形態
を示す工程図であって、（ｄ）は、支持板を除去する工
程を示す断面図、（ｅ）は、インターポーザーに半導体
チップが搭載される工程を示す断面図である。
【図３】図１（ａ）において、支持板上にインターポー
ザーを形成するための工程図であって、（ａ）は、支持
板上に、第１ビアホールを有する第１絶縁層を形成する
工程を示す断面図、（ｂ）は、第１導体層を形成する工
程を示す断面図、（ｃ）は、第２ビアホールを有する第
２絶縁層を形成する工程を示す断面図、（ｄ）は、第２
導体層を形成する工程を示す断面図、（ｅ）は、第３ビ
アホールを有する第３絶縁層を形成する工程を示す断面
図、（ｆ）は、第３ビアホールに端子を形成する工程を
示す断面図である。
【図４】図３（ａ）において、支持板上に、第１ビアホ
ールを有する第１絶縁層を形成するための工程図であっ
て、（ａ）は、支持板上にポリアミック酸樹脂層を形成
する工程を示す断面図、（ｂ）は、ポリアミック酸樹脂
層をフォトマスクを介して露光させる工程を示す断面
図、（ｃ）は、現像処理によってポリアミック酸樹脂層
に第１ビアホールを形成する工程を示す断面図、（ｄ）
は、ポリアミック酸樹脂層を硬化させることによって感
光性ポリイミドからなる第１絶縁層を形成する工程を示
す断面図である。
【図５】図３（ｂ）において、第１導体層を形成するた
めの工程図であって、（ａ）は、第１絶縁層上の全面
と、第１ビアホール内の壁面および底面とに、下地を形
成する工程を示す断面図、（ｂ）は、その下地上に、所
定の回路パターンが形成される部分以外の部分にめっき
レジストを形成する工程を示す断面図、（ｃ）は、第１
ビアホール内に第１導通路を形成するとともに、第１絶
縁層上に、所定の回路パターンで第１導体層を形成する
工程を示す断面図、（ｄ）は、めっきレジストを除去す
る工程を示す断面図、（ｅ）は、めっきレジストが形成
されていた下地を除去する工程を示す断面図である。
【図６】図３（ｃ）において、第２ビアホールを有する
第２絶縁層を形成するための工程図であって、（ａ）
は、第１導体層上にポリアミック酸樹脂層を形成する工
程を示す断面図、（ｂ）は、ポリアミック酸樹脂層をフ
ォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってポリアミック酸樹脂層に第
２ビアホールを形成する工程を示す断面図、（ｄ）は、
ポリアミック酸樹脂層を硬化させることによって感光性
ポリイミドからなる第２絶縁層を形成する工程を示す断
面図である。
【図７】図３（ｄ）において、第２導体層を形成するた
めの工程図であって、（ａ）は、第２絶縁層上の全面
と、第２ビアホール内の壁面および底面とに、下地を形
成する工程を示す断面図、（ｂ）は、その下地上に、所
定の回路パターンが形成される部分以外の部分にめっき
レジストを形成する工程を示す断面図、（ｃ）は、第２
ビアホール内に第２導通路を形成するとともに、第２絶
縁層上に、所定の回路パターンで第２導体層を形成する
工程を示す断面図、（ｄ）は、めっきレジストを除去す
る工程を示す断面図、（ｅ）は、めっきレジストが形成
されていた下地を除去する工程を示す断面図である。
【図８】図３（ｅ）において、第３ビアホールを有する
第３絶縁層を形成するための工程図であって、（ａ）
は、第２導体層上にポリアミック酸樹脂層を形成する工
程を示す断面図、（ｂ）は、ポリアミック酸樹脂層をフ
ォトマスクを介して露光させる工程を示す断面図、
（ｃ）は、現像処理によってポリアミック酸樹脂層に第
３ビアホールを形成する工程を示す断面図、（ｄ）は、
ポリアミック酸樹脂層を硬化させることによって感光性
ポリイミドからなる第３絶縁層を形成する工程を示す断
面図である。
【図９】図１（ｂ）において、多層回路基板を形成する
ための工程図であって、（ａ）は、プリプレグからなる
絶縁基板を用意して、ビアホールを形成する工程を示す
断面図、（ｂ）は、ビアホールに、導電性ペーストを充
填する工程を示す断面図、（ｃ）は、絶縁基板の両面に
金属箔を配置して加熱加圧する工程を示す断面図、
（ｄ）は、金属箔を所定の回路パターンとして形成する
工程を示す断面図である。
【図１０】図１（ｂ）において、多層回路基板を形成す
るための工程図であって、（ｅ）は、両面配線基板をコ
アとして、この両面配線基板の両面に、図９（ｂ）の工
程で形成された、導電ペーストが充填されているビアホ
ールを有するプリプレグの絶縁基板と、そのプリプレグ
の絶縁基板の外側に、金属箔をそれぞれ配置して、加熱
加圧する工程を示す断面図、（ｆ）は、外側の金属箔を
所定の回路パターンとして形成する工程を示す断面図で
ある。
【図１１】本発明の多層回路基板の製造方法の他の実施
形態を示す工程図であって、（ａ）は、他の実施形態の
多層回路基板を形成する工程を示す断面図、（ｂ）は、
インターポーザーに多層回路基板を接合する工程を示す
断面図である。
【図１２】本発明の多層回路基板の製造方法の他の実施
形態を示す工程図であって、（ｃ）は、支持板を除去す
る工程を示す断面図、（ｄ）は、インターポーザーに半
導体チップが搭載される工程を示す断面図である。
【図１３】従来の、インターポーザーが備えられる多層
回路基板の断面図である。
【符号の説明】
１１ 支持板 １２ インターポーザー １３ 多層回路基板
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA22 CC05 CC09 CC10 CC31 CC32 CC40 DD03 DD12 DD17 DD47 DD48 EE12 EE13 EE33 EE43 FF14 FF18 FF22 FF45 GG15 GG22 HH26 HH32

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 支持板上に、回路基板を形成する工程、 別途、多層回路基板を形成する工程、 前記支持板上に形成された前記回路基板を、前記多層回
    路基板に接合する工程および前記支持板を除去する工
    程、 を含んでなることを特徴とする、多層回路基板の製造方
    法。
  2. 【請求項２】 支持板上に形成される前記回路基板が、
    多層構造を有していることを特徴とする、請求項１に記
    載の多層回路基板の製造方法。
  3. 【請求項３】 支持板上に形成される前記回路基板が、
    半導体素子と前記多層回路基板との間を電気的に接続す
    るためのインターポーザーであることを特徴とする、請
    求項１または２に記載の多層回路基板の製造方法。
JP2000080145A 2000-03-22 2000-03-22 多層回路基板の製造方法 Pending JP2001267747A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000080145A JP2001267747A (ja) 2000-03-22 2000-03-22 多層回路基板の製造方法
US09/799,684 US6591491B2 (en) 2000-03-22 2001-03-07 Method for producing multilayer circuit board
EP01106422A EP1137060A3 (en) 2000-03-22 2001-03-21 Method for producing multilayer circuit board and multilayer circuit board
CNB011120592A CN1184868C (zh) 2000-03-22 2001-03-22 制造多层电路板组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000080145A JP2001267747A (ja) 2000-03-22 2000-03-22 多層回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001267747A true JP2001267747A (ja) 2001-09-28

Family

ID=18597295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000080145A Pending JP2001267747A (ja) 2000-03-22 2000-03-22 多層回路基板の製造方法

Country Status (4)

Country Link
US (1) US6591491B2 (ja)
EP (1) EP1137060A3 (ja)
JP (1) JP2001267747A (ja)
CN (1) CN1184868C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
US7235477B2 (en) 2002-07-03 2007-06-26 Sony Corporation Multi-layer interconnection circuit module and manufacturing method thereof
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR100782956B1 (ko) * 2005-11-18 2007-12-07 후지쯔 가부시끼가이샤 배선 기판의 제조 방법
JP2011035182A (ja) * 2009-08-03 2011-02-17 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN110545625A (zh) * 2018-05-29 2019-12-06 鹏鼎控股(深圳)股份有限公司 柔性电路板及所述柔性电路板的制作方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2812400B1 (fr) * 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
DE10205544A1 (de) * 2002-02-11 2003-05-15 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
DE10237338A1 (de) * 2002-08-14 2004-03-11 Siemens Ag Herstellung einer Umverdrahtungslage auf einem Trägermaterial
KR100944310B1 (ko) * 2003-01-24 2010-02-24 닛토덴코 가부시키가이샤 광 도파로의 제조 방법 및 광 디바이스의 접속 구조물
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
US20060154169A1 (en) * 2003-06-11 2006-07-13 Hans-Joachim Timpe Radiation-sensitive compositions comprising a 1,4-dihydropyridine sensitizer and imageable elements based thereon
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP2005340686A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
GB0414935D0 (en) * 2004-07-02 2004-08-04 Ykk Europ Ltd Zip fastener with emergency opening facility
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
JP5543754B2 (ja) * 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US20140124124A1 (en) * 2012-11-08 2014-05-08 Boardtek Electronics Corporation Printed circuit board manufacturing method
LU92270B1 (en) * 2013-08-22 2015-02-23 Iee Sarl Foil heater eg for a heating panel
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI594671B (zh) * 2014-12-17 2017-08-01 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US11856708B2 (en) * 2021-03-22 2023-12-26 Carnegie Mellon University Stretchable 3D-printed circuit boards

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US23532A (en) * 1859-04-05 Julius a
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4875283A (en) * 1986-11-13 1989-10-24 Johnston James A Method for manufacturing printed circuit boards
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
JP3075491B2 (ja) * 1991-12-06 2000-08-14 大日本印刷株式会社 多層回路基板及びその製造方法
JP3172267B2 (ja) * 1992-07-08 2001-06-04 株式会社日立製作所 大規模配線基板及びその製造方法
JP3140859B2 (ja) * 1992-08-28 2001-03-05 株式会社東芝 多層配線板の製造方法
JP2751902B2 (ja) 1995-12-27 1998-05-18 日本電気株式会社 多層印刷配線板の製造方法
DE69738994D1 (de) * 1996-04-08 2008-10-30 Raytheon Co Herstellungsmethode einer HDMI-Abziehstruktur und einer flexiblen Feinlinien-Verbindung
JPH1070365A (ja) * 1996-08-28 1998-03-10 Shinko Electric Ind Co Ltd 多層回路基板の製造方法
US6286204B1 (en) * 1998-03-09 2001-09-11 Sarnoff Corporation Method for fabricating double sided ceramic circuit boards using a titanium support substrate
DE69926939T2 (de) * 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP3862454B2 (ja) * 1999-09-16 2006-12-27 電気化学工業株式会社 金属ベース多層回路基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7420127B2 (en) 2002-04-02 2008-09-02 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7421777B2 (en) 2002-04-02 2008-09-09 Sony Corporation Method of manufacturing multilayer wiring substrate using temporary metal support layer
US7235477B2 (en) 2002-07-03 2007-06-26 Sony Corporation Multi-layer interconnection circuit module and manufacturing method thereof
US7473992B2 (en) 2002-07-03 2009-01-06 Sony Corporation Multi-layer interconnection circuit module and manufacturing method thereof
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
KR100782956B1 (ko) * 2005-11-18 2007-12-07 후지쯔 가부시끼가이샤 배선 기판의 제조 방법
JP2011035182A (ja) * 2009-08-03 2011-02-17 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN110545625A (zh) * 2018-05-29 2019-12-06 鹏鼎控股(深圳)股份有限公司 柔性电路板及所述柔性电路板的制作方法
CN110545625B (zh) * 2018-05-29 2021-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及所述柔性电路板的制作方法

Also Published As

Publication number Publication date
EP1137060A3 (en) 2003-05-28
EP1137060A2 (en) 2001-09-26
US20010023532A1 (en) 2001-09-27
CN1320012A (zh) 2001-10-31
CN1184868C (zh) 2005-01-12
US6591491B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
JP2001267747A (ja) 多層回路基板の製造方法
JP3949849B2 (ja) チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6904674B2 (en) Process for manufacturing a printed wiring board
JP2002299824A (ja) 多層配線回路基板およびその製造方法
JPH11354684A (ja) 低熱膨張配線基板および多層配線基板
JP2002111174A (ja) 配線回路基板の製造方法
JP3188856B2 (ja) 多層プリント配線板の製造方法
JP4448610B2 (ja) 回路基板の製造方法
JP2000100985A (ja) 半導体素子実装用基板およびその製造方法と用途
JP3596374B2 (ja) 多層プリント配線板の製造方法
JP3339422B2 (ja) 配線基板及びその製造方法
JPH05152755A (ja) 多層基板およびその製造方法
JP3356298B2 (ja) プリント配線板及びその製造方法
JPH06283866A (ja) 多層回路基板およびその製造方法
JP3969902B2 (ja) チップサイズパッケージ用インターポーザーの製造方法
JP2749472B2 (ja) 多層薄膜配線基板、該基板を用いたモジュール
JPH05267810A (ja) 両面基板およびその製造方法
JP4199957B2 (ja) 多層配線基板の製造方法
JP2002009440A (ja) 複合配線基板
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP2004214273A (ja) 片面積層配線基板の製造方法
JP2003198122A (ja) 配線板の製造方法
JP3947639B2 (ja) チップサイズパッケージ用インターポーザー
JPH05299801A (ja) 両面基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100107