JP3188856B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法Info
- Publication number
- JP3188856B2 JP3188856B2 JP22723297A JP22723297A JP3188856B2 JP 3188856 B2 JP3188856 B2 JP 3188856B2 JP 22723297 A JP22723297 A JP 22723297A JP 22723297 A JP22723297 A JP 22723297A JP 3188856 B2 JP3188856 B2 JP 3188856B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- multilayer printed
- substrate
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、コンデンサを備
える多層プリント配線板の製造方法に関するものであ
る。
える多層プリント配線板の製造方法に関するものであ
る。
【０００２】
【従来の技術】ＣＰＵ等の集積回路チップを載置するパ
ッケージを構成する多層プリント配線板には、コンデン
サが設けられることがある。即ち、高速化に伴い、ＣＰ
Ｕが瞬間的に大きな電流を必要とするために、多層プリ
ント配線板にコンデンサを設け、該コンデンサに電荷を
蓄えておき、大電流を供給できるようにしている。
ッケージを構成する多層プリント配線板には、コンデン
サが設けられることがある。即ち、高速化に伴い、ＣＰ
Ｕが瞬間的に大きな電流を必要とするために、多層プリ
ント配線板にコンデンサを設け、該コンデンサに電荷を
蓄えておき、大電流を供給できるようにしている。
【０００３】ここで、セラミックの多層線板において
は、図５（Ａ）に示すように絶縁層２５０の両面に導体
層２５２、２５４を形成することで、コンデンサとして
いた。一方、樹脂基板を用いる多層プリント配線板にお
いては、図５（Ｂ）に示すように、多層プリント配線板
の表面にチップコンデンサＣを載置していた。これは、
該多層プリント配線板は、樹脂基板にて構成してあり、
樹脂の誘電率がセラミックと比較して低いため、樹脂基
板の上面と下面に導体層を設けることで多層プリント配
線板内部にコンデンサを形成しても、高い容量を得るこ
とができないためである。
は、図５（Ａ）に示すように絶縁層２５０の両面に導体
層２５２、２５４を形成することで、コンデンサとして
いた。一方、樹脂基板を用いる多層プリント配線板にお
いては、図５（Ｂ）に示すように、多層プリント配線板
の表面にチップコンデンサＣを載置していた。これは、
該多層プリント配線板は、樹脂基板にて構成してあり、
樹脂の誘電率がセラミックと比較して低いため、樹脂基
板の上面と下面に導体層を設けることで多層プリント配
線板内部にコンデンサを形成しても、高い容量を得るこ
とができないためである。
【０００４】
【発明が解決しようとする課題】しかしながら、図５
（Ｂ）に示すように多層プリント配線板の表面にチップ
コンデンサＣを配設すると、該チップコンデンサＣから
集積回路チップ１００への距離が離れ、該集積回路チッ
プ１００までの配線のインダクタンス分が大きくなるた
め、集積回路チップ１００へ瞬間的に供給し得る電流量
を大きくすることが困難であった。
（Ｂ）に示すように多層プリント配線板の表面にチップ
コンデンサＣを配設すると、該チップコンデンサＣから
集積回路チップ１００への距離が離れ、該集積回路チッ
プ１００までの配線のインダクタンス分が大きくなるた
め、集積回路チップ１００へ瞬間的に供給し得る電流量
を大きくすることが困難であった。
【０００５】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、コンデ
ンサから瞬間的に大電流を供給することができる多層プ
リント配線板を提供することにある。
なされたものであり、その目的とするところは、コンデ
ンサから瞬間的に大電流を供給することができる多層プ
リント配線板を提供することにある。
【０００６】
【課題を解決するための手段】請求項１の発明は、 上記
目的を達成するため、樹脂基板２０、１２０、１２２を
積層する多層プリント配線板の製造方法において、第１
の樹脂基板２０上に導体回路２８を形成するする工程
と、該第１樹脂基板上に形成された導体回路２８にチッ
プコンデンサＣを実装する工程と、該導体回路２８の上
に、該チップコンデンサＣの形状に相当する開口３２Ａ
の形成された層間絶縁フィルム３２を載置する工程と、
前記層間絶縁フィルム３２の上に第２の樹脂基板１２０
を載置し、前記第１樹脂基板２０と該第２の樹脂基板１
２０とを接着させる工程と、を有することを特徴とす
る。
目的を達成するため、樹脂基板２０、１２０、１２２を
積層する多層プリント配線板の製造方法において、第１
の樹脂基板２０上に導体回路２８を形成するする工程
と、該第１樹脂基板上に形成された導体回路２８にチッ
プコンデンサＣを実装する工程と、該導体回路２８の上
に、該チップコンデンサＣの形状に相当する開口３２Ａ
の形成された層間絶縁フィルム３２を載置する工程と、
前記層間絶縁フィルム３２の上に第２の樹脂基板１２０
を載置し、前記第１樹脂基板２０と該第２の樹脂基板１
２０とを接着させる工程と、を有することを特徴とす
る。
【０００７】好適な態様では、内層の導体回路にチップ
コンデンサを実装してあるため、該多層プリント配線板
に搭載される集積回路までの配線の距離が短くなり、該
配線のインダクタンス分を低下させれるため、該集積回
路へ瞬時に大電流を供給することができる。
コンデンサを実装してあるため、該多層プリント配線板
に搭載される集積回路までの配線の距離が短くなり、該
配線のインダクタンス分を低下させれるため、該集積回
路へ瞬時に大電流を供給することができる。
【０００８】好適な態様では、チップコンデンサの誘電
材料として高誘電率のセラミックを用いるため、高い容
量を得ることができる。
材料として高誘電率のセラミックを用いるため、高い容
量を得ることができる。
【０００９】請求項１では、導体回路の上に、該チップ
コンデンサの形状に相当する開口の形成された層間絶縁
フィルムを載置して、第１樹脂基板と第２樹脂基板とを
接着するため、厚みのあるチップコンデンサを内層導体
回路に実装して多層プリント配線板を形成することが可
能となる。
コンデンサの形状に相当する開口の形成された層間絶縁
フィルムを載置して、第１樹脂基板と第２樹脂基板とを
接着するため、厚みのあるチップコンデンサを内層導体
回路に実装して多層プリント配線板を形成することが可
能となる。
【００１０】
【発明の実施の形態】以下、本発明の第１実施形態に係
る多層プリント配線板について図を参照して説明する。
先ず、多層プリント配線板１０の構成について、図３を
参照して説明する。この第１実施形態のプリント配線板
は、内層銅パターン（内層導体回路）２８を形成した基
板２０の上面と下面に、銅張り積層板１２０、１２２を
積層することにより形成され、該多層プリント配線板に
形成された開口部１０Ａに集積回路チップ１００を収容
する。この基板２０上に形成された内層銅パターン２８
には、セラミックから成る高容量のチップコンデンサＣ
が実装されている。該チップコンデンサＣは、図示しな
いマザーボードからの電源ラインに接続され、集積回路
チップ１００に内層銅パターン２８等の配線を介して電
流を供給するように構成されている。
る多層プリント配線板について図を参照して説明する。
先ず、多層プリント配線板１０の構成について、図３を
参照して説明する。この第１実施形態のプリント配線板
は、内層銅パターン（内層導体回路）２８を形成した基
板２０の上面と下面に、銅張り積層板１２０、１２２を
積層することにより形成され、該多層プリント配線板に
形成された開口部１０Ａに集積回路チップ１００を収容
する。この基板２０上に形成された内層銅パターン２８
には、セラミックから成る高容量のチップコンデンサＣ
が実装されている。該チップコンデンサＣは、図示しな
いマザーボードからの電源ラインに接続され、集積回路
チップ１００に内層銅パターン２８等の配線を介して電
流を供給するように構成されている。
【００１１】この第１実施形態の多層プリント配線板１
０は、内層銅パターン２８にチップコンデンサＣを実装
してあるため、該多層プリント配線板に搭載される集積
回路１００までの配線長が短くなり、該配線のインダク
タンス分を低下させれるので、集積回路１００へ瞬時的
に大電流を供給することができる。
０は、内層銅パターン２８にチップコンデンサＣを実装
してあるため、該多層プリント配線板に搭載される集積
回路１００までの配線長が短くなり、該配線のインダク
タンス分を低下させれるので、集積回路１００へ瞬時的
に大電流を供給することができる。
【００１２】引き続き、上述した層間絶縁剤及び線間絶
縁剤を用いる多層プリント配線板の製造工程について、
図１〜図２を参照して説明する。厚さ１ｍｍのガラスエ
ポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹
脂からなる基板２０の両面に１８μｍの銅箔２２がラミ
ネートされている銅張積層板２０ａを出発材料とする
（図１（Ａ））。まず、この銅張積層板２０ａをドリル
削孔し、スルーホール用の通孔２４を形成する（図１
（Ｂ））。次に、めっきレジストを形成した後、無電解
めっき処理してスルーホール２６を形成する（図１
（Ｃ））。さらに、銅箔２２を常法に従いパターン状に
エッチングすることにより、基板２０の両面に内層銅パ
ターン２８を形成する（図１（Ｄ））。
縁剤を用いる多層プリント配線板の製造工程について、
図１〜図２を参照して説明する。厚さ１ｍｍのガラスエ
ポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹
脂からなる基板２０の両面に１８μｍの銅箔２２がラミ
ネートされている銅張積層板２０ａを出発材料とする
（図１（Ａ））。まず、この銅張積層板２０ａをドリル
削孔し、スルーホール用の通孔２４を形成する（図１
（Ｂ））。次に、めっきレジストを形成した後、無電解
めっき処理してスルーホール２６を形成する（図１
（Ｃ））。さらに、銅箔２２を常法に従いパターン状に
エッチングすることにより、基板２０の両面に内層銅パ
ターン２８を形成する（図１（Ｄ））。
【００１３】次に、チップコンデンサ（村田製作所製、
ＧＲＭ３６ 長さ１mm、幅０．５mm、厚さ０．５mm）を
実装する内層銅パターン２８の部位に、はんだ３０を印
刷する（図１（Ｅ））。ここで、はんだとしては、９：
１はんだが望ましい。そして、チップコンデンサＣをは
んだ３０を印刷した内層銅パターン２８に載置し、リフ
ロー炉を通してはんだ３０を溶融し、該内層銅パターン
２８にコンデンサＣを取り付ける（図２（Ｆ））。その
後、基板２０を洗浄してはんだ３０から溶け出したフラ
ックス等を除去する。
ＧＲＭ３６ 長さ１mm、幅０．５mm、厚さ０．５mm）を
実装する内層銅パターン２８の部位に、はんだ３０を印
刷する（図１（Ｅ））。ここで、はんだとしては、９：
１はんだが望ましい。そして、チップコンデンサＣをは
んだ３０を印刷した内層銅パターン２８に載置し、リフ
ロー炉を通してはんだ３０を溶融し、該内層銅パターン
２８にコンデンサＣを取り付ける（図２（Ｆ））。その
後、基板２０を洗浄してはんだ３０から溶け出したフラ
ックス等を除去する。
【００１４】次に、図２（Ｇ）に示すようにプリプレグ
（松下電工製 Ｒ−１６６１）を３枚重ねたプリプレグ
積層体３２に、チップコンデンサＣを収容する部位にル
ータ等により開口３２Ａを設ける。基板２０の上面側に
該プリプレグ積層体３２を介在させて片面銅張り積層板
１２０を載置する。同様に、基板２０の下面に、１枚の
プリプレグ３４を介在させて片面銅張り積層板１２２を
配置する。
（松下電工製 Ｒ−１６６１）を３枚重ねたプリプレグ
積層体３２に、チップコンデンサＣを収容する部位にル
ータ等により開口３２Ａを設ける。基板２０の上面側に
該プリプレグ積層体３２を介在させて片面銅張り積層板
１２０を載置する。同様に、基板２０の下面に、１枚の
プリプレグ３４を介在させて片面銅張り積層板１２２を
配置する。
【００１５】該上側の片面銅張り積層板１２０、基板２
０、下側の片面銅張り積層板１２２を加熱・加圧して一
体化する（図２（Ｈ））。次に、ドリルでスルーホール
用の通孔３４を穿設する（図２（Ｉ））。そして、めっ
きレジストを形成した後、無電解めっき処理してスルー
ホール３６を形成し、最上面及び最下面の銅箔２２を常
法に従いパターン状にエッチングすることにより外層銅
パターン３８を形成し（図２（Ｊ））、さらにソルダー
レジスト層ＳＲを設け、その開口部に半田クリームを印
刷してリフローし、半田バンプＢＰを形成し、多層プリ
ント配線板を完成する（図３）。
０、下側の片面銅張り積層板１２２を加熱・加圧して一
体化する（図２（Ｈ））。次に、ドリルでスルーホール
用の通孔３４を穿設する（図２（Ｉ））。そして、めっ
きレジストを形成した後、無電解めっき処理してスルー
ホール３６を形成し、最上面及び最下面の銅箔２２を常
法に従いパターン状にエッチングすることにより外層銅
パターン３８を形成し（図２（Ｊ））、さらにソルダー
レジスト層ＳＲを設け、その開口部に半田クリームを印
刷してリフローし、半田バンプＢＰを形成し、多層プリ
ント配線板を完成する（図３）。
【００１６】なお、第１実施形態では、基板２０と銅張
り積層板１２０、１２２とを接着させる層間絶縁層（接
着剤層）としてプリプレグ３２、３４を用いたが、種々
の樹脂からなる接着用フィルムを用いて、基板を接着さ
せることができる。また、第１実施形態においては、プ
リプレグを重ねたプリプレグ積層体３２に、チップコン
デンサＣを収容する通孔からなる開口３２Ａを設けた
が、通孔ではなく、凹部を設けてチップコンデンサＣを
収容することも可能である。
り積層板１２０、１２２とを接着させる層間絶縁層（接
着剤層）としてプリプレグ３２、３４を用いたが、種々
の樹脂からなる接着用フィルムを用いて、基板を接着さ
せることができる。また、第１実施形態においては、プ
リプレグを重ねたプリプレグ積層体３２に、チップコン
デンサＣを収容する通孔からなる開口３２Ａを設けた
が、通孔ではなく、凹部を設けてチップコンデンサＣを
収容することも可能である。
【００１７】引き続き、本発明の第２実施形態に係る多
層プリント配線板の製造方法について図４を参照して説
明する。ここで、図１及び図２を参照して上述した第１
実施形態の多層プリント配線板では、複数の銅張り積層
板をプリプレグを介して積層した。これに対して、第２
実施形態では、樹脂層をビルトアップにより形成する。
なお、図１（Ａ）〜図１（Ｆ）に示した第１実施形態の
工程は、第２実施形態でも同様であるため、図１に示す
工程については説明を省略する。
層プリント配線板の製造方法について図４を参照して説
明する。ここで、図１及び図２を参照して上述した第１
実施形態の多層プリント配線板では、複数の銅張り積層
板をプリプレグを介して積層した。これに対して、第２
実施形態では、樹脂層をビルトアップにより形成する。
なお、図１（Ａ）〜図１（Ｆ）に示した第１実施形態の
工程は、第２実施形態でも同様であるため、図１に示す
工程については説明を省略する。
【００１８】先ず、エポキシ樹脂にエポキシ樹脂粒子を
混合した樹脂絶縁剤を、基板２０表面にロールコータに
て均一に塗布すると共に、スルーホール２６内に充填す
る。さらに水平状態で２０分間放置してから、６０℃で
３０分の乾燥を行い、厚さ０．６ｍ、即ち、チップコン
デンサＣの厚みよりも厚く層間絶縁層６０を形成する
（図４（Ｇ））
混合した樹脂絶縁剤を、基板２０表面にロールコータに
て均一に塗布すると共に、スルーホール２６内に充填す
る。さらに水平状態で２０分間放置してから、６０℃で
３０分の乾燥を行い、厚さ０．６ｍ、即ち、チップコン
デンサＣの厚みよりも厚く層間絶縁層６０を形成する
（図４（Ｇ））
【００１９】層間絶縁層６０を形成した基板２０の両面
に、黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により露光する。これをＤＭＴＧ溶液
でスプレー現像することにより、層間絶縁層６０にバイ
アホールとなる開口を形成する。さらに、当該基板を超
高圧水銀灯により露光し、その後、加熱処理をすること
により、フォトマスクフィルムに相当する寸法精度に優
れた開口（バイアホール形成用開口）６０ａを形成す
る。（図４（Ｈ））。
に、黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により露光する。これをＤＭＴＧ溶液
でスプレー現像することにより、層間絶縁層６０にバイ
アホールとなる開口を形成する。さらに、当該基板を超
高圧水銀灯により露光し、その後、加熱処理をすること
により、フォトマスクフィルムに相当する寸法精度に優
れた開口（バイアホール形成用開口）６０ａを形成す
る。（図４（Ｈ））。
【００２０】開口６０ａの形成された基板２０を、クロ
ム酸に２分間浸漬し、樹脂マトリックス中のエポキシ樹
脂粒子を溶解して、当該樹脂層間絶縁層６０の表面を粗
面とし、この粗面化処理を行った基板２０にパラジウム
触媒を付与することにより、樹脂層間絶縁層６０及びバ
イアホール用開口６０ａに触媒核を付ける。
ム酸に２分間浸漬し、樹脂マトリックス中のエポキシ樹
脂粒子を溶解して、当該樹脂層間絶縁層６０の表面を粗
面とし、この粗面化処理を行った基板２０にパラジウム
触媒を付与することにより、樹脂層間絶縁層６０及びバ
イアホール用開口６０ａに触媒核を付ける。
【００２１】上記の触媒核付与の処理を終えた基板２０
の両面に、液状レジストをロールコーターを用いて塗布
し、乾燥した厚さ３０μｍレジスト層６２を形成する
（図４（Ｉ））。
の両面に、液状レジストをロールコーターを用いて塗布
し、乾燥した厚さ３０μｍレジスト層６２を形成する
（図４（Ｉ））。
【００２２】ついで、導体回路に対応するパターンの形
成されたフォトマスクフィルムを載置して紫外線を照射
し、露光した後、フォトマスクフィルムを取り除き、レ
ジスト層をＤＭＴＧで溶解現像し、基板２０上に導体回
路パターン部の抜けたメッキ用レジストを形成し、更
に、超高圧水銀灯にて露光し、その後、加熱処理を行
い、層間絶縁層６０の上に線間絶縁層となる永久レジス
ト６２を形成する（図４（Ｊ））。
成されたフォトマスクフィルムを載置して紫外線を照射
し、露光した後、フォトマスクフィルムを取り除き、レ
ジスト層をＤＭＴＧで溶解現像し、基板２０上に導体回
路パターン部の抜けたメッキ用レジストを形成し、更
に、超高圧水銀灯にて露光し、その後、加熱処理を行
い、層間絶縁層６０の上に線間絶縁層となる永久レジス
ト６２を形成する（図４（Ｊ））。
【００２３】上記永久レジスト６２の形成された基板２
０に、予めめっき前処理（具体的には触媒核の活性化）
を施し、その後、無電解銅めっき浴による無電解めっき
によって、レジスト非形成部に厚さ１５μｍ程度の無電
解銅めっき６４を析出させて、外層銅パターン７０、バ
イアホール７２を形成することにより、アディティプ法
による導体層を形成する（図４（Ｋ））。
０に、予めめっき前処理（具体的には触媒核の活性化）
を施し、その後、無電解銅めっき浴による無電解めっき
によって、レジスト非形成部に厚さ１５μｍ程度の無電
解銅めっき６４を析出させて、外層銅パターン７０、バ
イアホール７２を形成することにより、アディティプ法
による導体層を形成する（図４（Ｋ））。
【００２４】このようにしてアディティプ法による導体
層を形成した後、上記工程を繰り返して、層間絶縁層、
外層銅パターンから成る導体層（図示せず）をビルトア
ップすることにより、多層プリント配線板を完成する。
層を形成した後、上記工程を繰り返して、層間絶縁層、
外層銅パターンから成る導体層（図示せず）をビルトア
ップすることにより、多層プリント配線板を完成する。
【００２５】
【発明の効果】 以上のように、請求項１では、 導体回路
の上に、該チップコンデンサの形状に相当する開口の形
成された層間絶縁フィルムを載置して、上層の樹脂基板
を接着するため、厚みのあるチップコンデンサを内層導
体回路に実装して多層プリント配線板を形成することが
可能となる。
の上に、該チップコンデンサの形状に相当する開口の形
成された層間絶縁フィルムを載置して、上層の樹脂基板
を接着するため、厚みのあるチップコンデンサを内層導
体回路に実装して多層プリント配線板を形成することが
可能となる。
【図１】本発明の第１実施形態に係る多層プリント配線
板の製造を示す行程図である。
板の製造を示す行程図である。
【図２】本発明の第１実施形態に係る多層プリント配線
板の製造を示す行程図である。
板の製造を示す行程図である。
【図３】第１実施形態の多層プリント配線板の構成を示
す説明図である。
す説明図である。
【図４】本発明の第２実施形態に係る多層プリント配線
板の製造を示す行程図である。
板の製造を示す行程図である。
【図５】図５（Ａ）は、従来技術に係るセラミック多層
配線板の構成を示す説明図であり、図５（Ｂ）は、従来
技術に係る樹脂製多層プリント配線板の構成を示す説明
図である。
配線板の構成を示す説明図であり、図５（Ｂ）は、従来
技術に係る樹脂製多層プリント配線板の構成を示す説明
図である。
２０ 基板 ２２ 銅箔 ２８ 内層銅パターン ３２ プリプレグ積層体 ３２Ａ 開口部 ３６ スルーホール ３８ 外層銅パターン ６０ 層間絶縁層 ７２ バイヤホール ７０ 外層銅パターン １００ 集積回路チップ １２０、１２２ 片面銅張り積層板 Ｃ コンデンサ
フロントページの続き (56)参考文献 特開 平２−164096（ＪＰ，Ａ) 特開 平３−136396（ＪＰ，Ａ) 特開 平２−114697（ＪＰ，Ａ) 特開 平２−82691（ＪＰ，Ａ) 特開 昭54−104564（ＪＰ，Ａ) 特開 平４−356998（ＪＰ，Ａ) 特開 平７−212042（ＪＰ，Ａ) 特開 平10−242651（ＪＰ，Ａ) 特開 平11−26943（ＪＰ，Ａ) 特開 平11−45955（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46
Claims (1)
- 【請求項１】 樹脂基板を積層するプリント配線板の製
造方法において、 第１の樹脂基板上に導体回路を形成するする工程と、 該第１樹脂基板上に形成された導体回路にチップコンデ
ンサを実装する工程と、 該導体回路の上に、該チップコンデンサの形状に相当す
る開口の形成された層間絶縁フィルムを載置する工程
と、 前記層間絶縁フィルムの上に第２の樹脂基板を載置し、
前記１の樹脂基板と前記第２樹脂基板とを接着させる工
程と、を有することを特徴とする多層プリント配線板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22723297A JP3188856B2 (ja) | 1997-08-09 | 1997-08-09 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22723297A JP3188856B2 (ja) | 1997-08-09 | 1997-08-09 | 多層プリント配線板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084375A Division JP2001308539A (ja) | 2001-03-23 | 2001-03-23 | 多層プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167961A JPH1167961A (ja) | 1999-03-09 |
| JP3188856B2 true JP3188856B2 (ja) | 2001-07-16 |
Family
ID=16857588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22723297A Expired - Lifetime JP3188856B2 (ja) | 1997-08-09 | 1997-08-09 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3188856B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000347051A (ja) * | 1999-03-30 | 2000-12-15 | Toppan Printing Co Ltd | 光・電気配線基板及びその製造方法並びに実装基板 |
| KR101084525B1 (ko) | 1999-09-02 | 2011-11-18 | 이비덴 가부시키가이샤 | 프린트배선판 및 그 제조방법 |
| KR100823767B1 (ko) | 1999-09-02 | 2008-04-21 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP4771583B2 (ja) * | 1999-12-01 | 2011-09-14 | イビデン株式会社 | パッケージ基板 |
| JP4592177B2 (ja) * | 1999-12-01 | 2010-12-01 | イビデン株式会社 | パッケージ基板 |
| JP4641588B2 (ja) * | 2000-05-18 | 2011-03-02 | イビデン株式会社 | コンデンサおよび多層プリント配線板 |
| JP4641589B2 (ja) * | 2000-05-19 | 2011-03-02 | イビデン株式会社 | コンデンサおよび多層プリント配線板 |
| JP4863546B2 (ja) * | 2000-07-21 | 2012-01-25 | イビデン株式会社 | コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法 |
| JP2003152317A (ja) | 2000-12-25 | 2003-05-23 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4038363B2 (ja) | 2000-12-25 | 2008-01-23 | 日本特殊陶業株式会社 | 配線基板 |
| JP3926141B2 (ja) | 2000-12-27 | 2007-06-06 | 日本特殊陶業株式会社 | 配線基板 |
-
1997
- 1997-08-09 JP JP22723297A patent/JP3188856B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167961A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| JP4501427B2 (ja) | 多層回路配線板の製造方法 | |
| JP4538486B2 (ja) | 多層基板およびその製造方法 | |
| JP2001267747A (ja) | 多層回路基板の製造方法 | |
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP2000349435A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3188856B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3207663B2 (ja) | プリント配線基板及びその製造方法 | |
| JP2004007006A (ja) | 多層配線基板 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2002094236A (ja) | 多層回路基板の製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JP2001060769A (ja) | 配線板の製造方法 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH10107445A (ja) | 多層配線基板およびその製造方法 | |
| JP2001308539A (ja) | 多層プリント配線板 | |
| JP3236812B2 (ja) | 多層配線基板 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2004014559A (ja) | 回路基板及び多層回路基板並びにそれらの製造方法 | |
| JPH10335834A (ja) | 多層配線基板 | |
| JP2001223315A (ja) | パッケージ基板 | |
| JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JPH08293579A (ja) | マルチチップモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |