JP4592891B2 - 多層回路基板および半導体装置 - Google Patents
多層回路基板および半導体装置 Download PDFInfo
- Publication number
- JP4592891B2 JP4592891B2 JP2000245656A JP2000245656A JP4592891B2 JP 4592891 B2 JP4592891 B2 JP 4592891B2 JP 2000245656 A JP2000245656 A JP 2000245656A JP 2000245656 A JP2000245656 A JP 2000245656A JP 4592891 B2 JP4592891 B2 JP 4592891B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- conductor
- conductive
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Description
【０００１】
【発明の属する技術分野】
本発明は、超高密度配線に有利な多層回路基板に係り、特に、充填ビアホールを有する片面回路基板の複数枚を、あるいは両面回路基板をコアとしてその両面に片面回路基板をそれぞれ積層し、その積層された回路基板同士を接着剤を介して一括加熱プレスすることにより形成される多層回路基板およびその多層回路基板を用いた半導体装置を提案する。
【０００２】
【従来の技術】
多層回路基板の最も外側の表面には、ＬＳＩチップ等のさまざまな電子部品が搭載される。このような多層回路基板に電子部品を搭載する方法としては、多層回路基板の最も外側の表面に形成された導体回路上の所定位置に、電子部品の端子部を挿入するための部品穴や、その部品穴を囲んだ個所に部品穴の径よりもやや大きな径を持つ接続用のランドを形成させておき、ここに電子部品のリード群がはんだ付けにより接続されるピン実装方式や、導体回路上の所定位置に形成させたランド上にクリームはんだを予め塗布しておき、電子部品の端子部がクリームはんだに接触するように載置した後、はんだが溶融する温度範囲内に保たれた雰囲気内でリフローさせることにより、電子部品が接続される表面実装方式などが挙げられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のような方法では、導体回路上に適度な大きさの径を有するランドを設けることが不可欠である。しかるに、近年の電子機器の小型化、高機能化の要請に伴って、電子部品の搭載数が多＜なると、ランドの総面積は無視できない程大き＜なり、高密度化の阻害要因となっていた。
【０００４】
また、電子部品を接続するためのはんだ付け作業の際には、不必要な箇所へはんだが流れ、短絡、断線等が起こるのを防止するためのソルダーレジストを、あらかじめ塗布してお＜ことも不可欠である。このため、ソルダーレジスト印刷の際の位置ずれ誤差を考慮して、配線間に余裕を見て設計する必要があり、このことも高密度化の阻害要因となっていた。
【０００５】
本発明は、従来技術が抱える上述した課題を解決するために開発されたものであり、その目的とするところは、高密度化の可能な多層回路基板およびそれを用いた半導体装置を提案することにある。
【０００６】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
（１）本発明の多層回路基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の表面には、前記ビアホールの直下に位置してそのビアホールに電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする。
【０００７】
（２）また、本発明の多層回路基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する片面回路基板の複数枚と、絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口を有する片面回路基板とが接着剤層を介してそれぞれ積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の開口には、その回路基板の導体回路に電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする。
【０００８】
上記（１）および（２）の多層回路基板を構成する各回路基板には、そのビアホール位置に対応して、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともに回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体が形成されている。
【０００９】
また、上記（１）および（２）の多層回路基板を構成する各回路基板のビアホールに充填される導電性物質は、電解めっき処理による金属めっきであることが望ましい。
【００１０】
さらに、上記（１）および（２）の多層回路基板において、積層される各回路基板に形成されて互いに別回路を構成する隣接するビアホール間の距離は、前記一方の回路基板から他方の回路基板に向かうにつれて大きくなるように形成されることが望ましい。
【００１１】
（３）また、本発明の半導体装置は、上記多層回路基板と、その多層回路基板の最も外側の一方の回路基板に形成された導電性バンプに電気的に接続された電子部品とを含んでなることを特徴とする。
【００１２】
上記電子部品を搭載する回路基板の周縁部にはスティフナが配置されるとともに、その回路基板に対抗する最も外側の回路基板に形成されたビアホールのうち、電子部品搭載位置に対抗する位置にあるビアホールに対してチップコンデンサが電気的に接続されることが望ましい。
【００１３】
（４）また、本発明の半導体装置は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に電解めっきが充填されてなるビアホールを有し、そのビアホール位置に対応して、そのビアホールに電気的に接続する突起状導体を有してなる回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板と、
その多層回路基板の最も外側に位置する回路基板に電気的に接続されたＬＳＩチップ等の電子部品と、
を含んでなる半導体装置において、
前記最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成されるとともに、その導電性バンプに対して前記電子部品が電気的に接続され、前記電子部品が搭載された回路基板と反対側にある最も外側に位置する回路基板の表面には、前記電子部品直下にあるビアホールに対してチップコンデンサが電気的に接続されており、
前記各回路基板は、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともにその回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
【００１４】
上記半導体装置において、電子部品が搭載された回路基板の周縁部には、基板の反り防止のためのスティフナが接着・固定されていることが望ましい。
【００１５】
【発明の実施の形態】
本発明は、絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板を構成単位として、これらの複数枚を適切に組み合わせ、あるいは必要に応じて、これらの片面または両面回路基板に加えて、開口に導電性物質が充填されたビアホールを有するが導体回路を有しないような回路基板と組み合わせ、接着剤層を介して積層した後、一括して加熱プレスすることにより成形した多層回路基板をパッケージ基板として用いた点にある。
【００１６】
すなわち、積層・一括プレス成形された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、電子部品の接続用端子に接続されるべくビアホールの直上に位置してビアホールに電気的に接続される導電性バンプが形成され、また最も外側に位置する他方の回路基板の表面には、マザーボード上の接続用穴あるいは接続用パッドに接続されるべく、ビアホールの直上に位置してそのビアホールに電気的に接続する導電性ピンまたは導電性ボールが配設されている点に特徴がある。
【００１７】
(1) 上記多層化基板を、たとえば４枚の片面回路基板Ａ〜Ｄを用いて構成する場合には、たとえば図１に示すように、最も外側に位置する一方の回路基板Ａの表面には、導体回路が露出し、最も外側に位置する他方の回路基板Ｄの表面には、ビアホールに接続する突起状導体が露出した構造となり、また、図２に示すように、最も外側に位置する回路基板ＡおよびＤの表面には、導体回路が露出した構造となる。
【００１８】
(2) また、上記多層回路基板を、３枚の片面回路基板Ａ，Ｂ，Ｃと、１枚の両面回路基板Ｅとを用いて構成する場合には、たとえば図３に示すように、最も外側に位置する回路基板Ａ，Ｃの表面には、それぞれ導体回路が露出した構造となる。
【００１９】
(3) さらに、上記多層回路基板を、３枚の片面回路基板Ａ，Ｂ，Ｃと、１枚の導体回路を有しない回路基板Ｆとを用いて構成する場合には、たとえば図４に示すように、最も外側に位置する回路基板Ａ，Ｆの表面には、それぞれビアホールに接続する突起状導体が露出した構造となる。
【００２０】
上記(1)〜(3)のような組み合わせ以外にも多層回路基板を構成することができるが、最も外側の回路基板の導体回路のビアホール直上に位置する部分は、導体パッドに形成され、また最も外側の回路基板の突起状導体は、その露出部分が加熱プレスの際に溶融して絶縁性基材の表面上にほぼ円形の導体パッドに形成される。
【００２１】
図１に示すような組み合わせによれば、最上層の回路基板の表面に露出する導体回路上に、ＬＳＩ等の半導体チップを含んだ電子部品に接続されるべく、適切なはんだ体を供給してはんだバンプが形成され、また最下層の回路基板のビアホール位置に突起状導体によって形成される導体パッドには、マザーボード上の接続用穴あるいは接続用パッドに接続されるべく、Ｔ形ピン又ははんだボールが接続されるのが好ましい。
【００２２】
また、最上層の回路基板の表面に露出する導体回路上に、適切なはんだ体を供給することによって、Ｔ形ピン又ははんだボールが接続され、最下層の回路基板のビアホール位置に突起状導体によって形成された導体パッドに、はんだバンプを形成することもできる。
【００２３】
いずれの組み合わせによる構成においても、上記はんだバンプは、最も外側に位置する一方の回路基板の導体回路の一部に形成された導体パッド上あるいはビアホール直上の突起状導体によって形成された導体パッド上に形成され、Ｔ形ピン又ははんだボールは、最も外側に位置する他方の回路基板の表面に露出するビアホール直上の突起状導体によって形成された導体パッド上あるいは導体回路の一部に形成された導体パッド上にそれぞれ配設されることになる。
【００２４】
このような構成によれば、多層回路基板内に充填ビアホールが高密度に設けられ、こうして高密度化されたビアホールのうち、最も外側に位置する回路基板の表面に露出するビアホール直上に位置して、導電性バンプや、導電性ピンまたは導電性ボールが配設されるので、多層回路基板内の配線層は、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化が可能となる。
【００２５】
さらに、片面あるいは両面回路基板を同一材料で形成し、それらを積層した構造なので、熱膨張に起因する界面を起点とするクラックや剥離が起きにくく、したがって、温度サイクル試験に対する信頼性も向上する。また、片面回路基板だけを用いて多層回路基板を構成した場合には、配線形成の有無に関わらず反りが発生し難くなる。
【００２６】
また、導電性バンプ、導電性ピンおよび導電性ボールは、多層回路基板の最も外側に位置する回路基板の表面に露出するビアホールの直上や直下に位置して形成されるので、従来技術のようなソルダーレジスト層を形成する必要がなくなる。なぜならば、最も外側に位置する回路基板の絶縁層が、ソルダーレジストの役割を果たしているからである。
【００２７】
また、本発明の多層回路基板は、積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、ビアホールの直上に位置してそのビアホールに電気的に接続する導電性バンプが形成され、また最も外側に位置する他方の回路基板の開口内にはその導体回路に電気的に接続される導電性のピンまたは導電性のボールが配設される点に特徴がある。
【００２８】
このような構成によれば、積層された複数の片面回路基板の最も外側に位置する回路基板の一つが充填ビアホールを有しない補強板として機能する（なぜならば、ビアホールは、内層のビアランドよりも小さいため、ビア形成時の状態は、ビアランドの周囲を最も外側の回路基板の絶縁層が押さえていることになるから）とともに、そのような回路基板に設けた開口内に導電性のピンまたは導電性のボールが導体回路と電気的に接続するように配設されるので、ソルダーレジスト層を必要としない。
【００２９】
本発明の半導体装置は、上記多層回路基板と、その最も外側の回路基板に形成された導電性バンプに電気的に接続されたＬＳＩチップ等の電子部品とを含んでなることを特徴とする。
このような構成によれば、バンプの平坦性が保たれるので、電子部品との未接続がなくなるという効果がある。
【００３０】
上記半導体装置において、電子部品を搭載する回路基板には、電子部品を囲んだその周縁部にスティフナが配置されるとともに、電子部品を搭載する回路基板と対抗する最も外側の回路基板に形成されたビアホールのうち、電子部品搭載位置に対抗する位置にあるビアホールに、チップコンデンサが直接に接続されることが望ましい。
このような構成によれば、ＬＳＩチップ等の電子部品と、チップコンデンサとの間の距離を最短化でき、両者間のループインダクタンスを小さくすることができる。
【００３１】
さらに、本発明の半導体装置は、充填ビアホールを電解めっきによって形成した多層回路基板と、その多層回路基板の最も外側に位置する回路基板に電気的に接続されたＬＳＩチップ等の電子部品とを含んでなり、前記最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続する導電性バンプが形成されるとともに、その導電性バンプに対して電子部品がはんだボールを介して電気的に接続され、前記電子部品が搭載された回路基板と反対側にある最も外側に位置する回路基板の表面には、前記電子部品直下にあるビアホールに対してチップコンデンサが電気的に接続されていることを特徴とする。
このような構成によれば、ＬＳＩ等の電子部品と、チップコンデンサとの間の距離を最短化でき、両者間のループインダクタンスを小さくすることができる。
【００３２】
上記半導体装置においては、電子部品が搭載された回路基板の周縁部には、回路基板を構成する各材料の熱膨張率の差異に起因する、基板全体の反りを防止するためのスティフナが接着・固定されていることが望ましい。このスティフナは、たとえば、ＢＴ，ＦＲ４，ＦＲ５のようなガラス-樹脂複合材料や、銅などの金属材料から形成され、回路基板に搭載された電子部品の周囲を取り囲むように配設されるのが好ましい。
【００３３】
上述したような本発明による多層回路基板および半導体装置において使用される絶縁性基材は、半硬化状態のプリプレグではなく、完全に硬化した樹脂材料から形成される硬質の絶縁性基材であり、このような材料を用いることによって、絶縁性基材上へ銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、充填ビアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００３４】
このような絶縁性樹脂基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。
【００３５】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると、微細なビアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００３６】
上記範囲の厚さを有するガラスエポキシ基板上に形成されるビアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００３７】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００３８】
この樹脂フィルムは、ビアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またビアホールの金属めっき層の直上に突起状導体を形成するための印刷用マスクとして機能する。
【００３９】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００４０】
上記絶縁性基材を貫通する開口内部に充填される導電性物質としては、導電性ペーストや電解めっき処理によって形成される金属めっきが好ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、接続信頼性の点では電解めっき処理によって形成される金属めっき、たとえば、すず、銀、はんだ、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００４１】
このように導電性物質が充填された開口は、絶縁性基材に形成した導体回路同士を電気的に接続するビアホールを形成するが、本発明による多層回路基板およびそれを用いた半導体装置においては、積層される各回路基板に形成されるビアホールは、その互いに別回路を構成する隣接するビアホール間の距離が、ＬＳＩチップ等の電子部品を搭載する側にある最も外側の回路基板については最も小さく、マザーボードに接続される側にある最も外側の他の回路基板については最も大きくなるように形成される、すなわち、積層される各回路基板に形成されるビアホールの配置密度は、ＬＳＩチップ等の電子部品を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて低くなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００４２】
上記絶縁性基材の片面または両面に形成される導体回路は、厚さが５〜１８μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して加熱プレスした後、適切なエッチング処理をすることによって形成されるのが好ましい。
このような加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
【００４３】
このような導体回路が絶縁性基材の両面に形成されるような回路基板は、多層回路基板のコアとして用いることができ、各ビアホールに対応した基板表面には、導体回路の一部としてのビアランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
【００４４】
また、絶縁性基材の片面に導体回路が形成されるような片面回路基板は、両面回路基板とともに積層される回路基板として用いられるだけでなく、片面回路基板だけを積層して多層化基板を形成することもできる。
このような片面回路基板においては、充填ビアホールの真上あるいは真下に突起状導体が形成されることが好ましい。
【００４５】
上記突起状導体は、導電性ペーストや低融点金属から形成されることが好ましく、各回路基板を積層して、一括して加熱プレスする工程において、導電性ペーストあるいは低融点金属が熱変形するので、前記ビアホール内に充填される導電性物質や金属めっき層の高さのばらつきを吸収することができ、それ故に、接続不良を防止して接続信頼性に優れた多層回路基板を得ることができる。
上記突起状導体は、ビアホール内に充填される導電性物質、たとえば導電性ペーストと同一の材料で、しかも同一の充填工程によって形成することもできる。
【００４６】
上記積層・加熱プレスにより形成された多層回路基板の、最も外側に位置する回路基板のうち、ＬＳＩチップ等の電子部品を搭載する側にある回路基板の表面に、ビアホールの直上に位置して形成される導電性バンプは、たとえば、ドットマトリックス状またはそれより少しずらしたマトリックス状に形成される。
【００４７】
また、最も外側に位置する回路基板のうち、マザーボードに接続される側にある他の回路基板の表面に、ビアホールの直上に位置して形成された導電性のピンまたは導電性のボールは、たとえば、上記導電性バンプと同様に、ドットマトリックス状またはそれより少しずらしたマトリックス状に形成される。
【００４８】
以下、本発明の多層回路基板およびそれを用いた半導体装置を製造する方法について、添付図面を参照にして具体的に説明する。
（Ａ）積層用回路基板の形成
（1）本発明にかかる多層回路基板を製造するに当たって、それを構成する基本となる回路基板は、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる。
【００４９】
この絶縁性基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００５０】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なビアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００５１】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にビアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【００５２】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔１２が後述するようにエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００５３】
（2）次に、両面に導体回路が形成された回路基板を製造する場合には、このような絶縁性基材１０の銅箔１２が貼付けられた表面と反対側の表面に、保護フィルム１４を貼付ける（図５(ａ)参照）。
【００５４】
この保護フィルム１４は、後述する突起状導体を形成する導電性ペーストの印刷用マスクとして使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。前記ＰＥＴフィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００５５】
（3）ついで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面から銅箔１２（あるいは導体回路パターン）に達する開口１６を形成する（図５(ｂ)参照）。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビア口径は、５０〜２５０μｍであることが望ましい。
【００５６】
（4）前記（3）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行われる。特に、開口内に紫外線レーザまたはエキシマレーザを照射することによってデスミア処理するのが、接続信頼性の確保の観点から望ましい。
【００５７】
このデスミア処理を、たとえば、ＹＡＧ第３高調波を用いた紫外線レーザ照射によって行う場合のレーザ照射条件は、発信周波数が３〜１５ＫＨｚ、パルスエネルギーが０．１〜５ｍＪ、ショット数が１０〜３０の範囲が望ましい。
【００５８】
（5）次に、デスミア処理された基板に対して、以下のような条件で銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１８を充填して、充填ビアホール２０を形成する（図５（ｃ）参照）。このめっき処理により、開口１６の上部に後述する導電性ペースト２２を充填するわずかの隙間を残して電解銅めっき１８が充填される。
〔電解銅めっき水溶液〕
硫酸銅・５水和物：６５ｇ／ｌ
レベリング剤（アトテック製、ＨＬ）：２０ｍｌ／ｌ
硫酸：２２０ｇ／ｌ光沢剤（アトテック製、ＵＶ）：０．５ｍｌ／ｌ
塩素イオン：４０ｐｐｍ
〔電解めっき条件〕
バブリング：３．０リットル／分
電流密度：０．５Ａ／ｄｍ２
設定電流値：０．１８Ａ
めっき時間：１３０分
【００５９】
（6）上記（5）にて電解銅めっき２０が充填されなかった開口１８の隙間あるいは凹みに対して、保護フィルム１４を印刷用マスクとして導電性ペースト２２を充填し、絶縁性基材１０の表面から保護フィルム１４の厚みに相当する分だけ突出した導体部分２４（以下、「突起状導体」という）を形成する（図５（ｄ）参照）。
【００６０】
（7）次いで、突起状導体２４を含んだ絶縁性基材１０の表面に接着剤層２６を形成する（図５（ｅ）参照）。この接着剤２６は半硬化状態、すなわちＢステージの接着剤であり、導体回路パターンが形成されるべき銅箔を接着するためのものであり、たとえば、エポキシ樹脂ワニスが使用され、その層厚は１０〜５０μｍの範囲が好ましい。
【００６１】
（8）上記（7）の工程で接着剤層２６を設けた絶縁性基材１０の表面に、銅箔２８を加熱プレスによって圧着して、接着剤層２６を硬化させる（図５(f)参照）。
その際、銅箔２８は硬化した接着剤層２６を介して絶縁性基材１０に接着され、突起状導体２４は、接着剤層２６を貫通して銅箔２８と電気的に接続される。この銅箔２８の厚さは、５〜１８μｍが望ましい。
【００６２】
（9）次いで、絶縁性基材１０の両面に貼付けられた銅箔１２および２８上に、それぞれエッチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路３０および３２（ビアランドを含む）を形成する（図５(g)参照）。
【００６３】
この処理工程においては、先ず、銅箔１２および２８の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン３０および３２を形成する。
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【００６４】
上記銅箔１２および２８をエッチングして導体回路３０および３２を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がビアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００６５】
（10）次に、前記（8）の工程で形成した導体回路３０および３２の表面を、必要に応じて粗化処理して（粗化層の表示は省略する）、両面回路基板３４を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００６６】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ→２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２＋ｎ／４Ｏ２＋ｎＡＨ（エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【００６７】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
本発明にかかる多層回路基板を構成する両面回路基板は、上記（1）〜（10）の工程にしたがって製造される。
【００６８】
（11）次に、このような両面回路基板の表裏面にそれぞれ積層される片面回路基板の製造に際して、まず、絶縁性基材１０の片面に貼り付けられた銅箔１２上に、エッチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路４０（ビアランドを含む）を形成する（図６（ａ），(ｂ)参照）。
この処理工程においては、先ず、銅箔１２の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン４０を形成する。
【００６９】
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
上記銅箔１２をエッチングして導体回路４０を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
【００７０】
（12）絶縁性基材１０の片面に導体回路４０を形成した後、上記（2）〜（6）の工程にしたがった処理を行ない、その後、ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離させる（図６（ｃ）〜図６（ｅ）参照）。
【００７１】
上記（6）の工程にしたがって形成した突起状導体４４（両面回路基板の突起状導体２４と区別するために符号４４で示す）の絶縁性基材１０の表面からの突出高さは、保護フィルム１４の厚みにほぼ等しく、５〜３０μｍの範囲が望ましい。
その理由は、５μｍ未満では、接続不良を招きやすく、３０μｍを越えると抵抗値が高くなると共に、加熱プレス工程において突起状導体２４が熱変形した際に、絶縁性基板の表面に沿って拡がりすぎるので、ファインパターンが形成できなくなるからである。
【００７２】
また、上記突起状導体４４は、プレキュアされることが望ましい。
その理由は、突起状導体４４は半硬化状態でも硬く、積層プレスの段階で接着剤層が硬化する前に、積層される他の回路基板の導体回路（導体パッド）と電気的接触が可能となるからである。
このような突起状導体４４は、加熱プレス時に変形して接触面積が増大するので、導通抵抗を低くすることができ、さらに突起状導体４４の高さのばらつきが是正される。
【００７３】
（13）次いで、絶縁性基材１０の突起状導体４４を含んだ表面に樹脂接着剤４６を塗布する（図６(ｆ)参照）。
このような樹脂接着剤は、例えば、絶縁性基材１０の突起状導体４４を含んだ表面全体または突起状導体４４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００７４】
前記接着剤層４６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００７５】
上記片面回路基板５０は、絶縁性基材１０の一方の表面に導体回路４０を有し、他方の表面には導電性ペーストの一部が露出して形成される突起状導体４４を有し、さらに突起状導体４４を含んだ絶縁性基材１０の表面に接着剤層４６を有して形成され、それらの複数枚が相互に積層接着されたり、予め製造された両面回路基板３４に積層接着されたりして、多層化基板６０が形成されるが、樹脂接着剤４６はこのような積層段階で使用されることが好ましい。
【００７６】
（Ｂ）積層用回路基板の多層化
上記（Ａ）の各処理工程にしたがって製造された両面回路基板３４の両面に、３枚の片面回路基板５０、５２および５４が積層されてなる４層基板が、加熱温度１５０〜２００℃、加圧力１Ｍ〜４ＭＰａの条件のもとで、1度のプレス成形により一体化され多層化基板６０が形成される（図７参照）。
上記のような条件のもとで、加圧と同時に加熱することで、各片面回路基板の接着剤層４６が硬化し、隣接する片面回路基板との間で強固な接着が行われる。なお、加熱プレスとしては、真空熱プレスを用いることが好適である。
上述した実施の形態では、１層の両面回路基板と３層の片面回路基板とを用いて４層に多層化したが、５層あるいは６層を超える多層化にも適用できる。
【００７７】
（Ｃ）導電性バンプ、ピン、ボールの配設
上記（Ｂ）の各処理工程にしたがって形成された多層化された回路基板のうち、最も外側に位置する回路基板に導電性バンプを設けて、ＬＳＩ等の電子部品を直接搭載するようにし、また最も外側に位置する他方の回路基板に導電性ピンまたは導電性ボールを配設して、マザーボード上の接続用端子あるいは導電性ボールに直接的に接続できるパッケージ基板として構成する。
【００７８】
たとえば、図７に示すような多層化基板６０は、最も外側に位置する回路基板５０および５４の導体回路４０がそれぞれ外側に露出した構造であり、このような多層化基板の場合には、それぞれの導体回路４０上にビアホール直上に位置した適切なはんだパッド部を設け、これらのはんだパッド部上に適切なはんだ体を供給して導電性バンプ６２を形成したり、導電性ピン６４または導電性ボール６６を接続したりするように構成する。
【００７９】
なお、導電性バンプ６２を形成するはんだ体としては、融点が比較的に低いスズ／鉛はんだ（融点１８３℃）やスズ／銀はんだ（融点２２０℃）を用い、導電性ピン６４や導電性ボール６６を接続するはんだ体としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモンはんだ、スズ／銀はんだ、スズ／銀／銅はんだを用いることが好ましい。
【００８０】
また、図８に示すような４枚の片面回路基板７０、７２、７４および７６が順次積層されてなる４層基板を、適切な加熱、加圧条件のもとで、1度のプレス成形により一体化した多層化基板８０を用いる場合には、最も外側に位置する一方の回路基板７０は、そのビアホールの直下にある突起状導体が溶融して絶縁性基材１０の表面上にほぼ円形の導体パッドを形成し、他方の回路基板７６は、その導体回路４０のビアホール直上の部分が導体パッドに形成された構造となる。
【００８１】
このような多層化基板８０の場合には、最下層の回路基板７０は、そのビアホール直下の導体パッド上に、導電性ピン６４または導電性ボール６６が接続され、マザーボード（図示を省略した）の接続用端子あるいははんだボールに接続されるようになっており、また最上層の回路基板７６は、その導体回路４０の一部に形成した導体パッド上に導電性バンプ６２が形成されて、ＬＳＩチップ等の電子部品８２のはんだボール８４に接続されるように構成される（図９参照）。
また、導電性パッド、導電性ピンまたは導電性ボールを含んだ多層化基板８０と、その多層化基板８０上に搭載される電子部品８２と、多層化基板８０が取付けられるマザーボードを含めた全体として半導体装置が構成される。
【００８２】
図１０は、多層化基板８０の最も外側に位置する一方の回路基板７０に対してチップコンデンサ８６が接続・固定され、他方の回路基板７６の外周縁に沿って反り防止のためのスティフナ８８が固着されている他の半導体装置を示す。
このような半導体装置においては、チップコンデンサ８６は、セラミックス、チタン酸バリウムなどの高誘電体から形成され、搭載された電子部品８２の直下に位置するビアホールに電気的に接続され、ループインダクタンスの低減を図ることができる。
また、スティフナ８８は、ＢＴ，ＦＲ４，ＦＲ５のようなガラスエポキシ複合材料や、銅などの金属材料から形成され、回路基板を構成する各材料の熱膨張量の差に起因する反りを防止している。
【００８３】
さらに、図１１に示すように、多層化基板８０を構成する最も外側の回路基板の一方は、その導体回路４０に形成した導体パッド上に導電性バンプ６２を形成し、他方の回路基板（ここでは最下層の回路基板７０）は、絶縁性基材１０に設けた開口１６に電解銅めっき層を充填しないような構成とし、その開口１６内に露出する導体回路４０に形成した導体パッド部に、適切なはんだ体を供給して導電性ピン６４を接続させた構造とすることもできる。
このような構造は、導電性ピン６４が絶縁性基材１０によってその周囲を囲まれているので、あらためてソルダーレジスト層を設ける必要がなくなる。
【００８４】
なお、図９において破線で示すように、最も外側の回路基板７０および７６の表面にソルダーレジスト層８３を形成してもよい。この場合、ソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路４０のうち、はんだパッド部分を露出させた開口を形成し、その露出したはんだパッド部分に、導電性バンプ６２、導電性ピン６４あるいは導電性ボール６６を設ける。
【００８５】
上記実施の形態において、各はんだパッド部上に「ニッケル−金」からなる金属層を形成することが好ましく、ニッケル層は１〜７μｍが望ましく、金層は０．０１〜０．０６μｍがよい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００８６】
このようなはんだパッド部上に設けたニッケル−金からなる金属層上に、はんだ体を供給し、このはんだ体の溶融・固化によって導電性バンプを形成し、あるいは導電性ピンや導電性ボールをはんだパッド部に接合して、多層回路基板が形成される。
【００８７】
上記はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。はんだとしては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
以下、実施例をもとに説明する。
【００８８】
【実施例】
（実施例１）
（１）まず、多層回路基板を構成する両面回路基板を製作する、この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは１２μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルム１４をラミネートする。
【００８９】
（２）ついで、ＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４および絶縁性基材１０を貫通して銅箔１２に至るビアホール形成用開口１６を形成し、さらにその開口１６内を紫外線レーザ照射によってデスミア処理した。
この実施例においては、ビアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのビアホール形成用の開口を形成した。
また、デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。
【００９０】
（３）デスミア処理を終えた基板に対して、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６の上部にわずかの隙間を残して、その開口１６内に電解銅めっき１８を充填してビアホール２０を形成する。
【００９１】
（４）さらに、ＰＥＴフィルム１４を印刷マスクとして、開口１６に充填された銅めっき層１８上に導電性ペースト２２を充填して、絶縁性基材１０の表面からほぼＰＥＴフィルム１４の厚み分だけ突出する突起状導体２４を形成する。
【００９２】
（５）次に、ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離させた後、エポキシ樹脂接着剤を突起状導体２４側の全面に塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの接着剤層２６を形成した。
【００９３】
（６）上記（５）で形成した接着剤層２６上に、厚さ１２μｍの銅箔２８を、加熱温度１８０℃、加熱時間７０分、圧力２ＭＰａ、真空度２．５×１０３Ｐａの条件のもとで加熱プレスした。
【００９４】
（７）その後、基板両面の銅箔１２および２８に適切なエッチング処理を施して、導体回路３０および３２（ビアランドを含む）を形成して、両面回路基板３４を作製した。
【００９５】
（８）次に、積層用の片面回路基板を作製する。この回路基板は、両面回路基板３４と同様の片面銅張積層板を出発材料として用いた。
まず、絶縁性基材１０上の銅箔１２に適切なエッチング処理を施して、導体回路４０を形成し、さらに、導体回路４０と反対側に位置する絶縁性基材１０の表面に、ＰＥＴフィルム１４をラミネートした。
【００９６】
（９）その後、上記（２）〜（５）の工程にしたがって処理することによって、絶縁性基材１０の一方の表面に導体回路４０が形成され、絶縁性基材１０の他方の面から導体回路４０に達する開口内に電解銅めっき１８が充填されるとともに、その電解銅めっき１８上に突起状導体４４が形成され、さらに突起状導体４４を含んだ絶縁性基材１０の表面にエポキシ樹脂接着剤４６が塗布された。
このエポキシ樹脂接着剤はプレキュアされ、多層化のための接着剤層を形成し、このような片面回路基板５０を３枚作製した。
【００９７】
（１０）上記（１）〜（９）の処理によって形成された、１枚の両面回路基板３４と、３枚の片面回路基板５０、５２および５４を、図３に示すような所定の位置にスタックし、真空熱プレスを用いて１８０℃の温度で積層一括プレスすることによって、全層がＩＶＨ構造を有する多層化基板６０を作成した（図７参照）。
【００９８】
（１１）このような多層回路基板６０を構成する最も外側の回路基板のうち、一方の回路基板５０（下層基板）の導体回路４０上に、溶融温度が約２３０℃のスズ／アンチモンはんだによってＴピン６４又ははんだボール６６を接続し、他方の回路基板５４（上層基板）の導体回路４０上には、溶融温度が約１８３℃のスズ／鉛はんだからなるはんだ体を供給し、はんだバンプ６２を形成して多層回路基板を製作し、さらに、この多層回路基板の上層回路基板に電子部品８２を載置した状態で、スズ／鉛はんだ溶融点近傍の雰囲気内でリフローさせて、はんだバンプ６２に電子部品８２のはんだボール８４を溶融固着させることによって、多層回路基板と電子部品とからなる半導体装置を製造した。
【００９９】
（実施例２）
４層の片面回路基板を図１に示すような所定位置に積層して、一括加熱プレスすることによって多層化基板を形成し、最も外側に位置する一方の回路基板の導体回路（導体パッド）に対してはんだバンプを形成し、他方の回路基板の外側に露出する突起状導体が加熱プレスされて形成された導体パッドに対して、Ｔピン又ははんだボールが接着されたこと以外は、実施例１と同様にして多層回路基板および半導体装置を製造した。
【０１００】
（実施例３）
図１１に示すように、４層の片面回路基板のうち、最も外側に位置する回路基板の一方を、その導体回路に形成した導体パッド上に導電性バンプを形成し、他方の回路基板を、絶縁性基材に設けた開口に電解銅めっき層を充填しないような構成とし、その開口内に露出する導体回路に形成した導体パッドに、はんだ体を供給して導電性ピン６４を接続させた構造としたこと以外は、実施例１と同様にして多層回路基板および半導体装置を製造した。
【０１０１】
上記実施例１〜３について、ＬＳＩチップからはんだバンプ、ＢＧＡ（ボールグリッドアレイ）またはＰＧＡ(ピングリッドアレイ)までの配線長、ランド形成数およびランド総面積を調べた結果、従来のプリント配線板より、配線長さで８／１０〜１／２となり、ランド形成数は１．５〜２．０倍、ランド面積は２／３〜８／１０となり高密度配線が可能となった。
【０１０２】
【発明の効果】
以上説明したように、本発明の多層回路基板によれば、硬質の絶縁性基材の片面または両面に導体回路を有し、導体回路形成面と反対側の面からレーザ照射により形成した微細な開口に導電性物質を充填したビアホールを有する回路基板の複数枚を積層して一括加熱プレスすることによって形成した多層化基板のうち、最も外側にある一方の回路基板にはそのビアホール直上に導電性バンプを形成し、他方の回路基板にはそのビアホール直下に導電性ピンまたは導電性ボールを配設したパッケージ基板に構成したので、多層化基板内の配線を高密度化できるとともに、多層化基板の最も外側の表面に、電子部品やマザーボードとの電気的接続をなす導電性バンプ、導電性ピンまたは導電性ボールを高密度に配置することができるので、高密度配線および電子部品の高密度実装が可能となる。また、応力も緩和される構造であるため、配線に反りもなく、Ｔピンや導電性バンプの平坦性も確保することができる。
【図面の簡単な説明】
【図１】本発明にかかる多層回路基板を構成する片面回路基板の一積層状態を示す図である。
【図２】本発明にかかる多層回路基板を構成する片面回路基板の他の積層状態を示す図である。
【図３】本発明にかかる多層回路基板を構成する片面回路基板のその他の積層状態を示す図である。
【図４】本発明にかかる多層回路基板を構成する片面回路基板の更にその他の積層状態を示す図である。
【図５】（ａ）〜（ｇ） は、本発明にかかる多層回路基板を構成する両面回路基板の製造工程の一部を示す図である。
【図６】（ａ）〜（ｆ） は、本発明にかかる多層回路基板を構成する片面回路基板の製造工程の一部を示す図である。
【図７】本発明にかかる多層回路基板の一実施形態を示す図である。
【図８】本発明にかかる多層回路基板を構成する片面回路基板のビアホール位置を説明するための図である。
【図９】本発明にかかる多層回路基板の他の実施形態を示す図である。
【図１０】本発明にかかる多層回路基板の更に他の実施形態を示す図である。
【図１１】本発明にかかる多層回路基板の他の実施形態を示す図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１４ 保護フィルム
１６ ビアホール形成用開口
１８ 電解銅めっき
２０ 充填ビアホール
２２、４２ 導電性ペースト
２４、４４ 突起状導体
２６、４６ 樹脂接着剤層
２８ 銅箔
３０、３２ 導体回路
３４ 両面回路基板
４０ 導体回路
５０ 片面導体回路
６０、８０ 多層化基板
６２ はんだバンプ
６４ ピン
６６ はんだボール
７０、７２、７４、７６ 片面回路基板
８２ ＬＳＩ等の電子部品
８３ ソルダーレジスト層
８４ はんだボール
８６ チップコンデンサ
８８ スティフナ
【発明の属する技術分野】
本発明は、超高密度配線に有利な多層回路基板に係り、特に、充填ビアホールを有する片面回路基板の複数枚を、あるいは両面回路基板をコアとしてその両面に片面回路基板をそれぞれ積層し、その積層された回路基板同士を接着剤を介して一括加熱プレスすることにより形成される多層回路基板およびその多層回路基板を用いた半導体装置を提案する。
【０００２】
【従来の技術】
多層回路基板の最も外側の表面には、ＬＳＩチップ等のさまざまな電子部品が搭載される。このような多層回路基板に電子部品を搭載する方法としては、多層回路基板の最も外側の表面に形成された導体回路上の所定位置に、電子部品の端子部を挿入するための部品穴や、その部品穴を囲んだ個所に部品穴の径よりもやや大きな径を持つ接続用のランドを形成させておき、ここに電子部品のリード群がはんだ付けにより接続されるピン実装方式や、導体回路上の所定位置に形成させたランド上にクリームはんだを予め塗布しておき、電子部品の端子部がクリームはんだに接触するように載置した後、はんだが溶融する温度範囲内に保たれた雰囲気内でリフローさせることにより、電子部品が接続される表面実装方式などが挙げられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のような方法では、導体回路上に適度な大きさの径を有するランドを設けることが不可欠である。しかるに、近年の電子機器の小型化、高機能化の要請に伴って、電子部品の搭載数が多＜なると、ランドの総面積は無視できない程大き＜なり、高密度化の阻害要因となっていた。
【０００４】
また、電子部品を接続するためのはんだ付け作業の際には、不必要な箇所へはんだが流れ、短絡、断線等が起こるのを防止するためのソルダーレジストを、あらかじめ塗布してお＜ことも不可欠である。このため、ソルダーレジスト印刷の際の位置ずれ誤差を考慮して、配線間に余裕を見て設計する必要があり、このことも高密度化の阻害要因となっていた。
【０００５】
本発明は、従来技術が抱える上述した課題を解決するために開発されたものであり、その目的とするところは、高密度化の可能な多層回路基板およびそれを用いた半導体装置を提案することにある。
【０００６】
【課題を解決するための手段】
発明者らは、上記目的の実現に向け鋭意研究した結果、以下に示す内容を要旨構成とする発明に想到した。すなわち、
（１）本発明の多層回路基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の表面には、前記ビアホールの直下に位置してそのビアホールに電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする。
【０００７】
（２）また、本発明の多層回路基板は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する片面回路基板の複数枚と、絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口を有する片面回路基板とが接着剤層を介してそれぞれ積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の開口には、その回路基板の導体回路に電気的に接続される導電性のピンまたは導電性のボールが配設されていることを特徴とする。
【０００８】
上記（１）および（２）の多層回路基板を構成する各回路基板には、そのビアホール位置に対応して、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともに回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体が形成されている。
【０００９】
また、上記（１）および（２）の多層回路基板を構成する各回路基板のビアホールに充填される導電性物質は、電解めっき処理による金属めっきであることが望ましい。
【００１０】
さらに、上記（１）および（２）の多層回路基板において、積層される各回路基板に形成されて互いに別回路を構成する隣接するビアホール間の距離は、前記一方の回路基板から他方の回路基板に向かうにつれて大きくなるように形成されることが望ましい。
【００１１】
（３）また、本発明の半導体装置は、上記多層回路基板と、その多層回路基板の最も外側の一方の回路基板に形成された導電性バンプに電気的に接続された電子部品とを含んでなることを特徴とする。
【００１２】
上記電子部品を搭載する回路基板の周縁部にはスティフナが配置されるとともに、その回路基板に対抗する最も外側の回路基板に形成されたビアホールのうち、電子部品搭載位置に対抗する位置にあるビアホールに対してチップコンデンサが電気的に接続されることが望ましい。
【００１３】
（４）また、本発明の半導体装置は、完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に電解めっきが充填されてなるビアホールを有し、そのビアホール位置に対応して、そのビアホールに電気的に接続する突起状導体を有してなる回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板と、
その多層回路基板の最も外側に位置する回路基板に電気的に接続されたＬＳＩチップ等の電子部品と、
を含んでなる半導体装置において、
前記最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成されるとともに、その導電性バンプに対して前記電子部品が電気的に接続され、前記電子部品が搭載された回路基板と反対側にある最も外側に位置する回路基板の表面には、前記電子部品直下にあるビアホールに対してチップコンデンサが電気的に接続されており、
前記各回路基板は、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともにその回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする。
【００１４】
上記半導体装置において、電子部品が搭載された回路基板の周縁部には、基板の反り防止のためのスティフナが接着・固定されていることが望ましい。
【００１５】
【発明の実施の形態】
本発明は、絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板を構成単位として、これらの複数枚を適切に組み合わせ、あるいは必要に応じて、これらの片面または両面回路基板に加えて、開口に導電性物質が充填されたビアホールを有するが導体回路を有しないような回路基板と組み合わせ、接着剤層を介して積層した後、一括して加熱プレスすることにより成形した多層回路基板をパッケージ基板として用いた点にある。
【００１６】
すなわち、積層・一括プレス成形された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、電子部品の接続用端子に接続されるべくビアホールの直上に位置してビアホールに電気的に接続される導電性バンプが形成され、また最も外側に位置する他方の回路基板の表面には、マザーボード上の接続用穴あるいは接続用パッドに接続されるべく、ビアホールの直上に位置してそのビアホールに電気的に接続する導電性ピンまたは導電性ボールが配設されている点に特徴がある。
【００１７】
(1) 上記多層化基板を、たとえば４枚の片面回路基板Ａ〜Ｄを用いて構成する場合には、たとえば図１に示すように、最も外側に位置する一方の回路基板Ａの表面には、導体回路が露出し、最も外側に位置する他方の回路基板Ｄの表面には、ビアホールに接続する突起状導体が露出した構造となり、また、図２に示すように、最も外側に位置する回路基板ＡおよびＤの表面には、導体回路が露出した構造となる。
【００１８】
(2) また、上記多層回路基板を、３枚の片面回路基板Ａ，Ｂ，Ｃと、１枚の両面回路基板Ｅとを用いて構成する場合には、たとえば図３に示すように、最も外側に位置する回路基板Ａ，Ｃの表面には、それぞれ導体回路が露出した構造となる。
【００１９】
(3) さらに、上記多層回路基板を、３枚の片面回路基板Ａ，Ｂ，Ｃと、１枚の導体回路を有しない回路基板Ｆとを用いて構成する場合には、たとえば図４に示すように、最も外側に位置する回路基板Ａ，Ｆの表面には、それぞれビアホールに接続する突起状導体が露出した構造となる。
【００２０】
上記(1)〜(3)のような組み合わせ以外にも多層回路基板を構成することができるが、最も外側の回路基板の導体回路のビアホール直上に位置する部分は、導体パッドに形成され、また最も外側の回路基板の突起状導体は、その露出部分が加熱プレスの際に溶融して絶縁性基材の表面上にほぼ円形の導体パッドに形成される。
【００２１】
図１に示すような組み合わせによれば、最上層の回路基板の表面に露出する導体回路上に、ＬＳＩ等の半導体チップを含んだ電子部品に接続されるべく、適切なはんだ体を供給してはんだバンプが形成され、また最下層の回路基板のビアホール位置に突起状導体によって形成される導体パッドには、マザーボード上の接続用穴あるいは接続用パッドに接続されるべく、Ｔ形ピン又ははんだボールが接続されるのが好ましい。
【００２２】
また、最上層の回路基板の表面に露出する導体回路上に、適切なはんだ体を供給することによって、Ｔ形ピン又ははんだボールが接続され、最下層の回路基板のビアホール位置に突起状導体によって形成された導体パッドに、はんだバンプを形成することもできる。
【００２３】
いずれの組み合わせによる構成においても、上記はんだバンプは、最も外側に位置する一方の回路基板の導体回路の一部に形成された導体パッド上あるいはビアホール直上の突起状導体によって形成された導体パッド上に形成され、Ｔ形ピン又ははんだボールは、最も外側に位置する他方の回路基板の表面に露出するビアホール直上の突起状導体によって形成された導体パッド上あるいは導体回路の一部に形成された導体パッド上にそれぞれ配設されることになる。
【００２４】
このような構成によれば、多層回路基板内に充填ビアホールが高密度に設けられ、こうして高密度化されたビアホールのうち、最も外側に位置する回路基板の表面に露出するビアホール直上に位置して、導電性バンプや、導電性ピンまたは導電性ボールが配設されるので、多層回路基板内の配線層は、このような導電性バンプ、導電性ピンまたは導電性ボールを介して、ＬＳＩ等の半導体チップを含んだ電子部品やマザーボードに最短の配線長で接続され、高密度配線化が可能となる。
【００２５】
さらに、片面あるいは両面回路基板を同一材料で形成し、それらを積層した構造なので、熱膨張に起因する界面を起点とするクラックや剥離が起きにくく、したがって、温度サイクル試験に対する信頼性も向上する。また、片面回路基板だけを用いて多層回路基板を構成した場合には、配線形成の有無に関わらず反りが発生し難くなる。
【００２６】
また、導電性バンプ、導電性ピンおよび導電性ボールは、多層回路基板の最も外側に位置する回路基板の表面に露出するビアホールの直上や直下に位置して形成されるので、従来技術のようなソルダーレジスト層を形成する必要がなくなる。なぜならば、最も外側に位置する回路基板の絶縁層が、ソルダーレジストの役割を果たしているからである。
【００２７】
また、本発明の多層回路基板は、積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、ビアホールの直上に位置してそのビアホールに電気的に接続する導電性バンプが形成され、また最も外側に位置する他方の回路基板の開口内にはその導体回路に電気的に接続される導電性のピンまたは導電性のボールが配設される点に特徴がある。
【００２８】
このような構成によれば、積層された複数の片面回路基板の最も外側に位置する回路基板の一つが充填ビアホールを有しない補強板として機能する（なぜならば、ビアホールは、内層のビアランドよりも小さいため、ビア形成時の状態は、ビアランドの周囲を最も外側の回路基板の絶縁層が押さえていることになるから）とともに、そのような回路基板に設けた開口内に導電性のピンまたは導電性のボールが導体回路と電気的に接続するように配設されるので、ソルダーレジスト層を必要としない。
【００２９】
本発明の半導体装置は、上記多層回路基板と、その最も外側の回路基板に形成された導電性バンプに電気的に接続されたＬＳＩチップ等の電子部品とを含んでなることを特徴とする。
このような構成によれば、バンプの平坦性が保たれるので、電子部品との未接続がなくなるという効果がある。
【００３０】
上記半導体装置において、電子部品を搭載する回路基板には、電子部品を囲んだその周縁部にスティフナが配置されるとともに、電子部品を搭載する回路基板と対抗する最も外側の回路基板に形成されたビアホールのうち、電子部品搭載位置に対抗する位置にあるビアホールに、チップコンデンサが直接に接続されることが望ましい。
このような構成によれば、ＬＳＩチップ等の電子部品と、チップコンデンサとの間の距離を最短化でき、両者間のループインダクタンスを小さくすることができる。
【００３１】
さらに、本発明の半導体装置は、充填ビアホールを電解めっきによって形成した多層回路基板と、その多層回路基板の最も外側に位置する回路基板に電気的に接続されたＬＳＩチップ等の電子部品とを含んでなり、前記最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続する導電性バンプが形成されるとともに、その導電性バンプに対して電子部品がはんだボールを介して電気的に接続され、前記電子部品が搭載された回路基板と反対側にある最も外側に位置する回路基板の表面には、前記電子部品直下にあるビアホールに対してチップコンデンサが電気的に接続されていることを特徴とする。
このような構成によれば、ＬＳＩ等の電子部品と、チップコンデンサとの間の距離を最短化でき、両者間のループインダクタンスを小さくすることができる。
【００３２】
上記半導体装置においては、電子部品が搭載された回路基板の周縁部には、回路基板を構成する各材料の熱膨張率の差異に起因する、基板全体の反りを防止するためのスティフナが接着・固定されていることが望ましい。このスティフナは、たとえば、ＢＴ，ＦＲ４，ＦＲ５のようなガラス-樹脂複合材料や、銅などの金属材料から形成され、回路基板に搭載された電子部品の周囲を取り囲むように配設されるのが好ましい。
【００３３】
上述したような本発明による多層回路基板および半導体装置において使用される絶縁性基材は、半硬化状態のプリプレグではなく、完全に硬化した樹脂材料から形成される硬質の絶縁性基材であり、このような材料を用いることによって、絶縁性基材上へ銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、充填ビアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００３４】
このような絶縁性樹脂基材としては、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質基材が使用されることが好ましく、ガラス布エポキシ樹脂基材が最も好ましい。
【００３５】
また、上記絶縁性基材の厚さは、２０〜６００μｍが望ましい。その理由は、絶縁性を確保するためである。２０μｍ未満の厚さでは、強度が低下して取扱いが難しくなるとともに、電気的絶縁性に対する信頼性が低くなるからであり、６００μｍを超えると、微細なビアホール形成用開口が難くなると共に、基板そのものが厚くなるためである。
【００３６】
上記範囲の厚さを有するガラスエポキシ基板上に形成されるビアホール形成用開口は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の条件で照射される炭酸ガスレーザによって形成されることが好ましく、その開口径は、５０〜２５０μｍの範囲であることが望ましい。その理由は、５０μｍ未満では開口に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００３７】
このような炭酸ガスレーザによる開口形成の前に、絶縁性基材の導体回路形成面と反対側の面に樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行うのが望ましい。
【００３８】
この樹脂フィルムは、ビアホール形成用の開口内をデスミア処理し、そのデスミア処理した後の開口内に電解めっき処理によって金属めっきを充填する際の保護マスクとして機能し、またビアホールの金属めっき層の直上に突起状導体を形成するための印刷用マスクとして機能する。
【００３９】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して後述する突起状導体の高さが決まるので、１０μｍ未満の厚さでは突起状導体が低すぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、接続界面で突起状導体が拡がりすぎるので、ファインパターンの形成ができないからである。
【００４０】
上記絶縁性基材を貫通する開口内部に充填される導電性物質としては、導電性ペーストや電解めっき処理によって形成される金属めっきが好ましい。
充填工程をシンプルにして、製造コストを低減させ、歩留まりを向上させるためには、導電性ペーストの充填が適しているが、接続信頼性の点では電解めっき処理によって形成される金属めっき、たとえば、すず、銀、はんだ、銅／すず、銅／銀等の金属めっきが好ましく、とくに、電解銅めっきが最適である。
【００４１】
このように導電性物質が充填された開口は、絶縁性基材に形成した導体回路同士を電気的に接続するビアホールを形成するが、本発明による多層回路基板およびそれを用いた半導体装置においては、積層される各回路基板に形成されるビアホールは、その互いに別回路を構成する隣接するビアホール間の距離が、ＬＳＩチップ等の電子部品を搭載する側にある最も外側の回路基板については最も小さく、マザーボードに接続される側にある最も外側の他の回路基板については最も大きくなるように形成される、すなわち、積層される各回路基板に形成されるビアホールの配置密度は、ＬＳＩチップ等の電子部品を搭載する側の回路基板からマザーボードに接続される側の回路基板に向かうにつれて低くなるように形成されることが好ましく、このような構成によれば、配線の引き回し性が向上する。
【００４２】
上記絶縁性基材の片面または両面に形成される導体回路は、厚さが５〜１８μｍの銅箔を、半硬化状態を保持された樹脂接着剤層を介して加熱プレスした後、適切なエッチング処理をすることによって形成されるのが好ましい。
このような加熱プレスは、適切な温度および加圧力のもとで行なわれ、より好ましくは、減圧下において行なわれ、半硬化状態の樹脂接着剤層のみを硬化することによって、銅箔を絶縁性基材に対してしっかりと接着され得るので、従来のプリプレグを用いた回路基板に比べて製造時間が短縮される。
【００４３】
このような導体回路が絶縁性基材の両面に形成されるような回路基板は、多層回路基板のコアとして用いることができ、各ビアホールに対応した基板表面には、導体回路の一部としてのビアランド(パッド)が、その口径が５０〜２５０μｍの範囲に形成されるのが好ましい。
【００４４】
また、絶縁性基材の片面に導体回路が形成されるような片面回路基板は、両面回路基板とともに積層される回路基板として用いられるだけでなく、片面回路基板だけを積層して多層化基板を形成することもできる。
このような片面回路基板においては、充填ビアホールの真上あるいは真下に突起状導体が形成されることが好ましい。
【００４５】
上記突起状導体は、導電性ペーストや低融点金属から形成されることが好ましく、各回路基板を積層して、一括して加熱プレスする工程において、導電性ペーストあるいは低融点金属が熱変形するので、前記ビアホール内に充填される導電性物質や金属めっき層の高さのばらつきを吸収することができ、それ故に、接続不良を防止して接続信頼性に優れた多層回路基板を得ることができる。
上記突起状導体は、ビアホール内に充填される導電性物質、たとえば導電性ペーストと同一の材料で、しかも同一の充填工程によって形成することもできる。
【００４６】
上記積層・加熱プレスにより形成された多層回路基板の、最も外側に位置する回路基板のうち、ＬＳＩチップ等の電子部品を搭載する側にある回路基板の表面に、ビアホールの直上に位置して形成される導電性バンプは、たとえば、ドットマトリックス状またはそれより少しずらしたマトリックス状に形成される。
【００４７】
また、最も外側に位置する回路基板のうち、マザーボードに接続される側にある他の回路基板の表面に、ビアホールの直上に位置して形成された導電性のピンまたは導電性のボールは、たとえば、上記導電性バンプと同様に、ドットマトリックス状またはそれより少しずらしたマトリックス状に形成される。
【００４８】
以下、本発明の多層回路基板およびそれを用いた半導体装置を製造する方法について、添付図面を参照にして具体的に説明する。
（Ａ）積層用回路基板の形成
（1）本発明にかかる多層回路基板を製造するに当たって、それを構成する基本となる回路基板は、絶縁性基材１０の片面に銅箔１２が貼付けられたものを出発材料として用いる。
【００４９】
この絶縁性基材１０は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれる硬質な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【００５０】
上記絶縁性基材１０の厚さは、２０〜６００μｍが望ましい。その理由は、２０μｍ未満の厚さでは、強度が低下して取扱が難しくなるとともに、電気的絶縁性に対する信頼性が低くなり、６００μｍを超える厚さでは微細なビアホールの形成および導電性ペーストの充填が難しくなるとともに、基板そのものが厚くなるためである。
【００５１】
また銅箔１２の厚さは、５〜１８μｍが望ましい。その理由は、後述するようなレーザ加工を用いて、絶縁性基材にビアホール形成用の開口を形成する際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、微細な線幅の導体回路パターンを形成し難いからである。
【００５２】
上記絶縁性基材１０および銅箔１２としては、特に、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を用いることが好ましい。その理由は、銅箔１２が後述するようにエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【００５３】
（2）次に、両面に導体回路が形成された回路基板を製造する場合には、このような絶縁性基材１０の銅箔１２が貼付けられた表面と反対側の表面に、保護フィルム１４を貼付ける（図５(ａ)参照）。
【００５４】
この保護フィルム１４は、後述する突起状導体を形成する導電性ペーストの印刷用マスクとして使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。前記ＰＥＴフィルム１４は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【００５５】
（3）ついで、絶縁性基材１０上に貼付けられたＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４を貫通して、絶縁性基材１０の表面から銅箔１２（あるいは導体回路パターン）に達する開口１６を形成する（図５(ｂ)参照）。
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、その加工条件は、、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビア口径は、５０〜２５０μｍであることが望ましい。
【００５６】
（4）前記（3）の工程で形成された開口１６の側面および底面に残留する樹脂残滓を除去するために、デスミア処理を行う。
このデスミア処理は、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等によって行われる。特に、開口内に紫外線レーザまたはエキシマレーザを照射することによってデスミア処理するのが、接続信頼性の確保の観点から望ましい。
【００５７】
このデスミア処理を、たとえば、ＹＡＧ第３高調波を用いた紫外線レーザ照射によって行う場合のレーザ照射条件は、発信周波数が３〜１５ＫＨｚ、パルスエネルギーが０．１〜５ｍＪ、ショット数が１０〜３０の範囲が望ましい。
【００５８】
（5）次に、デスミア処理された基板に対して、以下のような条件で銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６内に電解銅めっき１８を充填して、充填ビアホール２０を形成する（図５（ｃ）参照）。このめっき処理により、開口１６の上部に後述する導電性ペースト２２を充填するわずかの隙間を残して電解銅めっき１８が充填される。
〔電解銅めっき水溶液〕
硫酸銅・５水和物：６５ｇ／ｌ
レベリング剤（アトテック製、ＨＬ）：２０ｍｌ／ｌ
硫酸：２２０ｇ／ｌ光沢剤（アトテック製、ＵＶ）：０．５ｍｌ／ｌ
塩素イオン：４０ｐｐｍ
〔電解めっき条件〕
バブリング：３．０リットル／分
電流密度：０．５Ａ／ｄｍ２
設定電流値：０．１８Ａ
めっき時間：１３０分
【００５９】
（6）上記（5）にて電解銅めっき２０が充填されなかった開口１８の隙間あるいは凹みに対して、保護フィルム１４を印刷用マスクとして導電性ペースト２２を充填し、絶縁性基材１０の表面から保護フィルム１４の厚みに相当する分だけ突出した導体部分２４（以下、「突起状導体」という）を形成する（図５（ｄ）参照）。
【００６０】
（7）次いで、突起状導体２４を含んだ絶縁性基材１０の表面に接着剤層２６を形成する（図５（ｅ）参照）。この接着剤２６は半硬化状態、すなわちＢステージの接着剤であり、導体回路パターンが形成されるべき銅箔を接着するためのものであり、たとえば、エポキシ樹脂ワニスが使用され、その層厚は１０〜５０μｍの範囲が好ましい。
【００６１】
（8）上記（7）の工程で接着剤層２６を設けた絶縁性基材１０の表面に、銅箔２８を加熱プレスによって圧着して、接着剤層２６を硬化させる（図５(f)参照）。
その際、銅箔２８は硬化した接着剤層２６を介して絶縁性基材１０に接着され、突起状導体２４は、接着剤層２６を貫通して銅箔２８と電気的に接続される。この銅箔２８の厚さは、５〜１８μｍが望ましい。
【００６２】
（9）次いで、絶縁性基材１０の両面に貼付けられた銅箔１２および２８上に、それぞれエッチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路３０および３２（ビアランドを含む）を形成する（図５(g)参照）。
【００６３】
この処理工程においては、先ず、銅箔１２および２８の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン３０および３２を形成する。
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【００６４】
上記銅箔１２および２８をエッチングして導体回路３０および３２を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
導体回路の一部としてのビアランドは、その内径がビアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００６５】
（10）次に、前記（8）の工程で形成した導体回路３０および３２の表面を、必要に応じて粗化処理して（粗化層の表示は省略する）、両面回路基板３４を形成する。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）一還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【００６６】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、導体回路の表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅導体回路パターンを溶解させることができ、反応は、次のように進行するものと推定される。
Ｃｕ＋Ｃｕ（II）Ａｎ→２Ｃｕ（Ｉ）Ａｎ／２
２Ｃｕ（Ｉ）Ａｎ／２＋ｎ／４Ｏ２＋ｎＡＨ（エアレーション）
→２Ｃｕ（II）Ａｎ ＋ｎ／２Ｈ２Ｏ
式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【００６７】
上式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明において使用される第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
本発明にかかる多層回路基板を構成する両面回路基板は、上記（1）〜（10）の工程にしたがって製造される。
【００６８】
（11）次に、このような両面回路基板の表裏面にそれぞれ積層される片面回路基板の製造に際して、まず、絶縁性基材１０の片面に貼り付けられた銅箔１２上に、エッチング保護フィルムを貼付けて、所定の回路パターンのマスクで披覆した後、エッチング処理を行って、導体回路４０（ビアランドを含む）を形成する（図６（ａ），(ｂ)参照）。
この処理工程においては、先ず、銅箔１２の表面に感光性ドライフィルムレジストを貼付した後、所定の回路パターンに沿って露光、現像処理してエッチングレジストを形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアランドを含んだ導体回路パターン４０を形成する。
【００６９】
エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
上記銅箔１２をエッチングして導体回路４０を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを1〜１０μｍ、より好ましくは２〜８μｍ程度まで薄くすることができる。
【００７０】
（12）絶縁性基材１０の片面に導体回路４０を形成した後、上記（2）〜（6）の工程にしたがった処理を行ない、その後、ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離させる（図６（ｃ）〜図６（ｅ）参照）。
【００７１】
上記（6）の工程にしたがって形成した突起状導体４４（両面回路基板の突起状導体２４と区別するために符号４４で示す）の絶縁性基材１０の表面からの突出高さは、保護フィルム１４の厚みにほぼ等しく、５〜３０μｍの範囲が望ましい。
その理由は、５μｍ未満では、接続不良を招きやすく、３０μｍを越えると抵抗値が高くなると共に、加熱プレス工程において突起状導体２４が熱変形した際に、絶縁性基板の表面に沿って拡がりすぎるので、ファインパターンが形成できなくなるからである。
【００７２】
また、上記突起状導体４４は、プレキュアされることが望ましい。
その理由は、突起状導体４４は半硬化状態でも硬く、積層プレスの段階で接着剤層が硬化する前に、積層される他の回路基板の導体回路（導体パッド）と電気的接触が可能となるからである。
このような突起状導体４４は、加熱プレス時に変形して接触面積が増大するので、導通抵抗を低くすることができ、さらに突起状導体４４の高さのばらつきが是正される。
【００７３】
（13）次いで、絶縁性基材１０の突起状導体４４を含んだ表面に樹脂接着剤４６を塗布する（図６(ｆ)参照）。
このような樹脂接着剤は、例えば、絶縁性基材１０の突起状導体４４を含んだ表面全体または突起状導体４４を含まない表面に塗布され、乾燥化された状態の未硬化樹脂からなる接着剤層として形成される。この接着剤層は、取扱が容易になるため、プレキュアしておくことが好ましく、その厚さは、５〜５０μｍの範囲が望ましい。
【００７４】
前記接着剤層４６は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン掛脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。
【００７５】
上記片面回路基板５０は、絶縁性基材１０の一方の表面に導体回路４０を有し、他方の表面には導電性ペーストの一部が露出して形成される突起状導体４４を有し、さらに突起状導体４４を含んだ絶縁性基材１０の表面に接着剤層４６を有して形成され、それらの複数枚が相互に積層接着されたり、予め製造された両面回路基板３４に積層接着されたりして、多層化基板６０が形成されるが、樹脂接着剤４６はこのような積層段階で使用されることが好ましい。
【００７６】
（Ｂ）積層用回路基板の多層化
上記（Ａ）の各処理工程にしたがって製造された両面回路基板３４の両面に、３枚の片面回路基板５０、５２および５４が積層されてなる４層基板が、加熱温度１５０〜２００℃、加圧力１Ｍ〜４ＭＰａの条件のもとで、1度のプレス成形により一体化され多層化基板６０が形成される（図７参照）。
上記のような条件のもとで、加圧と同時に加熱することで、各片面回路基板の接着剤層４６が硬化し、隣接する片面回路基板との間で強固な接着が行われる。なお、加熱プレスとしては、真空熱プレスを用いることが好適である。
上述した実施の形態では、１層の両面回路基板と３層の片面回路基板とを用いて４層に多層化したが、５層あるいは６層を超える多層化にも適用できる。
【００７７】
（Ｃ）導電性バンプ、ピン、ボールの配設
上記（Ｂ）の各処理工程にしたがって形成された多層化された回路基板のうち、最も外側に位置する回路基板に導電性バンプを設けて、ＬＳＩ等の電子部品を直接搭載するようにし、また最も外側に位置する他方の回路基板に導電性ピンまたは導電性ボールを配設して、マザーボード上の接続用端子あるいは導電性ボールに直接的に接続できるパッケージ基板として構成する。
【００７８】
たとえば、図７に示すような多層化基板６０は、最も外側に位置する回路基板５０および５４の導体回路４０がそれぞれ外側に露出した構造であり、このような多層化基板の場合には、それぞれの導体回路４０上にビアホール直上に位置した適切なはんだパッド部を設け、これらのはんだパッド部上に適切なはんだ体を供給して導電性バンプ６２を形成したり、導電性ピン６４または導電性ボール６６を接続したりするように構成する。
【００７９】
なお、導電性バンプ６２を形成するはんだ体としては、融点が比較的に低いスズ／鉛はんだ（融点１８３℃）やスズ／銀はんだ（融点２２０℃）を用い、導電性ピン６４や導電性ボール６６を接続するはんだ体としては、融点が２３０℃〜２７０℃と比較的融点の高いスズ／アンチモンはんだ、スズ／銀はんだ、スズ／銀／銅はんだを用いることが好ましい。
【００８０】
また、図８に示すような４枚の片面回路基板７０、７２、７４および７６が順次積層されてなる４層基板を、適切な加熱、加圧条件のもとで、1度のプレス成形により一体化した多層化基板８０を用いる場合には、最も外側に位置する一方の回路基板７０は、そのビアホールの直下にある突起状導体が溶融して絶縁性基材１０の表面上にほぼ円形の導体パッドを形成し、他方の回路基板７６は、その導体回路４０のビアホール直上の部分が導体パッドに形成された構造となる。
【００８１】
このような多層化基板８０の場合には、最下層の回路基板７０は、そのビアホール直下の導体パッド上に、導電性ピン６４または導電性ボール６６が接続され、マザーボード（図示を省略した）の接続用端子あるいははんだボールに接続されるようになっており、また最上層の回路基板７６は、その導体回路４０の一部に形成した導体パッド上に導電性バンプ６２が形成されて、ＬＳＩチップ等の電子部品８２のはんだボール８４に接続されるように構成される（図９参照）。
また、導電性パッド、導電性ピンまたは導電性ボールを含んだ多層化基板８０と、その多層化基板８０上に搭載される電子部品８２と、多層化基板８０が取付けられるマザーボードを含めた全体として半導体装置が構成される。
【００８２】
図１０は、多層化基板８０の最も外側に位置する一方の回路基板７０に対してチップコンデンサ８６が接続・固定され、他方の回路基板７６の外周縁に沿って反り防止のためのスティフナ８８が固着されている他の半導体装置を示す。
このような半導体装置においては、チップコンデンサ８６は、セラミックス、チタン酸バリウムなどの高誘電体から形成され、搭載された電子部品８２の直下に位置するビアホールに電気的に接続され、ループインダクタンスの低減を図ることができる。
また、スティフナ８８は、ＢＴ，ＦＲ４，ＦＲ５のようなガラスエポキシ複合材料や、銅などの金属材料から形成され、回路基板を構成する各材料の熱膨張量の差に起因する反りを防止している。
【００８３】
さらに、図１１に示すように、多層化基板８０を構成する最も外側の回路基板の一方は、その導体回路４０に形成した導体パッド上に導電性バンプ６２を形成し、他方の回路基板（ここでは最下層の回路基板７０）は、絶縁性基材１０に設けた開口１６に電解銅めっき層を充填しないような構成とし、その開口１６内に露出する導体回路４０に形成した導体パッド部に、適切なはんだ体を供給して導電性ピン６４を接続させた構造とすることもできる。
このような構造は、導電性ピン６４が絶縁性基材１０によってその周囲を囲まれているので、あらためてソルダーレジスト層を設ける必要がなくなる。
【００８４】
なお、図９において破線で示すように、最も外側の回路基板７０および７６の表面にソルダーレジスト層８３を形成してもよい。この場合、ソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路４０のうち、はんだパッド部分を露出させた開口を形成し、その露出したはんだパッド部分に、導電性バンプ６２、導電性ピン６４あるいは導電性ボール６６を設ける。
【００８５】
上記実施の形態において、各はんだパッド部上に「ニッケル−金」からなる金属層を形成することが好ましく、ニッケル層は１〜７μｍが望ましく、金層は０．０１〜０．０６μｍがよい。この理由は、ニッケル層は、厚すぎると抵抗値の増大を招き、薄すぎると剥離しやすいからである。一方金層は、厚すぎるとコスト増になり、薄すぎるとはんだ体との密着効果が低下するからである。
【００８６】
このようなはんだパッド部上に設けたニッケル−金からなる金属層上に、はんだ体を供給し、このはんだ体の溶融・固化によって導電性バンプを形成し、あるいは導電性ピンや導電性ボールをはんだパッド部に接合して、多層回路基板が形成される。
【００８７】
上記はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることにより、はんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク) を基板に載置し、はんだペーストを印刷して加熱処理する方法である。はんだとしては、スズ−銀、スズ−インジウム、スズ−亜鉛、スズ−ビスマスなどが使用できる。
以下、実施例をもとに説明する。
【００８８】
【実施例】
（実施例１）
（１）まず、多層回路基板を構成する両面回路基板を製作する、この回路基板は、エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を出発材料として用いる。
この絶縁性基材１０の厚さは７５μｍ、銅箔１２の厚さは１２μｍであり、この積層板の銅箔形成面と反対側の表面に、厚みが１０μｍの粘着剤層を有し、かつフィルム自体の厚みが１２μｍであるようなＰＥＴフィルム１４をラミネートする。
【００８９】
（２）ついで、ＰＥＴフィルム１４上から炭酸ガスレーザ照射を行って、ＰＥＴフィルム１４および絶縁性基材１０を貫通して銅箔１２に至るビアホール形成用開口１６を形成し、さらにその開口１６内を紫外線レーザ照射によってデスミア処理した。
この実施例においては、ビアホール形成用の開口の形成には、三菱電機製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、全体として厚さ２２μｍのＰＥＴフィルムを樹脂面にラミネートした、基材厚７５μｍのガラス布エポキシ樹脂基材に、マスクイメージ法でＰＥＴフィルム側からレーザビーム照射して１００穴／秒のスピードで、１５０μｍφのビアホール形成用の開口を形成した。
また、デスミア処理用のＹＡＧ第３高調波を用いた紫外線レーザ照射装置は、三菱電機社製のＧＴ６０５ＬＤＸを使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が５ＫＨｚ、パルスエネルギーが０．８ｍＪ、ショット数が１０であった。
【００９０】
（３）デスミア処理を終えた基板に対して、銅箔１２をめっきリードとする電解銅めっき処理を施して、開口１６の上部にわずかの隙間を残して、その開口１６内に電解銅めっき１８を充填してビアホール２０を形成する。
【００９１】
（４）さらに、ＰＥＴフィルム１４を印刷マスクとして、開口１６に充填された銅めっき層１８上に導電性ペースト２２を充填して、絶縁性基材１０の表面からほぼＰＥＴフィルム１４の厚み分だけ突出する突起状導体２４を形成する。
【００９２】
（５）次に、ＰＥＴフィルム１４を絶縁性基材１０の表面から剥離させた後、エポキシ樹脂接着剤を突起状導体２４側の全面に塗布し、１００℃で３０分間の乾燥を行って厚さ２０μｍの接着剤層２６を形成した。
【００９３】
（６）上記（５）で形成した接着剤層２６上に、厚さ１２μｍの銅箔２８を、加熱温度１８０℃、加熱時間７０分、圧力２ＭＰａ、真空度２．５×１０３Ｐａの条件のもとで加熱プレスした。
【００９４】
（７）その後、基板両面の銅箔１２および２８に適切なエッチング処理を施して、導体回路３０および３２（ビアランドを含む）を形成して、両面回路基板３４を作製した。
【００９５】
（８）次に、積層用の片面回路基板を作製する。この回路基板は、両面回路基板３４と同様の片面銅張積層板を出発材料として用いた。
まず、絶縁性基材１０上の銅箔１２に適切なエッチング処理を施して、導体回路４０を形成し、さらに、導体回路４０と反対側に位置する絶縁性基材１０の表面に、ＰＥＴフィルム１４をラミネートした。
【００９６】
（９）その後、上記（２）〜（５）の工程にしたがって処理することによって、絶縁性基材１０の一方の表面に導体回路４０が形成され、絶縁性基材１０の他方の面から導体回路４０に達する開口内に電解銅めっき１８が充填されるとともに、その電解銅めっき１８上に突起状導体４４が形成され、さらに突起状導体４４を含んだ絶縁性基材１０の表面にエポキシ樹脂接着剤４６が塗布された。
このエポキシ樹脂接着剤はプレキュアされ、多層化のための接着剤層を形成し、このような片面回路基板５０を３枚作製した。
【００９７】
（１０）上記（１）〜（９）の処理によって形成された、１枚の両面回路基板３４と、３枚の片面回路基板５０、５２および５４を、図３に示すような所定の位置にスタックし、真空熱プレスを用いて１８０℃の温度で積層一括プレスすることによって、全層がＩＶＨ構造を有する多層化基板６０を作成した（図７参照）。
【００９８】
（１１）このような多層回路基板６０を構成する最も外側の回路基板のうち、一方の回路基板５０（下層基板）の導体回路４０上に、溶融温度が約２３０℃のスズ／アンチモンはんだによってＴピン６４又ははんだボール６６を接続し、他方の回路基板５４（上層基板）の導体回路４０上には、溶融温度が約１８３℃のスズ／鉛はんだからなるはんだ体を供給し、はんだバンプ６２を形成して多層回路基板を製作し、さらに、この多層回路基板の上層回路基板に電子部品８２を載置した状態で、スズ／鉛はんだ溶融点近傍の雰囲気内でリフローさせて、はんだバンプ６２に電子部品８２のはんだボール８４を溶融固着させることによって、多層回路基板と電子部品とからなる半導体装置を製造した。
【００９９】
（実施例２）
４層の片面回路基板を図１に示すような所定位置に積層して、一括加熱プレスすることによって多層化基板を形成し、最も外側に位置する一方の回路基板の導体回路（導体パッド）に対してはんだバンプを形成し、他方の回路基板の外側に露出する突起状導体が加熱プレスされて形成された導体パッドに対して、Ｔピン又ははんだボールが接着されたこと以外は、実施例１と同様にして多層回路基板および半導体装置を製造した。
【０１００】
（実施例３）
図１１に示すように、４層の片面回路基板のうち、最も外側に位置する回路基板の一方を、その導体回路に形成した導体パッド上に導電性バンプを形成し、他方の回路基板を、絶縁性基材に設けた開口に電解銅めっき層を充填しないような構成とし、その開口内に露出する導体回路に形成した導体パッドに、はんだ体を供給して導電性ピン６４を接続させた構造としたこと以外は、実施例１と同様にして多層回路基板および半導体装置を製造した。
【０１０１】
上記実施例１〜３について、ＬＳＩチップからはんだバンプ、ＢＧＡ（ボールグリッドアレイ）またはＰＧＡ(ピングリッドアレイ)までの配線長、ランド形成数およびランド総面積を調べた結果、従来のプリント配線板より、配線長さで８／１０〜１／２となり、ランド形成数は１．５〜２．０倍、ランド面積は２／３〜８／１０となり高密度配線が可能となった。
【０１０２】
【発明の効果】
以上説明したように、本発明の多層回路基板によれば、硬質の絶縁性基材の片面または両面に導体回路を有し、導体回路形成面と反対側の面からレーザ照射により形成した微細な開口に導電性物質を充填したビアホールを有する回路基板の複数枚を積層して一括加熱プレスすることによって形成した多層化基板のうち、最も外側にある一方の回路基板にはそのビアホール直上に導電性バンプを形成し、他方の回路基板にはそのビアホール直下に導電性ピンまたは導電性ボールを配設したパッケージ基板に構成したので、多層化基板内の配線を高密度化できるとともに、多層化基板の最も外側の表面に、電子部品やマザーボードとの電気的接続をなす導電性バンプ、導電性ピンまたは導電性ボールを高密度に配置することができるので、高密度配線および電子部品の高密度実装が可能となる。また、応力も緩和される構造であるため、配線に反りもなく、Ｔピンや導電性バンプの平坦性も確保することができる。
【図面の簡単な説明】
【図１】本発明にかかる多層回路基板を構成する片面回路基板の一積層状態を示す図である。
【図２】本発明にかかる多層回路基板を構成する片面回路基板の他の積層状態を示す図である。
【図３】本発明にかかる多層回路基板を構成する片面回路基板のその他の積層状態を示す図である。
【図４】本発明にかかる多層回路基板を構成する片面回路基板の更にその他の積層状態を示す図である。
【図５】（ａ）〜（ｇ） は、本発明にかかる多層回路基板を構成する両面回路基板の製造工程の一部を示す図である。
【図６】（ａ）〜（ｆ） は、本発明にかかる多層回路基板を構成する片面回路基板の製造工程の一部を示す図である。
【図７】本発明にかかる多層回路基板の一実施形態を示す図である。
【図８】本発明にかかる多層回路基板を構成する片面回路基板のビアホール位置を説明するための図である。
【図９】本発明にかかる多層回路基板の他の実施形態を示す図である。
【図１０】本発明にかかる多層回路基板の更に他の実施形態を示す図である。
【図１１】本発明にかかる多層回路基板の他の実施形態を示す図である。
【符号の説明】
１０ 絶縁性基材
１２ 銅箔
１４ 保護フィルム
１６ ビアホール形成用開口
１８ 電解銅めっき
２０ 充填ビアホール
２２、４２ 導電性ペースト
２４、４４ 突起状導体
２６、４６ 樹脂接着剤層
２８ 銅箔
３０、３２ 導体回路
３４ 両面回路基板
４０ 導体回路
５０ 片面導体回路
６０、８０ 多層化基板
６２ はんだバンプ
６４ ピン
６６ はんだボール
７０、７２、７４、７６ 片面回路基板
８２ ＬＳＩ等の電子部品
８３ ソルダーレジスト層
８４ はんだボール
８６ チップコンデンサ
８８ スティフナ
Claims (8)
- 完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の表面には、前記ビアホールの直下に位置してそのビアホールに電気的に接続される導電性のピンまたは導電性のボールが配設されており、
前記各回路基板は、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともにその回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする多層回路基板。 - 完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に導電性物質が充填されてなるビアホールを有する片面回路基板の複数枚と、絶縁性硬質基材の片面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口を有する片面回路基板とが接着剤層を介してそれぞれ積層され、一括して加熱プレスされることにより形成された多層回路基板において、
前記積層された複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成され、最も外側に位置する他方の回路基板の開口には、その回路基板の導体回路に電気的に接続される導電性のピンまたは導電性のボールが配設されており、
前記各回路基板は、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともにその回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする多層回路基板。 - 前記多層回路基板を構成する各回路基板のビアホールに充填される導電性物質は、電解めっき処理によって形成された金属めっき層であることを特徴とする請求項１または２に記載の多層回路基板。
- 前記各回路基板に形成されて互いに別回路を構成する隣接するビアホール間の距離は、前記一方の回路基板から他方の回路基板に向かうにつれて大きくなるように形成されることを特徴とする請求項１または２記載の多層回路基板。
- 請求項１ないし４のいずれかに記載の多層回路基板と、その多層回路基板の最も外側の回路基板に形成された導電性バンプに電気的に接続された電子部品とを含んでなる半導体装置。
- 前記電子部品を搭載する最も外側の回路基板の周縁部にはスティフナが配置されるとともに、その回路基板と対抗する最も外側の他の回路基板の表面には、チップコンデンサが電気的に接続されてなる請求項５に記載の半導体装置。
- 完全に硬化した硬質の樹脂材料から形成された絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する開口に電解めっきが充填されてなるビアホールを有し、そのビアホール位置に対応して、そのビアホールに電気的に接続する突起状導体を有してなる回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることにより形成された多層回路基板と、
その多層回路基板の最も外側に位置する回路基板に電気的に接続されたＬＳＩチップ等の電子部品と、
を含んでなる半導体装置において、
前記最も外側に位置する一方の回路基板の表面には、前記ビアホールの直上に位置してそのビアホールに電気的に接続される導電性バンプが形成されるとともに、その導電性バンプに対して前記電子部品が電気的に接続され、前記電子部品が搭載された回路基板と反対側にある最も外側に位置する回路基板の表面には、前記電子部品直下にあるビアホールに対してチップコンデンサが電気的に接続されており、
前記各回路基板は、前記絶縁性硬質基材の開口のビアホールに電気的に接続されるとともにその回路基板の表面から突出し、加熱プレスにより接着剤層を貫通するとともに熱変形する突起状導体を有していることを特徴とする半導体装置。 - 前記電子部品が搭載された回路基板の周縁部には、スティフナが接着・固定されていることを特徴とする請求項７に記載の半導体装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245656A JP4592891B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板および半導体装置 |
| TW089124881A TW512653B (en) | 1999-11-26 | 2000-11-23 | Multilayer circuit board and semiconductor device |
| PCT/JP2000/008291 WO2001039267A1 (fr) | 1999-11-26 | 2000-11-24 | Carte de circuit imprime multicouches et dispositif semi-conducteur |
| KR1020017006409A KR100763692B1 (ko) | 1999-11-26 | 2000-11-24 | 다층 회로기판 및 반도체 장치 |
| US09/821,460 US6534723B1 (en) | 1999-11-26 | 2000-11-24 | Multilayer printed-circuit board and semiconductor device |
| EP06025045A EP1760778A3 (en) | 1999-11-26 | 2000-11-24 | Multilayer circuit board |
| EP00977912A EP1156525A4 (en) | 1999-11-26 | 2000-11-24 | MULTILAYER CONDUCTOR PLATE AND SEMICONDUCTOR COMPONENT |
| CNB008030944A CN1319157C (zh) | 1999-11-26 | 2000-11-24 | 多层电路板和半导体装置 |
| MYPI20011869A MY127326A (en) | 2000-08-14 | 2001-04-19 | Multilayer printed-circuit board and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-335534 | 1999-11-26 | ||
| JP33553499 | 1999-11-26 | ||
| JP2000245656A JP4592891B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217550A JP2001217550A (ja) | 2001-08-10 |
| JP4592891B2 true JP4592891B2 (ja) | 2010-12-08 |
Family
ID=26575207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245656A Expired - Fee Related JP4592891B2 (ja) | 1999-11-26 | 2000-08-14 | 多層回路基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592891B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4493923B2 (ja) * | 2003-02-26 | 2010-06-30 | イビデン株式会社 | プリント配線板 |
| EP1601017A4 (en) | 2003-02-26 | 2009-04-29 | Ibiden Co Ltd | MULTILAYER PRINTED PCB |
| JP3918101B2 (ja) | 2004-04-06 | 2007-05-23 | 株式会社村田製作所 | 内部導体の接続構造及び多層基板 |
| JP4592333B2 (ja) * | 2004-05-31 | 2010-12-01 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8101868B2 (en) | 2005-10-14 | 2012-01-24 | Ibiden Co., Ltd. | Multilayered printed circuit board and method for manufacturing the same |
| US7957154B2 (en) | 2005-12-16 | 2011-06-07 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| JP2012084799A (ja) | 2010-10-14 | 2012-04-26 | Panasonic Corp | 電子回路 |
| KR102008491B1 (ko) * | 2013-12-31 | 2019-08-07 | 코오롱인더스트리 주식회사 | 유기 절연막용 감광성 수지 조성물 |
| KR101832587B1 (ko) | 2016-01-11 | 2018-02-26 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| US10763031B2 (en) | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
| US10811182B2 (en) | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
| KR102551247B1 (ko) | 2016-10-28 | 2023-07-03 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| KR20180052384A (ko) | 2016-11-10 | 2018-05-18 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| KR101963281B1 (ko) | 2016-12-14 | 2019-03-28 | 삼성전기주식회사 | 인덕터 |
| KR101942732B1 (ko) | 2017-04-12 | 2019-01-28 | 삼성전기 주식회사 | 인덕터 및 그 제조방법 |
| SG10201802515PA (en) * | 2018-03-27 | 2019-10-30 | Delta Electronics Int’L Singapore Pte Ltd | Packaging process |
| JP7315546B2 (ja) | 2018-06-14 | 2023-07-26 | 株式会社フジクラ | 部品内蔵基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH07240582A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置 |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPH11191482A (ja) * | 1997-12-26 | 1999-07-13 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299679B2 (ja) * | 1996-12-27 | 2002-07-08 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| JPH1154926A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 片面回路基板およびその製造方法 |
-
2000
- 2000-08-14 JP JP2000245656A patent/JP4592891B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198946A (ja) * | 1992-01-23 | 1993-08-06 | Furukawa Electric Co Ltd:The | 多層プリント回路基板の製造方法 |
| JPH07240582A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Ltd | 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置 |
| JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
| JPH1154934A (ja) * | 1997-06-06 | 1999-02-26 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| JPH11191482A (ja) * | 1997-12-26 | 1999-07-13 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217550A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592891B2 (ja) | 多層回路基板および半導体装置 | |
| JP5172340B2 (ja) | 多層プリント配線板 | |
| US7049528B2 (en) | Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module | |
| JP4913053B2 (ja) | 多層プリント配線板 | |
| JPWO2008053833A1 (ja) | 多層プリント配線板 | |
| WO1998056220A1 (fr) | Plaquette de circuit simple face et procede de fabrication de ladite plaquette | |
| JP2001168481A (ja) | 銅張積層板およびプリント配線板用回路基板とその製造方法 | |
| JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
| JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4489899B2 (ja) | 多層プリント配線板用両面回路基板の製造方法 | |
| JP4592889B2 (ja) | 多層回路基板 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
| JP2001015919A (ja) | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 | |
| JP2002083926A (ja) | 半導体チップ実装用回路基板とその製造方法および多層化回路基板 | |
| JP4545866B2 (ja) | 多層プリント配線板用回路基板の製造方法 | |
| JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
| JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
| JP4017451B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4037697B2 (ja) | 多層化回路基板およびその製造方法 | |
| JP4975913B2 (ja) | 多層化プリント回路基板 | |
| JP2001217544A (ja) | 多層回路基板 | |
| JP4545865B2 (ja) | 多層プリント配線板用回路基板の製造方法 | |
| JP2004031828A (ja) | 多層プリント配線板 | |
| JP2004079554A (ja) | 片面回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4592891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |