CN1319157C - 多层电路板和半导体装置 - Google Patents

多层电路板和半导体装置 Download PDF

Info

Publication number
CN1319157C
CN1319157C CNB008030944A CN00803094A CN1319157C CN 1319157 C CN1319157 C CN 1319157C CN B008030944 A CNB008030944 A CN B008030944A CN 00803094 A CN00803094 A CN 00803094A CN 1319157 C CN1319157 C CN 1319157C
Authority
CN
China
Prior art keywords
circuit board
hole
mentioned
conductor
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008030944A
Other languages
English (en)
Other versions
CN1338117A (zh
Inventor
浅井元雄
苅谷隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000245650A external-priority patent/JP4592890B2/ja
Priority claimed from JP2000245648A external-priority patent/JP2001217356A/ja
Priority claimed from JP2000245649A external-priority patent/JP4592889B2/ja
Priority claimed from JP2000245656A external-priority patent/JP4592891B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1338117A publication Critical patent/CN1338117A/zh
Application granted granted Critical
Publication of CN1319157C publication Critical patent/CN1319157C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种多层电路板，是通过粘接剂把在绝缘硬质基板的一个面或两面具有导体电路、并具有在贯通该绝缘硬质基板并延伸到导体电路的开口内充填导电性物质而形成的通孔的多块电路板积层起来并一起进行热压而形成的多层电路板。在上述积层的多块电路板中，在位于最外侧的一块电路板的表面上形成位于上述通孔的正上方的导电性凸缘，在位于最外侧的另一块电路板的表面上配设位于上述通孔的正上方的导电性钉或导电性球。将这样的多层电路板作为封装底板，在其上安装LSI芯片等电子元件，构成半导体装置。此外，把这样的多层电路板作为核心板，在其两面或一面形成组合布线层，在组合布线层的最外侧的导体电路的表面设置焊锡凸缘，此外，在构成组合布线层另一方的最外侧的导体电路的表面设置导电性钉或球，提供对高密度布线和电子元件的高密度安装都有利的多层电路板。

Description

多层电路板和半导体装置
技术领域
本发明涉及有利于超高密度布线的多层电路板、在该多层电路板上进而形成了组合布线层的多层印刷线路板和包含装在其上的半导体元件的半导体装置，特别提案了通过以多块具有充填通孔的单面电路板或双面电路板为核心在其两面分别积层单面电路板并经由粘接剂对该积层的电路板一起进行加热加压形成的多层电路板、在该多层电路板的至少一个面上形成了组合布线层的多层印刷线路板和使用了这些线路板的半导体装置。
背景技术
近年来，伴随电子工业的进步，电子仪器趋于小型化和高速化，为适应这一情况，对安装IC芯片的封装底板的精细图形的高密度化和可靠性提出了更高的要求。
作为这样的封装底板在1997年1月号的‘表面安装技术’中，公开了一种在多层核心板的两面形成了组合多层布线层的电路板。
但是，在上述先有技术的封装底板中，多层核心板内的导体层和组合布线层的连接是通过在多层核心板的表面设置从通孔开始布线的内层焊盘、使该内层焊盘与通孔连接来进行的。因此，通孔的焊接区形状变成不倒翁形状或哑铃形状，其内层焊盘的区域阻碍通孔配置密度的提高，使通孔的形成数量受到一定限制。因此，为了实现布线的高密度化，核心板的多层化和外层的组合布线层存在不能确保与多层核心板内的导电层电接触良好的问题。
再有，针对这样的问题，本发明者以前在特愿平第10-15346号(特开平11-214846)公报中提出了一种改良方法。
根据该改良方案的多层印刷电路板的结构是：在内层具有导体层的多层核心板上交互积层层间绝缘树脂层和导体层，再形成各导体层之间通过通孔连接的组合布线层，在这样形成的多层印刷线路板中，在多层核心板上形成通孔，在该通孔内充填填充材料，同时，将从通孔露出的该填充材料的露出面覆盖而形成导体层，在该导体层上连接有通孔。由此，可以提高通孔的配置密度，通过高密度的通孔，能够确保与核心板内的导体电路的连接。
但是，所述结构的多层印刷线路板中的通孔是利用钻头等在核心板上开贯通孔并对该贯通孔的壁面和底板表面进行无电解电镀形成的，所以，若考虑孔径精度和经济性，能得到的通孔孔径的下限是300μm左右，为了实现能满足当前电子工业界的要求的超高密度布线，希望开发一种技术，能得到50～250μm左右的小孔径和更窄的焊接区间隙。
因此，本发明者发现：在由硬质材料形成的核心基板的一面或两面具有导体电路，从该一个面贯通核心材基板形成并延伸到导体电路的充填通孔，把多块这样的的电路板相互积层并经过粘接剂一起进行加热加压，由此形成多层核心板，若如此，不需要在多层核心板上设置通孔，通过在多层核心板上形成的充填通孔和在其正上方形成的组合布线层内的通孔，可以确保在多层核心板内的导体电路之间、多层核心板内的导体电路和在多层核心板上形成的组合布线层之间的电连接性能。
此外，在这样的多层电路板的最外侧的表面，安装LSI芯片等各种各样的电子元件，作为该电子元件的安装方法，可以列举引脚安装方式和表面安装方式，引脚安装方式是在形成于最外侧的表面的导体电路的规定位置上形成用来插入电子元件的端子部的元件孔和在包围该元件孔的地方具有比元件孔的直径稍大的直径的连接用的焊接区，利用焊接使电子元件的引脚与焊接区连接，表面安装方式是在形成于导体电路的规定位置的焊接区上预先涂敷焊锡膏，放置电子元件，使其端子部与焊锡膏接触，然后，在焊锡处于熔融的状态下通过软溶将电子元件连接。
但是，在上述方法中，在导体电路上设置具有适当大小的直径的焊接区是不可缺少的。然而，伴随近年来对电子仪器小型化和高性能化的要求，安装电子元件的数量越多，焊接区的总面积越不能忽视，这将变成阻碍高密度化的主要原因。
此外，在进行用于连接电子元件的焊接作业时，必须预先涂敷阻焊剂，用来防止使焊锡流到不需要的地方，防止发生短路或断线等。因此，在设计时，必需考虑阻焊剂印刷时的位置误差，在布线之间留有余量，这也成为阻碍高密度化的主要原因。
发明内容
本发明是为了解决先有技术存在的上述问题而开发的技术，其目的在于提供可进行高密度布线和高密度安装的多层电路板或多层印刷线路板及使用它的半导体装置。
本发明者为了达到上述目的，刻意研究的结果，终于实现了以下述内容为主要结构的发明。即，
(1)本发明的多层电路板是通过粘接剂把在绝缘硬质基板的一个面或两面具有导体电路、并具有在贯通该绝缘硬质基板并延伸到导体电路的开口内充填导电性物质而形成的通孔的多块电路板积层起来并一起进行加热加压而形成的多层电路板，其特征在于：
在上述积层的多块电路板中，在位于最外侧的一块电路板的表面上形成位于上述通孔的正上方并与通孔电连接的导电性凸缘，在位于最外侧的另一块电路板的表面上配设位于上述通孔的正上方并与通孔电连接的导电性钉或球。
(2)本发明的多层电路板是通过粘接剂把在绝缘硬质基板的一个面具有导体电路、并具有在贯通该绝缘硬质基板并延伸到上述导体电路的开口内充填导电性物质而形成的通孔的多块电路板和在绝缘硬质基板的一个面具有导体电路并具有贯通该绝缘硬质基板并延伸到上述导体电路的开口的单面电路板积层起来并一起进行加热加压而形成的多层电路板，其特征在于：
在上述积层的多块电路板中，在位于最外侧的一块电路板的表面上形成位于上述通孔的正上方并与该通孔电连接的导电性凸缘，在位于最外侧的另一块电路板的开口内配设与该电路板的导体电路电连接的导电性钉或球。
在上述(1)记载的多层电路板中，最好在位于上述多块电路板的最外侧的一块电路板的表面上设置阻焊层将该导体电路覆盖，在通孔正上方形成导电性凸缘，使其与从该阻焊剂上形成的开口处露出的导体层/通孔连接，此外，在位于最外侧的另一块电路板的表面，也设置阻焊层将该导体电路覆盖，在通孔正上方配设导电性钉或球，使其与从该阻焊剂上形成的开口处露出的导体层/通孔连接。
在上述(1)或(2)记载的多层电路板中，在各电路板上形成的相邻通孔间的距离最好从上述一块电路板到另一块电路板逐渐变大。
(3)本发明的半导体装置的特征在于：包含上述(1)或(2)记载的多层电路板和与在该多层电路板的最外侧的一块电路板上形成的导电性凸缘电连接的电子元件。
在上述(3)记载的半导体装置中，最好在安装电子元件的电路板的周边部配置加固构件，同时，在在与该电路板相对的最外侧的电路板上形成的通孔中，对与电子元件安装位置相对的位置上的通孔电连接芯片电容。
(4)此外，本发明的半导体装置是包含多层电路板和与位于该多层电路板的最外侧的电路板电连接的LSI芯片等电子元件的半导体装置，该多层电路板是通过粘接剂把在绝缘硬质基板的一个面或两面具有导体电路、具有在贯通该绝缘硬质基板并延伸到上述导体电路的开口内充填电镀物质而形成的通孔、并具有与该通孔电连接的突起状导体的多块电路板积层起来并一起进行加热加压而形成的多层电路板，其特征在于：
在位于最外侧的上述一块电路板的表面上形成位于上述通孔的正上方并与通孔电连接的导电性凸缘，同时，上述电子元件对该导电性凸缘进行电连接，
在与安装上述电子元件的电路板相反一侧的位于最外侧的电路板的表面上，芯片电容对在上述电子元件的正下方的通孔进行电连接。
在上述(4)记载的半导体装置中，最好在安装电子元件的电路板的周边部粘接固定用来防止底板翘起的加固构件。
(5)本发明的多层电路板是在内层具有导体电路的多层核心板的一面或两面交互积层层间树脂绝缘层和导体层，各导体层间形成由通孔连接的组合布线层的多层电路板，其特征在于：
上述多层核心板通过粘接剂把在绝缘硬质基板的两面或一个面具有导体电路、并具有在贯通该绝缘硬质基板并延伸到导体电路的孔内充填导电性物质而形成的通孔的多块电路板积层起来并一起进行加热加压而形成。
在上述(5)记载的多层电路板中，最好在多层核心板的两面形成组合布线层，在构成组合布线层的一方的最外侧的导体层的表面设置焊接凸缘，同时，在构成组合布线层的另一方的最外侧的导体层的表面配设导电性钉或球。
此外，用阻焊层将构成组合布线层的最外侧的导体层覆盖，作为导体焊盘(或连接用端子)，形成从设在该阻焊层的开口处露出的最外侧的导体层，由此，提供适合作为母板的多层印刷线路板。
进而，在上述(5)记载的多层电路板中，最好在多层核心板的一个面形成组合布线层，在组合布线层的最外侧的导体层表面，在位于通孔的正上方，配设与包含LSI等半导体芯片的电子元件连接的焊接凸缘，此外，在从多层核心板的另一方的表面露出的导体电路上，在位于上述充填通孔的正上方，配设与母板连接的导电性钉或球。此外，最好用阻焊层将构成组合布线层的最外侧的导体层和多层核心板的另一面覆盖，在从设在该阻焊层的开口处露出的最外侧的导体层的一方形成导体焊盘，在从多层核心板的另一方的表面露出的导体电路上，在位于上述充填通孔的正上方，形成与母板连接的导电性钉或球。
在上述(1)～(5)记载的多层电路板中，导电性物质最好是经电解处理形成的由金属电镀物或金属粒子和热硬化树脂或热可塑性树脂形成的导电性膏。
在上述(1)～(5)记载的多层电路板中，构成多层核心板的各电路板最好与该通孔位置对应形成与该通孔电连接的突起状导体，此外，该突起状导体由导电性膏形成。
进而，在上述(1)～(5)记载的多层电路板中，组合布线层的一部分通孔最好位于形成于多层核心板的通孔的正上方，与该通孔直接连接。
此外，在上述(1)～(5)记载的多层电路板中，作为构成多层核心板的基本单位的单面/双面电路板最好是从玻璃纤维环氧树脂、玻璃纤维双马来酰亚胺-三嗪树脂、玻璃纤维聚苯撑醚树脂、芳香族聚酰胺无纺纤维环氧树脂和芳香族聚酰胺无纺纤维聚酰亚胺树脂中选择的任何一种硬质材料形成，最好由厚度为20～100μm的玻璃纤维环氧树脂形成，充填通孔直径最好为50～250μm。
进而，各电路板的通孔最好在脉冲能量为5～100mJ、脉冲宽度为1～100μs、脉冲间隔在0.5ms以上、冲击次数为1～50的条件下，对利用照射玻璃纤维环氧树脂表面的二氧化碳气体激光器形成的开口形成。
附图说明
图1是表示构成本发明的单面电路板的一积层状态的图。
图2是表示构成本发明的单面电路板的另一积层状态的图。
图3是表示构成本发明的单面电路板的又一积层状态的图。
图4是表示构成本发明的单面电路板的另又一积层状态的图。
图5(a)～(g)是表示构成本发明的双面电路板的一部分制造工序的图。
图6(a)～(f)是表示构成本发明的双面电路板的一部分制造工序的图。
图7是表示本发明的多层电路板的一实施形态(由单面电路板和双面电路板构成)的图。
图8是表示本发明的多层电路板的另一实施形态(只由单面电路板构成)的图。
图9是用来说明图8所示的实施形态中的充填通孔位置的图。
图10是表示本发明的半导体装置的图。
图11是表示本发明的另一实施形态的图。
图12(a)～(f)是表示本发明的又一实施形态(在多层核心板的一个面形成组合布线的形态)的多层电路板的一部分制造工序的图。
图13(a)～(c)是表示相同多层电路板的一部分制造工序的图。
图14(a)和(b)是表示相同多层电路板的一部分制造工序的图。
图15(a)～(f)是表示本发明的另一实施形态(在多层核心板的两面形成组合布线)的多层电路板的一部分制造工序的图。
图16(a)～(c)是表示相同多层电路板的一部分制造工序的图。
图17(a)和(b)是表示相同多层电路板的一部分制造工序的图。
图18是表示在图17(b)所示的实施形态的基础上配设了BGA或PGA的又一实施形态的图。
具体实施方式
(1)本发明的特征在于：在绝缘硬质基板的一个面或两面具有导体电路、以具有在贯通该绝缘硬质基板并延伸到上述导体电路的开口内充填导电性物质而形成的通孔的单面/双面电路板作为构成单位，将多块这样的电路板适当地组合，或者，必要时，在这些单面或双面电路板的基础上，与没有具有对开口充填了导电性物质的通孔的导体电路的电路板组合并经粘接剂层积层后一起进行加热加压而形成的多层板，将该多层板作为封装底板使用。
即，其特征在于：在积层、一起加压成形的多块电路板中，在位于最外侧一方的电路板的表面形成位于应与电子元件的连接用端子连接的通孔的正上方并与通孔电连接的导电性凸缘，此外在位于最外侧另一方的电路板的表面，在位于应母板上的连接用孔或连接用焊盘连接的通孔的正上方，配设与过该孔电连接的导电性钉(PGA)或球(BGA)。
①当使用例如4块单面电路板A～D构成上述多层板时，变成例如如图1所示那样的的结构，在位于最外侧一方的电路板A的表面露出导体电路，在位于最外侧另一方的电路板D的表面露出与通孔连接的突起状导体，此外，还变成如图2所示那样的的结构，在位于最外侧电路板A和D的表面露出导体电路。
②此外，当使用3块单面电路板A、B、C和1块双面电路板E构成上述多层板时，变成例如图3所示那样的结构，在位于最外侧电路板A、C的表面分别露出导体电路。
③进而，当使用3块单面电路板A、B、C和1块没有导体电路的电路板F构成上述多层电路板时，变成例如图4所示那样的结构，在位于最外侧电路板A、F的表面分别露出与通孔连接的突起状导体。
也可以构成除上述①～③那样的组合之外的多层板，位于构成这样的多层板的最外侧的电路板的导体电路的通孔的正上方的部分形成导体焊盘，此外，从最外侧电路板的表面露出的突起状导体，该露出部分在加热加压时熔融后在绝缘性基体材料的表面形成大致呈圆形扩展的导体焊盘，从而形成多层电路板。
若按照图1所示那样的组合，供给适当的焊料以在从最上层的电路板的表面露出的导体电路上形成应与包含LSI等半导体芯片的电子元件连接的焊接凸缘，此外，在位于最下层的电路板的通孔位置上利用突起状导体形成的导体焊盘上，配设应与母板上的连接器或连接用焊盘连接的T形钉或焊接球，这是最佳的实施形态。
此外，也可以在从位于最外侧电路板的表面露出导体电路上，通过供给适当的焊料，在位于与T形钉或焊接球连接的最下层的电路板的通孔的位置并利用突起状导体形成的导体焊盘上形成焊接凸缘。
对任何一种组合结构，上述焊接凸缘在形成于最外侧位置的一方电路板的部分导体电路的导体焊盘上，或者在利用通孔正上方的突起状导体形成的导体焊盘上形成，T形钉或焊接球分别配设在利用从位于最外侧的另一方电路板的表面露出的通孔正上方的突起状导体形成的导体焊盘上，或配设在在部分导体电路和形成的导体焊盘上。
作为另一实施形态，在位于最外侧的一方电路板的表面上设置阻焊层将该导体电路覆盖，在通孔的正上方形成导电性凸缘，与从在该阻焊层上形成的开口处露出的导体层/通孔连接，此外，也可以在位于最外侧的另一方电路板的表面上设置阻焊层将该导体电路覆盖，在通孔的正上方形成导电性钉或球，与从在该阻焊层上形成的开口处露出的导体层/通孔连接。
若按照这样的结构，在多层电路板内高密度地设置充填通孔，在这样高密度化的通孔中，因在从位于最外侧的电路板的表面露出的通孔正上方配设导电性凸缘或导电性钉或球，故多层电路板内的布线层经这样的导电性凸缘或导电性钉或球，以最短的布线长度与包含LSI等半导体芯片的电子元件和母板连接，可以实现高密度布线。
进而，因本发明的多层电路板是使作为基板的单面或双面电路板用同一材料形成并将它们积层起来的结构，故难以产生因热膨胀引起的以界面为起点的裂缝或剥离，因此，可以提高对温度循环试验的可靠性。
此外，当是只使用单面电路板构成多层电路板的实施形态时，具有难以发生翘起而与布线形成的有无无关的优点。
进而，在上述实施形态中，因导电性凸缘、导电性钉或球在从位于多层电路板的最外侧的电路板的表面露出的通孔正上方形成，不必象先有技术那样形成阻焊层。这是因为，位于最外侧的电路板的绝缘层可以起阻焊层的作用。
(2)此外，本发明的特征在于：本发明的多层电路板在由积层的多层电路板形成的多层板中，在位于最外侧的一方电路板的表面形成位于通孔的正上方并与该通孔电连接的导电性凸缘，在位于最外侧的另一方电路板的开口内不充填导电性物质，配设导电性的钉或球与该导体电路电连接。
若按照这样的结构，位于构成多层板的单面电路板的最外侧的一块电路板起没有充填通孔的加强板的作用。这是因为，通孔比内层的通孔焊接区小，形成通孔时通孔焊接区的周围被最外侧电路板的绝缘层压住。进而，因在这样的电路板所设的开口内配设导电性钉或球与导体电路电连接，故不必需要阻焊层。
(3)本发明的特征在于：是把LSI芯片等电子元件与在上述(1)或(2)记载的多层电路板的最外侧的电路板上形成的导电性凸缘进行电连接的半导体装置。
若按照这样的结构，因可以保持导电性凸缘的平坦性，故在该凸缘和电子元件之间不会出现不接触或接触不良。
在上述半导体装置中，在安装电子邮件的电路板上，在包围电子元件的周边部配置加固构件，同时，在形成于与安装电子元件的电路板相对的最外侧的电路板上的通孔中，最好将芯片电容直接连接在与电子元件的安装位置相对的位置上的通孔上。
若按照这样的结构，可以使LSI等电子元件和芯片电容之间的距离最短，可以使两者之间的环路电感减小。
(4)进而，本发明是将包含利用电解电镀形成了充填通孔的多块单面电路板积层后一起进行加压形成的多层板和电连接在位于该多层板的最外侧的电路板上的LSI芯片等电子元件的半导体装置，其特征在于：
在位于最外侧的一方电路板的表面形成位于通孔的正上方并与该通孔电连接的导电性凸缘，同时，使电子元件经焊接球与该导电性凸缘电连接，在位于与安装上述电子元件的电路板相反一侧的最外侧的电路板的表面，使芯片电容与上述电子元件正下方的通孔电连接。
若按照这样的结构，可以使LSI等电子元件和芯片电容之间的距离最短，可以使两者之间的环路电感减小。
在上述半导体装置中，最好在安装电子元件的电路板的周边部粘接固定加固构件，用来防止因构成电路板的各材料的热膨胀系数的差异而使整个底板翘起。
该加固构件最好由例如BT、FR4、FR5那样的玻璃树脂复合材料或铜等金属材料形成，设置时最好将安装在电路板上的电子元件包围。
(5)本发明的多层电路板的特征在于：在绝缘性硬质材料的一面或两面具有导体电路，以具有在贯通该绝缘硬质基板并延伸到上述导体电路的开口内充填导电性物质而形成的通孔的电路板作为构成单位，将多块这样的电路板积层、一起加压形成多层板，以该多层板为核心，在该多层核心板的一面或两面形成组合布线层。
在多层核心板的两面形成上述组合布线层的一实施形态的结构是：对多层核心板的两面交互积层层间树脂绝缘层和导体电路，各导体电路间利用通孔进行电连接，在位于组合布线层的最外侧的一方导体电路的至少一部分表面上分别形成导体焊盘，在这些导体焊盘上形成焊接凸缘等导电性凸缘，使其与电子元件的连接用端子或导电性钉或球连接，在位于最外侧的另一方导体电路的至少一部分表面上形成导体焊盘，在该导体焊盘上配设导电性钉或球，使其与母板上的连接用孔(连接器)或连接用焊盘连接。
在上述实施形态中，设置阻焊层将位于组合布线层的最外侧的导体电路覆盖，在从该阻焊层形成的开口处露出的一部分导体电路上分别形成焊盘，通过在这些导体焊盘上配设导电性凸缘、导电性钉或球，可以形成适于安装电子元件的封装底板用多层电路板。
此外，在上述实施形态中，设置阻焊层将位于组合布线层的最外侧的导体电路覆盖，通过在从该阻焊层形成的开口处露出的一部分导体电路上分别形成焊盘，对于作为母板用多层电路板使用，可以使其成为很合适的形态。在这样的实施形态中，最好在导体焊盘上设置连接器，必要时用来与封装底板进行电连接。
同样，在多层核心板的一个面上形成组合布线层的实施形态的结构是：在位于组合布线层的最外侧的一方导体电路的至少一部分表面上形成导体焊盘，在这些导体焊盘上形成焊接凸缘等导电性凸缘，使其与电子元件的连接用端子或导电性钉或球连接，另一方面，在多层核心板的未形成组合布线层的一侧的导体电路的至少一部分表面上形成导体焊盘，在该导体焊盘上配设导电性钉或球，使其与母板上的连接用孔(连接器)或连接用焊盘连接。
若按照各实施形态的结构，因不需要在多层核心板上设置通孔，故提高了焊接区等的焊盘配设的自由度。结果，可以高密度地设置充填通孔，通过这样高密度化的通孔，可以确保外层的组合布线层与多层核心板内的导体电路的充分连接，可以实现高密度布线。此外，在多层核心板内也可以实现高密度布线。
进而，因在组合布线层内高密度设置通孔，在这样的高密度化的通孔中，在从位于最外侧的层间树脂绝缘层形成的开口处露出的导体焊盘上配设导电性凸缘、导电性钉或球，故多层电路板内的组合布线层通过这样的导电性凸缘、导电性钉或导电性球可以以最短的布线长度与包含LSI等半导体芯片的电子元件或母板连接，能够实现高密度布线和电子元件的高密度安装。
在上述(1)～(5)记载的多层电路板和半导体装置中，构成多层板的双面/单面电路板使用的绝缘性基体材料不是半硬化状态的予成形料，而是由完全硬化的树脂材料形成的硬质绝缘性基体材料，通过使用这样的材料，因在利用加热加压将铜箔压着在绝缘性基体材料上时，绝缘性基体材料的最终厚度不因加压而变动，故能够将通孔的位置错动抑制到最小限度，可以减小通孔焊接区的直径。因此，可以使布线间隔小，提高布线密度。此外，因基体材料的厚度实质上可以保持一定，故当利用激光加工形成充填通孔形成用开口时，容易设定该激光照射条件。
作为这样的绝缘性树脂基体材料可以使用从玻璃纤维环氧树脂、玻璃纤维双马来酰亚胺-三嗪树脂、玻璃纤维聚苯撑醚树脂、芳香族聚酰胺无纺纤维环氧树脂和芳香族聚酰胺无纺纤维聚酰亚胺树脂中选择的硬质基体材料，最好使用玻璃纤维环氧树脂基体材料。
此外，上述绝缘性基体材料的厚度最好是20～600μm。其理由是为了确保绝缘性。若厚度不到20μm，则强度降低难以加工，同时，电绝缘性的可靠性低，若超过600μm，则难以形成微细的通孔形成用的开口，同时，会使底板本身变厚。
在具有上述范围的厚度的玻璃环氧树脂底板上形成的通孔形成用开孔最好利用在脉冲能量为0.5～100mJ、脉冲宽度为1～100μs、脉冲间隔在0.5ms以上、冲击次数为1～50的条件下照射的二氧化碳气体激光器形成。其孔径最好在50～250μm的范围内。这是因为，若不到50μm难以向开口充填导电性物质，同时，连接可靠性低，若超过250μm，则难以实现该高密度化。
在利用这样的二氧化碳气体激光器形成开口之前，最好使在绝缘性基体材料的导体电路形成面和相反一侧的面粘接树脂薄膜，在该树脂薄膜上进行激光照射。
该树脂薄膜在对通孔形成用的开口进行清除处理并利用电解电镀处理向处理后的开口内充填金属电镀物时其保护膜的作用，此外，还起用来在通孔的金属电镀层的正上方形成突起状导体的印刷用掩膜在的作用。
上述树脂薄膜最好由例如粘接剂层的厚度为1～20μm、薄膜本身的厚度为10～50μm的PET薄膜形成。
这是因为，后述的突起状导体的高度取决于PET薄膜的厚度，若厚度不到50μm，则突起状导体太低容易出现接触不良，相反，若超过50μm，则因在接触界面上突起状导体扩得太宽故不能形成精细图形。
作为充填到贯通上述绝缘性基体材料的开口内部的导电性物质，最好使用导电性膏或由电解电镀处理形成的金属电镀物。
为了简化充填工序、降低制造成本和提高成品率，充填导电性膏较合适，但从连接可靠性这一点来看，利用电解电镀处理形成的金属电镀物、例如锡、银、焊锡、铜/锡、铜/银等金属电镀物较合适，电解铜电镀物最合适。
这样充填了导电性物质的开口形成将形成绝缘性基体材料的导体电路之间电连接的通孔，但与本发明实施形态的作为封装底板的多层电路板和使用了它的半导体装置对应在积层的各电路板上形成的通孔，其相邻通孔间的距离，最外侧的安装LSI芯片等电子元件的电路板最小，最外侧的与母板连接的另一块电路板最大，即，在积层的各电路板上形成的通孔的配置密度最好从安装LSI芯片等电子元件的电路板到与母板连接的电路板越来越小，若按照这样的结构，可以提高布线的自由度。
在上式绝缘性基体材料的一面或两面形成的导体电路最好通过在经保持半硬化状态的树脂粘接剂层对厚度为5～18μm的的铜箔加热加压后进行适当的蚀刻处理形成。
这样的加热加压在适当的温度和压力条件下进行，最好是在减压下进行，通过只硬化半硬化状态的树脂粘接剂层，可以将铜箔和绝缘性基体材料牢牢地粘接，所以，与过去使用了预成型料的电路板相比，可以缩短制造时间。
在绝缘性基体材料的两面形成这样的导体电路的电路板可以作为多层板的核心使用，在与各通孔对应的基板表面，作为导体电路的一部分的通孔焊接区，其直径最好在50～250μm范围内形成。
此外，在绝缘性基体材料的一面形成导体电路的单面电路板不仅可以和双面电路板一样作为积层的电路板使用，而且可以形成只积层单面电路板的多层板。
在这样的单面电路板中，最好在充填通孔的正上方形成突起状导体。
上述突起状导体最好由导电性膏或低熔点金属形成，在积层各电路板一起加热加压的工序中，导电性膏或低熔点金属产生热变形，所以，可以减小上述充填在通孔内的导电性物质和金属电镀层的厚度的离散。因此，可以防止接触不良，从而得到接触可靠性高的多层电路板。
上述突起状导体和充填在通孔内的导电性物质、例如导电性膏是同一材料，而且由同一充填工序形成。
在利用上述积层、加热加压形成的多层板的位于最外侧的电路板中，在安装LSI等电子元件的电路板的表面，位于通孔正上方形成的导电性凸缘形成例如点阵状或与该点阵稍为错开一点的矩阵状。
此外，在位于最外侧的电路板中，在与母板连接的电路板的表面，位于通孔正上方形成的导电性钉或导电性球和上述导电性凸缘一样，形成例如点阵状或与该点阵稍为错开一点的矩阵状。
下面，参照附图具体说明本发明的多层电路板和使用了它的半导体装置。
(A)积层用电路板的形成
(1)在制造本发明的多层电路板时，作为构成它的基础的电路板把绝缘性基体材料10的一面贴有铜箔的基板作为起始材料使用。
该绝缘性基体材料10可以使用从玻璃纤维环氧树脂、玻璃纤维双马来酰亚胺-三嗪树脂、玻璃纤维聚苯撑醚树脂、芳香族聚酰胺无纺纤维环氧树脂和芳香族聚酰胺无纺纤维聚酰亚胺树脂中选择的硬质积层基体材料，最好是玻璃纤维环氧树脂。
上述绝缘性基体材料10的厚度最好是20～600μm。其理由是若厚度不到20μm，则强度降低难以加工，同时，电绝缘性的可靠性低，若超过600μm，则难以形成微细的通孔和难以填充导电性膏，同时，会使底板本身变厚。
此外，铜箔12的厚度最好是5～18μm。其理由是在使用后述那样的激光加工在绝缘性基体材料上形成通孔形成用开口时，若太薄在容易穿透，若太厚则难以利用蚀刻形成微细线宽的导体电路图形。
作为上述绝缘性基体材料10和铜箔12最好使用将由B级(半硬化状态)的浸渍了环氧树脂的玻璃布形成的预成型料和铜箔积层后通过加热加压而得到的单面敷铜积层板。其理由是铜箔1 2在象后述那样的蚀刻后的处理中，其布线图形和通孔的位置都没有误差，定位精度高。
(2)其次，当制造两面都形成导体电路的电路板时，在这样的绝缘性基体材料10的与粘贴了铜箔12的表面相反一侧的表面粘贴保护膜14(参照图5(a))。
该保护膜14作为形成后述的突起状导体的导电性膏的印刷用掩膜使用，例如，可以使用表面设有粘接层的聚对笨二甲酸乙二酯(PET)薄膜。
上述PET薄膜14使用粘接剂层的厚度为1～20μm、薄膜本身的厚度为10～50μm的薄膜。
(3)接着，对贴在绝缘性基体材料10上的PET薄膜14进行二氧化碳气体激光照射，穿透PET薄膜4，形成从绝缘性基体材料10的表面到铜箔12(或导体电路图形)的开口16(参照图5(b))。
该激光加工利用脉冲起振型二氧化碳气体激光加工装置进行，其加工条件最好是：脉冲能量为0.5～100mJ、脉冲宽度为1～100μs、脉冲间隔在0.5ms以上、冲击次数在1～50的范围内。
在这样的加工条件下形成的通孔直径最好是50～250μm。
(4)为了除去残留在上述工序(3)形成的开口16的侧面和底面的树脂残渣，进行清除处理。
该清除处理利用氧等离子体放电处理、电晕放电处理、紫外线激光处理或激发物激光处理等进行。特别是，从确保连接可靠性的观点来看，最好通过对开口内部照射紫外线激光或激发物激光来进行清除处理。
当例如通过使用YAG3次谐波的紫外线激光照射进行该清除处理时，激光照射条件最好是：震荡频率为3～15KHz、脉冲能量为0.1～5mJ、冲击次数在5～30的范围内。
(5)其次，在以下条件下，对已进行清除处理的基板进行以铜箔12为电镀引导的电解铜电镀处理，在开口16内充填电解铜电镀物18，从而形成充填通孔20(参照图5(c))。该电镀处理在开口部16的上部留下很小的间隙来充填电解铜电镀物18，该间隙充填后述的导电性膏22。
【电解铜电镀水溶液】
CuSO4·5H2O                         65g/l
水平剂(ATOTEK制的HL)                20ml/l
硫酸                                220g/l
抛光剂(ATOTEK制的UV)                0.5ml/l
氯离子                              40ppm
【电解电镀条件】
发泡剂                              3.0升/分
电流密度                            0.5A/dm2
设定电流值                          0.18A
电镀时间                            130分
(6)对在上述(5)未充填电解铜电镀物20的开口18的间隙或凹处充填导电性膏22，作为印刷保护薄膜14用的掩膜，从绝缘性基体材料10的表面形成只突出与保护膜14的厚度相当的一块的导体部分24(以下称作‘突出状导体’)(参照图5(d))。
(7)接着在包含突起状导体24的绝缘性基体材料10)的表面形成粘接剂层26(参照图5(e))。该粘接剂26是半硬化状态的、即B级粘接剂，是用来粘接应形成导体电路图形的铜箔的，例如，使用环氧树脂漆，其层厚最好在15～50μm范围内。
(8)在上述(7)的工序设置粘接剂层26的绝缘性基体材料10的表面，利用加热加压压接铜箔28，使粘接剂层26硬化(参照图5(f))。
这时，铜箔28经硬化的粘接剂26与绝缘性基体材料10粘接，使突起状导体24和铜箔28进行电连接。该铜箔28的厚度最好是5～18μm。
(9)接着，在粘贴在绝缘性基体材料10的两面的铜箔12和28的上面分别粘贴蚀刻保护膜，在使用规定的电路图形的掩膜覆盖后，进行蚀刻处理，形成导体电路30和32(包含通孔焊接区)(参照图5(g))。
在该处理工序中，首先，在铜箔12和28的表面粘贴感光性干膜抗蚀剂，然后，沿规定的电路图形进行暴光、显影处理，形成蚀刻保护膜，蚀刻未形成蚀刻保护膜的部分的金属层，形成包含通孔焊接区的导体电路图形30和32。
作为腐蚀液，最好是从硫酸一过氧化氢、过硫酸盐、氯化铜、氯化铁的水溶液中选择出的至少一种水溶液。
作为蚀刻上述铜箔12和28而形成导体电路30和32的前处理，为了容易形成精细图形，可以预先对铜箔的整个表面进行蚀刻，使铜箔的厚度减小到1～10μm，最好为2～8μm。
作为部分导体电路的通孔焊接区，其内径与通孔的直径大致相同，其外径最好在50～250μm的范围内。
(10)接着，必要时，对上述工序(8)形成的导体电路30和32的表面进行粗化处理(省略粗化层的图示)，形成双面电路板34。
该粗化处理在多层化时，用来改善与粘接剂层的粘合性和防止剥离。
作为粗化处理的方法，例如，有软蚀刻处理、氧化还原处理、形成由铜-镍-磷组成的针状合金电镀物(Ebara-Yujilite制：INTERPLATE)和用Mec公司的名为“MecEtchbond”的腐蚀液进行表面粗化。
在该实施形态中，上述粗化层的形成最好使用腐蚀液形成，例如，可以使用由铜络合物和有机酸的混合水溶液形成的腐蚀液对导体电路表面进行蚀刻处理形成。腐蚀液在喷雾或发泡等有氧条件下可以溶解导体电路图形，可以推测进行的是如下的化学反应。
Cu+Cu(II)An→2Cu(I)An/2
2Cu(I)An/2+n/4O2+nAH(吹风)
→2Cu(II)An+n/2H2O
式中，A表示络合剂(起螯合作用)，n表示配位数。
如上式所示，产生的亚铜络合物在酸的作用下熔解并与氧结合变成铜络合物，再参与铜的氧化。本发明使用的铜络合物可以是唑类铜络合物。由该有机酸-铜络合物形成的腐蚀液可以将唑类铜络合物和有机酸(必要时用卤素离子)溶解在水中调制而成。
这样的腐蚀液例如可以由将10成重量的咪唑铜络合物、7成重量的乙二醇酸和5成重量的氯化钾混合后的水溶液形成。
构成本发明的多层电路板的双面电路板按照上述(1)～(10)的工序制作。
(11)其次，在制造对这样的双面电路板的表面和里面分别积层的单面电路板时，首先，在粘贴在绝缘性基体材料10的一面的铜箔12(参照图6(a))的上面粘贴蚀刻保护膜，在使用规定的电路图形的掩膜覆盖后，进行蚀刻处理，形成导体电路40(包含通孔焊接区)(参照图6(b))。
在该处理工序中，首先，在铜箔12的表面粘贴感光性干膜抗蚀剂，然后，沿规定的电路图形进行暴光、显影处理，形成蚀刻保护膜，蚀刻未形成蚀刻保护膜的部分的金属层，形成包含通孔焊接区的导体电路图形40。
作为腐蚀液，最好是从硫酸-过氧化氢、过硫酸盐、氯化铜、氯化铁的水溶液中选择出的至少一种水溶液。
作为蚀刻上述铜箔12而形成导体电路40的前处理，为了容易形成精细图形，可以预先对铜箔的整个表面进行蚀刻，使铜箔的厚度减小到1～10μm，最好为2～8μm。
(12)在绝缘性基体材料10的单面形成导体电路40后按上述工序(2)～(6)进行处理，然后，使PET薄膜14从绝缘性基体材料10的表面剥离(参照图6(c)～图6(e))。
按上述工序(6)形成的突起状导体44(为与双面电路板的突起状导体24区别用符号44表示)从绝缘性基体材料10的表示突出的高度大致与保护膜14的厚度相等，最好在5～30μm的范围内。
这是因为：若高度不到5μm，则容易带来接触不良，若超过30μm，则电阻值变高，同时，当在加热加压工序中突起状导体24热变形时，因沿绝缘性基板表面扩得太宽故不能形成精细图形。
此外，上述突起状导体44最好进行预定形处理。这是因为突起状导体44即使在半硬化状态下也是硬的，在积层加压阶段粘接剂层软化之前，有可能与被积层的其它电路板的导体电路(导体焊盘)发生电接触。
这样的突起状导体44因加热加压时变形使接触面积增大，故能够降低导通电阻，进而突起状导体44的高度的离散也可以得到校正。
(13)其次，在包含绝缘性基体材料10的突起状导体44的表面上涂敷树脂粘接剂46(参照图6(f))。
这样的树脂粘接剂例如可以涂敷在包含绝缘性基体材料10的突起状导体44的整个表面上或不包含突起状导体44的表面上，作为由干燥状态下的未硬化树脂形成的粘接剂层形成。该粘接剂层为了容易加工，最好进行预定形处理，其厚度最好在5～50μm的范围内。
上述粘接层46最好由有机粘接剂形成，作为有机粘接剂，最好是从环氧树脂、聚酰亚胺树脂、热硬化型聚笨醚(PPE)、环氧树脂和热可塑性树脂的复合树脂、环氧树脂和硅树脂的复合树脂以及BT树脂中选择出的至少1种树脂。
有机粘接剂的未硬化树脂的涂敷方法可以使用幕帘(Curtain)涂敷、旋涂、滚涂、喷涂和屏幕印刷等。此外，粘接剂层可以通过层压粘接剂片形成。
上述单面电路板50在绝缘性基体材料10的一个表面具有导体电路40，在另一个表面具有从一部分导电性膏露出而形成的突起状导体44，进而在包含突起状导体4 4的绝缘性基体材料10的表面具有粘接剂层46，将多张这样的单面电路板相互积层粘接，或与预制的双面电路板34积层粘接，形成多层板60，最好在这样的积层阶段使用树脂粘接剂。
(B)多层板的制作
在按上述(A)的各处理工序制造的双面电路板34的两面积层3块单面电路板50、52和54所形成的4层板在加热温度为150～200℃、加压力为1M～4MPa的条件下，通过一次加压成形，形成一体化多层电路板60(参照图7)。
在上述条件下，通过加压与加热同时进行，使各单面电路板的粘接剂层46硬化，在相邻单面电路板之间进行牢固地粘接。再有，作为加热加压，使用真空热压较合适。
在上述实施形态中，使用1层电路板和3层电路板作成4层多层板，但也可以适用于超过5层或6层的多层板。
(C)导电性凸缘、导电性钉和导电性球的配设
在按上述(B)的各处理工序形成的多层电路板中，在位于最外侧的电路板上设置导电性焊盘，直接安装LSI等电子元件，此外，在位于最外侧的另一块电路板上设置导电性钉或导电性球可以与母板上的连接用端子(连接器)或导电性球直接连接，这样构成封装板。
例如，图7所示的多层板60是位于最外侧的电路板50和54的导体电路40分别从外侧露出的结构，这样的多层板在各自的导体电路40上设置位于通孔正上方的合适的焊锡焊盘部，在这些焊锡焊盘部上供给合适的焊锡体以形成导电性凸缘62，或者形成导电性钉64或导电性球66。
再有，作为形成导电性凸缘62的焊锡体最好使用熔点较低的锡/铅焊锡(熔点183℃)或锡/银焊锡(熔点220℃)，作为连接导电性钉64或导电性球66的焊锡体，最好使用熔点为230℃～270℃的熔点较高的锡/锑焊锡、锡/银焊锡或锡/银/铜焊锡。
此外，在适当加热加压的条件下，利用一次加压成形，把将图8所示那样的4张单面电路板70、72、74和76积层的4层板作成一体化的多层板80，在使用这样的多层板时，位于最外侧的一块电路板70，其通孔正下方的突起状导体熔融后在绝缘性基体材料10的表面形成大致呈圆形的导体焊盘，另一块电路板70，其导体电路40的通孔正上方的部分形成导体焊盘。
在这样的多层板80的情况下，最下层的电路板70在其通孔正下方的导体焊盘上与导电性钉64或导电性球66连接，再与母板(省略图示)的连接用端子或焊锡球连接，最上层的电路板76，在已于该导体电路40的一部分上形成的导体焊盘上形成导电性凸缘62，与LSI等电子元件82的焊锡球84连接。
如图8的虚线所示，也可以在最外侧的电路板70和76的表面形成焊锡保护层83。这时，涂敷焊锡保护层组成物，待该涂层干燥后，在该涂层上放置绘出了开口部的光刻掩膜，通过暴光、显影处理，在导体电路40中，形成使焊锡焊盘部分露出的开口，在该露出的焊锡焊盘部分上设置导电性凸缘62、导电性钉64或导电性球66。
在上述实施形态中，由包含导电性凸缘、导电性钉和导电性球的多层板80和安装在该多层板80上的电子元件82构成半导体装置，此外，也可以把包含这样的电子元件的多层板80和安装多层板的母板作为整体来构成半导体装置。
图10示出另一种半导体装置，对位于多层板80的最外侧的一块电路板70连接并固定芯片电容86，沿另一块电路板76的外周固定用来防止翘起的加固构件88。
在这样的半导体装置中，芯片电容86由陶瓷、钛酸钡等高介电常数物体形成，与位于安装的电子元件的正下方的通孔电连接，可以降低环路电感。
此外，加固构件88可以由BT、FR4、FR5那样的玻璃环氧树脂复合材料或铜等金属材料构成，防止因构成电路板的各材料的热膨胀量的差而引起的起翘。
进而，如图11所示，构成多层板80的最外侧的一块电路板在已于该导体电路40上形成的导体焊盘上形成凸缘62，另一块电路板(这里是最下层的电路板70)对设在绝缘性基体材料10的开口16不充填电解铜电镀层，使导电性钉64与形成于从该开口16内露出的导体电路40上的导体焊盘部连接。
这样的结构因导电性钉64由绝缘性基体材料10将其周围包围，故不必设置焊锡保护层。
在上述实施形态中，最好在各焊锡焊盘部上形成由‘镍-金’形成的金属层，希望镍层的厚度为1～7μm，金层的厚度为0.01～0.06μm。这是因为，若镍层太厚，则电阻值增大，太薄则容易剥离。另一方面，若金层太厚，则成本高，太薄则与焊锡体的粘接效果降低。
对设在这样的焊锡焊盘部上且由镍-金形成的金属层供给焊锡体，利用该焊锡体的熔融和固化形成导电性凸缘，或者使导电性钉或导电性球与焊锡焊盘部结合，形成多层电路板。
作为上述焊锡体的供给方法，可以使用焊锡复印法或印刷法。
这里，焊锡复印法是将焊锡箔贴合在预成形料上，通过对该焊锡箔进行蚀刻，只留下与开口部相应的地方，形成焊锡图形并作为焊锡承载膜，对该焊锡承载膜，在涂敷相当于基板的焊锡保护膜开口部那么大的焊剂之后，进行积层使焊锡图形与焊盘接触，将其加热后再复印。
另一方面，印刷法是把在与焊盘相应的地方设置了开口的印刷掩膜(金属掩膜)放置在基板上，印刷焊锡膏后再进行加热处理的方法，作为焊锡，可以使用锡-银、锡-铟、锡-锌、锡-铋合金等。
(D1)单面组合布线层的形成
说明在利用上述(A)和(B)的工序形成的多层板60的一个面上形成组合布线层的实施形态。构成多层板60的双面或单面电路板的图示为简单起见全部省略(参照图12(a))。(1)在多层板60的一个面上的导体电路40的表面形成由铜-镍-磷组成的粗化层(参照图12(b))。
该粗化层62由无电解电镀形成。该无电解电镀水溶液的组成最好是，其铜离子、镍离子和次亚磷酸离子的浓度分别为2.2×10-2～4.1×10-2mol/l、2.2×10-3～4.1×10-3mol/l、0.20～0.25mol/l.。
因该范围析出的覆膜的结晶构造变成针状结构，故固定效果好。也可以在上述无电解电镀水溶液内除添加上述化合物之外再增加络合剂或添加剂。
作为粗化层的形成方法，如前所述，有利用铜-镍-磷针状合金电镀处理、氧化还原处理、沿颗粒边界蚀刻铜表面的处理形成粗化面的方法等。
(2)其次，在具有由上述(1)作成的粗化层62的多层板60上形成层间树脂绝缘层64(图12(c))。
层间树脂绝缘层64的形成可以实施利用幕帘涂敷、滚涂和印刷等涂敷已预先调整了粘度等的液体状树脂的方法，粘贴半硬化的B级状态的树脂薄膜的方法，压着或加热压着树脂薄膜的方法。
作为形成上述层间绝缘树脂层的树脂，最好始于使用从热硬化树脂、热可塑性树脂、感光性树脂(意指紫外线硬化树脂等)、将部分热硬化树脂丙烯酸化后的树脂、热硬化树脂和热可塑性树脂的树脂复合体、感光性树脂与热可塑性树脂的树脂复合体中选择的至少一种以上的树脂。此外，也可以使其含有硬化剂、反应促进剂、光反应重合剂、添加剂和溶剂等。
作为上述热硬化树脂，可以使用环氧树脂、苯酚树脂、聚酰亚胺树脂、双马来酰亚胺树脂、聚苯撑树脂、聚烯烃树脂和氟树脂等。
作为上述环氧树脂可以使用苯酚酚醛清漆树脂型、甲酚酚醛清漆树脂型等酚醛树脂型环氧树脂、已变成双环戊二烯的脂环式环氧树脂等。
作为上述感光性树脂，当对丙烯酸类树脂或热硬化树脂感光时，使甲基丙烯酸或丙烯基酸等与热硬化树脂的热硬化基发生丙烯酸化反应。
作为热可塑树脂，可以使用苯氧基树脂、聚醚砜(PES)、聚砜(PSF)、聚苯撑硫醚(PPS)、聚苯撑醚砜(PPES)、聚苯撑醚(PPE)、聚醚酰亚氨(PI)等。
作为上述树脂复合体，有热硬化树脂和热可塑性树脂、感光性树脂和热可塑性树脂的组合。
作为上述热硬化树脂和热可塑性树脂的组合，有苯酚树脂和聚醚砜树脂、聚酰亚胺树脂和聚磺树脂、环氧树脂和聚醚砜树脂、环氧树脂和苯氧基树脂的组合。
作为上述感光性树脂和热可塑性树脂的组合，有将部分环氧基甲基丙烯酸化的环氧树脂和聚醚砜树脂、丙烯酸类树脂和苯氧基树脂的组合。树脂复合体的混合比例可以是：热硬化树脂(感光性树脂)/热可塑树脂＝95/5～50/50。这是因为不损害耐热性，又能确保高的韧性值。
上述层间树脂绝缘层也可以是2层以上的结构。即，也可以由2层不同的树脂层构成。例如，也可以减小充填物成分来提高绝缘性，在上层，通过使可溶性充填物浸渍在酸或氧化剂中来提高无电解电镀膜的粘接性。形成的树脂层的厚度最好在20～70μm之间形成。特别在25～50μm之间则更好，这是因为若在这一厚度，无论是绝缘性还是电镀膜的粘接性都容易得到解决。
上述树脂薄膜是将酸或氧化剂中的可溶性的粒子(以下称作可溶性粒子)分散在难溶性的树脂(以下称作难溶性树脂)中而形成的。再有，本发明使用的‘难溶性’‘可溶性’术语的定义是：当在由同一酸或氧化剂形成的溶液中浸渍同一时间时，为方便起见，把溶解速度相对快的物质称作‘可溶性’，把溶解速度相对慢的物质称作‘难溶性’。
作为上述可溶性粒子，例如可举出对酸或氧化剂的可溶性树脂粒子(以下称作可溶性树脂粒子)、对酸或氧化剂的可溶性无机粒子(以下称作可溶性无机粒子)、对酸或氧化剂的可溶性金属粒子(以下称作可溶性金属粒子)等。这些可溶性粒子可以单独使用，也可以2种以上合并使用。
对上述可溶性粒子的形状没有特别的限制，可举出球状、破碎状等。此外，可溶性粒子的形状最好一样。这是因为可以形成具有均匀粗细的凹凸的粗化面。
作为上述可溶性粒子的平均粒径，最好是0.1～10μm。若在粒径范围内，也可以含有2种以上的不同粒径的粒子。即，含有平均粒径为0.1～0.5μm的可溶性粒子和平均粒径为1～3μm的可溶性粒子等。因此，可以形成较复杂的粗化面，和导体电路的粘接性好。再有，在本发明中，可溶性粒子的粒径是指可溶性粒子的最长的部分的长度。
作为上述可溶性树脂粒子，可举出由热硬化树脂、热可塑性树脂等形成的树脂，当浸渍在由酸或氧化剂形成的溶液时，只要比上述难溶性树脂溶解速度快就行，没有特别限制。
作为上述可溶性树脂粒子的具体例子，例如，可以举出由环氧树脂、苯酚树脂、聚酰亚胺树脂、聚苯撑树脂、聚烯烃树脂和氟树脂等形成的粒子，可以由这些树脂的某一种形成，也可以由2种以上的树脂的混合物形成。
此外，作为上述可溶性树脂粒子，也可以使用由橡胶形成的树脂粒子。作为上述橡胶，例如可举出聚丁二烯橡胶、环氧变性、聚氨酯变性、(甲基)丙烯腈变性等各种变性聚丁二烯橡胶、含有羧基的(甲基)丙烯腈·丁二烯橡胶等。通过使用这些橡胶，可溶性粒子容易溶解于酸或氧化剂中。即，当使用酸溶解可溶性粒子时，除强酸之外的酸也可以溶解，当使用氧化剂溶解可溶性粒子时，氧化力较弱的过锰酸也可以溶解。此外，当使用铬酸时，可以在低浓度下溶解。因此，酸和氧化剂不会残留在树脂表面，如后面所述，当在粗化面形成后加给氯化钯等催化剂时，不会发生催化剂加不上或催化剂被氧化的问题。
作为上述可溶性无机粒子，例如，可举出由从铝化合物、钙化合物、钾化合物、镁化合物和硅化合物中选择的至少一种化合物形成的粒子等。
作为上述铝化合物，例如可举出氧化铝、氢氧化铝等，作为上述钙化合物，例如可举出碳酸钙、氢氢化钙等，作为上述钾化合物，例如可举出碳酸钾等，作为上述镁化合物，例如可举出氧化镁、白云石、碱式碳酸镁等，作为上述硅化合物，例如可举出氧化硅、沸石等。它们可以单独使用，也可以2种以上合并使用。
作为上述可溶性金属粒子，例如可举出由从铜、镍、铁、锌、铅、金、银、铝、镁、钙、和硅中选择的至少一种金属形成的粒子等。此外，为了确保绝缘性，这些可溶性金属粒子也可以将其表层由树脂等包覆。
当将2种以上上述可溶性粒子混合使用时，作为混合的2种可溶性粒子的组合，最好是树脂粒子和无机粒子的组合。这是因为：因两者的导电性差，故能够确保树脂薄膜的绝缘性，同时，容易调整与难溶性树脂间的热膨胀，由树脂薄膜形成的层间树脂绝缘层不会发生裂缝，在层间树脂绝缘层和导体电路之间不会发生剥离。
作为上述难溶性树脂，当使用酸或氧化剂在层间树脂绝缘层上形成粗化面时，只要是能保持粗化面的形状的树脂，没有特别限制，例如，克举出热硬化树脂、热可塑性树脂以及它们的复合体。此外，也可以是给这些树脂赋予感光性的感光性树脂。通过使用感光性树脂，利用暴光、显影处理，可以在层间树脂绝缘层上形成通孔用开口。
在其中，最好是含有热硬化树脂的树脂。因此，即使经过电镀液或各种加热处理，也能够保持粗化面的形状。
作为上述难溶性树脂的具体例子，例如，可举出环氧树脂、苯酚树脂、聚酰亚胺树脂、聚苯撑树脂、聚烯烃树脂和氟树脂等。这些树脂可单独使用，也可以2种以上合并使用。
进而，最好是具有2个以上的环氧基的环氧树脂。不仅能够形成前述的粗化面，耐热性也好，所以，即使在热循环的条件下，也不会发生金属层的应力集中，难以引起金属层的剥离。
作为上述环氧树脂、例如，可以举出甲酚酚醛清漆型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、苯酚酚醛清漆型环氧树脂、烷基苯酚酚醛清漆型环氧树脂、双酚F型环氧树脂、萘型环氧树脂、双环戊二烯型环氧树脂、与酚类和具有酚醛羟基的芳香族醛的缩合物的环氧树脂、三缩水甘油基异氰脲酸酯和脂环式环氧树脂。它们可以单独使用，也可以2种以上合并使用。由此成为耐热性好的环氧树脂。
在本发明使用的树脂中，上述可溶性粒子最好大致均匀地分散在上述难溶性树脂中，这是因为：可以形成具有均匀粗细的凹凸的粗化面，即使在树脂薄膜上形成通孔，也能够确保其上形成的导体电路的金属层的粘接性。此外，也可以使用只在形成粗化面的表层部含有可溶性粒子的树脂薄膜。由此，因树脂薄膜的表层部以外的部分不暴露在酸或氧化剂中，故能够经层间树脂绝缘层确保导体电路间的绝缘性。
在上述树脂薄膜中，分散在难溶性树脂中的可溶性粒子的配合量最最好是树脂薄膜重量的3～40％。当可溶性粒子的配合量不到3％时，有时不能形成具有所要的凹凸的粗化面，若超过40％，在使用酸或氧化剂溶解可溶性粒子时，会溶解到树脂薄膜的深部，故经由树脂薄膜形成的层间树脂绝缘层不能维持导体电路间的绝缘性，有时会引起短路。
上述树脂薄膜最好除上述可溶性粒子、上述难溶性树脂之外还含有硬化剂和其它成分。
作为上述硬化剂，例如，可举出咪唑系硬化剂、胺系硬化剂、胍系硬化剂、这些硬化剂的环氧化合物或将这些硬化剂作成微胶囊的硬化剂、和亚磷酸三苯酯三苯基膦、四苯基·硼酸四苯酯等有机膦系化合物等。
上述硬化剂的含量最好是树脂薄膜重量的0.05～10％。若不到0.05％则树脂薄膜的硬化不充分，故酸或氧化剂侵入树脂薄膜的程度高，会损害树脂薄膜的绝缘性。另一方面，若超过10％，过剩的硬化剂成分会使树脂的组成变性，会引起可靠性的降低。
作为上述其它成分，例如，可举出不影响粗化面形成的无机化合物或树脂等填充物。作为上述无机化合物，例如，可举出氧化硅、氧化铝和白云石等，作为上述树脂，例如，可举出聚酰亚胺树脂、聚丙稀酸类树脂、聚酰胺酰亚胺树脂、聚苯撑树脂、密胺树脂(melanin)、烯烃系树脂。通过包含这些填充物，可以提高热膨胀系数的整合性或耐热性以及耐药品性等，从而提高了印刷线路板的性能。
此外，上述树脂薄膜也可以含有溶剂。作为上述溶剂，例如，可举出丙酮、丁酮、环己酮等酮类、乙酸乙酯、乙酸丁酯、乙酸溶纤剂和甲苯、二甲苯等芳香族炭化氢等。它们可以单独使用，也可以2种以上合并使用。
特别，在本发明中，作为形成后述的通孔70的层间树脂绝缘材料，最好使用把热硬化性树脂和热可塑性树脂的复合体作为树脂粘合剂的无电解电镀用粘接剂。也可以将半硬化状态的树脂薄膜积层后再使用。
(3)将在上述(2)形成的无电解电镀用粘接剂干燥后，设置通孔形成用的开口部65(图12(d))。
若是感光性树脂，则通过在暴光、显影后进行热硬化，若是热硬化性树脂，则通过在热硬化后进行激光加工，在上述粘接剂层64上设置通孔形成用开口部65。
(4)利用酸或氧化剂将存在已硬化的上述粘接剂层64的表面的环氧树脂粒子分解或溶解后出去，对粘接剂层表面进行粗化处理现有程序粗化面66(图12(e))。
这里，作为上述酸，有磷酸、盐酸、硫酸或蚁酸和醋酸等有机酸，但最好使用有机酸。这是因为粗化处理时，不容易使从通孔露出的金属导体层腐蚀。
另一方面，作为上述氧化剂，最好使用铬酸、过锰酸(过锰酸钾等)。
(5)其次，对粘接剂层64表面的粗化层66给予催化剂核。
催化剂核的给予最好使用贵金属离子或贵金属胶体等，一般，使用氯化钯或钯胶体。再有，为了固定催化剂核最好进行加热处理。作为这样的催化剂核，最好是钯。
(6)进而，对(无电解电镀用)粘接剂层64的表面进行无电解电镀，在整个粗化面上形成无电解电镀膜67(图12(f))。这时，无电解电镀膜67的厚度最好在0.1～5μm的范围内，0.5～3μm则更佳。
其次，在无电解电镀膜67上形成电镀保护膜68(图13(a))。作为电镀保护膜的组成物，最好使用特别由甲酚酚醛清漆型环氧树脂或苯酚酚醛清漆型环氧树脂的丙烯酸酯和咪唑硬化剂组成的组合物，但也可以使用其它市售的干膜。
(7)进而，对无电解电镀膜67上的未形成电镀保护膜的部分进行电解电镀，设置应形成上层导体电路72的导体层，同时，在开口62内部充填电解电镀膜69，形成通孔70(图12(b))。
这时，从开口5的外侧露出的电解电镀膜69的厚度最好是5～30μm。这里，作为上述电解电镀物最好使用电镀铜。
(8)进而，在除去电镀保护膜68后，使用硫酸和过氧化氢的混合液或过磷酸钠、过磷酸铵等腐蚀液溶解除去电镀保护膜下面的无电解电镀膜，形成独立的上层导体电路72和充填通孔70。
(9)其次，在上层导体电路72的表面形成粗化层74。
作为粗化层的形成方法，有腐蚀处理、研磨处理、氧化还原处理和电镀处理。
在这些处理中，氧化还原处理的氧化浴由NaOH(20g/l)、NaClO2(50g/l)、NaPO4(15.0g/l)进行，还原浴由NaOH(2.7g/l)、NaBH4(1.0g/l)进行。
此外，由铜镍合金层形成的粗化层利用无电解电镀处理析出来形成。
作为该合金的无电解电镀液，最好使用由硫酸铜1～40g/l、硫酸镍0.1～6.0g/l、柠檬酸1 0～20g/l、次亚磷酸盐1 0～100g/l、硼酸10～40g/l、界面活性剂0.01～10g/l组成的电镀浴。
进而，利用离子化倾向比铜大的钛以下的金属或规金属层复盖该粗化层的表面。
若上述金属是锡，则使用硼氟化锡-硫脲、氯化锡-硫脲液。这时，利用Cu-Sn的置换反应形成0.1～2μm左右的Sn层。若是贵金属，可以采用溅射或蒸镀等方法。
(10)其次，在该基板上作为层间树脂绝缘层形成无电解电镀用粘接剂层76。
(11)进而，重复上述工序(3)～(9)，在通孔70的正上方设置另外的通孔(省略图示)，同时，在比上层导体电路82更靠外侧的地方设置上层导体电路82(参照图13(c))，对该上层导体电路82的表面和包含省略图示的通孔的内壁的表面进行粗化处理，形成粗化层84。
(12)接着，涂敷焊锡保护膜组成物，将这样得到组合布线层的最外侧的表面复盖，待该涂膜干燥后，在该涂膜上放置描绘开口部的光掩膜，并进行暴光、显影处理，由此，在导体层中形成使应成为焊锡焊盘的导体部分(包含导体焊盘、通孔)露出的开口部91(参照图14(a))。
这里，露出的上述开口91的孔径可以比应成为焊锡焊盘的导体部分的直径大，此外，也可以使该导体部分完全露出。此外，相反，上述开口91的孔径可以比应成为焊锡焊盘的导体部分的直径小，可以用焊锡保护层90复盖该导体部分的周围。这时，可以用焊锡保护层90抑制将成为焊锡焊盘的部分，最终可以防止焊锡焊盘的剥离。
(13)进而，在从上述焊锡保护层90的开口部91露出的上述导体部分上形成由‘镍-金’形成的金属层，再形成焊锡焊盘。
镍层92最好是1～7μm，金层最好是0.01～0.06μm。这是因为：若镍层92太厚，电阻值会增大，太薄则容易剥离。另一方面，若金层94太厚，成本增加，太薄则与焊锡体的粘接效果降低。
(14)进而，对从在位于多层板的一面形成的组合布线层的最外侧的焊锡保护层的一方形成的开口部91(位于上方的开口部)露出的上述导体电路(焊锡焊盘)供给焊锡体，并形成焊锡凸缘96，同时，对从没有形成多层板的组合布线层一侧的表面露出的导体电路(焊锡焊盘)供给焊锡体，并形成T钉98或焊锡球100，由此制造出多层电路板(参照图14(b))。
作为焊锡体的供给方法，可以使用焊锡复印法或印刷法。
这里，焊锡复印法是在预成形料上贴合焊锡箔，通过蚀刻该焊锡箔，只留下与开口部分相应的地方，形成焊锡图形，并将其作为焊锡放置膜，在基板的焊锡保护膜开口部分涂敷助溶剂之后，将该焊锡放置膜积层，使焊锡图形与焊盘接触，并将其加热后进行复印的方法。另一方面，印刷法是将在与焊盘相应的地方设置了贯通孔的印刷掩膜(金属掩膜)放置在基板上，印刷焊锡膏后进行加热处理的方法。作为焊锡可以使用锡-银、锡-铟、锡-锌、锡-铋等。
再有，作为形成导电性凸缘96的焊锡体，最好使用熔点较低的锡/铅焊锡(熔点183℃)或锡/银焊锡(熔点220℃)，作为连接导电性钉98和导电性球100的焊锡体，最好使用熔点为230℃～270℃的熔点较高的锡/锑焊锡、锡/银焊锡和锡/银/铜焊锡。
(D2)两面组合布线层的形成
对于在利用上述(A)和(B)的工序形成的多层核心板60的两面形成组合布线层的实施形态，在进行了按上述(D1)的单面组合布线层形成工序(1)～(12)的处理之后(参照图17(a))，通过在组合布线层的最外侧的导体电路82的一部分上形成包含镍层92和金层94的焊锡焊盘95，可以制造出适合作为母板使用的多层电路板(参照图17(b))。
进而，对在构成上述两面组合布线层的一方的最外侧的导体电路82上形成的焊锡焊盘95供给焊锡体，形成焊锡凸缘96，同时，对构成另一方组合布线层的最外侧的导体电路82上形成的焊锡焊盘95供给焊锡体，形成T钉98或焊锡球100，由此，可以制造出适合作为可高密度安装电子元件的封装底板使用的多层电路板(参照图18)。
下面，说明实施例。
【实施例】
(实施例1)
(1)首先，制作构成多层板的双面电路板。该电路板把将由B级的浸渍了环氧树脂的玻璃布形成的预成型料和铜箔积层后通过加热加压而得到的单面敷铜积层板作为起始材料使用。
该绝缘性基体材料10的厚度是75μm，铜箔12的厚度为12μm，在该积层板的铜箔形成面和反面的表面具有厚度为10μm的粘接剂层，而且，层压薄膜本身的厚度为12μm的PET薄膜14。
(2)接着，在PET薄膜14上进行二氧化碳气体激光照射，形成贯通PET薄膜14和绝缘性基体材料10直到铜箔12的通孔形成用开口16，进而，利用紫外线激光照射进行该开口16内的清除处理。
在该实施形态中，通孔形成用开口的形成使用三菱电机制的高峰值短脉冲震荡型二氧化碳气体激光加工机，利用掩膜图像法，从PET薄膜一侧对树脂面层压了整体厚度为22μm的PET薄膜的基体材料厚度为75μm的玻璃布环氧树脂基体材料进行激光束照射，以100个孔的速度，形成φ150μm的通孔形成用开口。
此外，使用了清除处理用的YAG3次谐波的紫外线激光照射装置使用三菱电机公司制的GT605LDX，该用于清除处理的激光照射条件是：震荡频率为5kHz，脉冲能量是0.8mJ，冲击次数是10。
(3)对已结束清除处理的基板，进行以铜箔12作为电镀引导的电解铜电镀处理，在开口部16的上部留下一点点间隙，在该开口16内充填电解铜电镀物18，形成通孔20。
(4)进而，将PET薄膜14作为印刷掩膜，在充填开口16的铜电镀层18上充填导电性膏22，形成从绝缘性基体材料10的表面突出大致相当于PET薄膜14的厚度的突起状导体24。
(5)其次，将PET薄膜14从绝缘性基体材料10的表面剥离后，对突起状导体24侧的整个面涂敷环氧树脂粘接剂，在100℃下干燥30分钟，形成厚度为20μm的粘接剂层26。
(6)在加热温度为180℃、加热时间为70分钟、压力为2MPa、真空度为2.5×103Pa的条件下，在上述(5)形成的粘接剂层26上热压厚度为12μm的铜箔。
(7)然后，对基板两面的铜箔12和28进行适当的蚀刻处理，形成导体电路30和32(包含通孔焊接区)，制作成双面电路板34。
(8)其次，制作积层用单面电路板。该电路板和双面电路板34一样，以单面敷铜积层板作为起始材料。
首先，对绝缘性基体材料10上的铜箔进行适当的蚀刻处理，形成导体电路40，进而，在位于和导体电路40相反一侧的绝缘性基体材料10的表面层压PET薄膜14。
(9)然后，利用上述(2)～(5)工序中的处理在绝缘性基体材料10的一个表面形成导体电路40，在从绝缘性基体材料10的另一面到导体电路40的开口内充填电解铜电镀物18，同时，在该填电解铜电镀物18上形成突起状导体44，进而，在包含突起状导体44的绝缘性基体材料10的表面涂敷环氧树脂粘接剂46。
对该环氧树脂粘接剂进行预定形处理，形成用于多层化的粘接剂层，制作出3快这样的单面电路板50。
(10)把利用上述(1)～(9)的处理形成的1块双面电路板34和3块单面电路板50、52、54叠放在图3所示的规定的位置上，使用真空热压，在180℃的温度下积层后一起加压，作成多层板60。
(11)在构成这样的多层电路板60的最外侧的电路板中，在一块电路板50(下层基板)的导体电路40上，利用熔融温度约230℃的锡/锑焊锡，连接T钉64或焊锡球66，对另一块电路板52(上层基板)的导体电路40，供给熔融温度约183℃的锡/铅焊锡体，形成焊锡凸缘62，制作出多层电路板，进而，在将电子元件82放置在该多层电路板的上层电路板的状态下，在锡/铅焊锡的熔点附近使其软溶，通过将电子元件82的焊锡球84熔融固定在焊锡凸缘62上，制造出由多层电路板和电子元件构成的半导体装置。
(实施例2)
将4层单面电路板在图1所示的规定位置上积层，一起进行热压，形成多层板，对最外侧的一块电路板的导体电路(导体焊盘)形成焊锡凸缘，对于将从另一块电路板的外侧露出的突起装导体热压后形成的焊锡凸缘，除T钉或焊锡球已被粘接之外，和实施形态1一样制造多层电路板和半导体装置。
(实施例3)
如图2所示，在4层单面电路板中，位于最外侧的一块电路板在形成其导体电路的焊锡焊盘上形成焊锡凸缘，位于最外侧的另一块电路板对设在绝缘性基体材料上的开口不充填电解铜电镀层，对从该开口内露出的导体电路形成的焊锡焊盘供给焊锡体再与T钉连接，除此之外，和实施形态1一样制造多层电路板和半导体装置。
(实施例4)
如图2所示，在4层单面电路板中，在位于最外侧的表面和里面电路板上设置焊锡保护层，在从该焊锡保护层形成的开口露出的焊锡焊盘上形成焊锡凸缘，除此之外，和实施形态3一样制造多层电路板和半导体装置。
(实施形态5)
如图1所示，在4层单面电路板中，在位于最外侧的表面和里面电路板上设置焊锡保护层，在从该焊锡保护层形成的开口露出的焊锡焊盘上形成焊锡凸缘，除此之外，和实施形态3一样制造多层电路板和半导体装置。
(实施形态6)
(1)按实施例1的工序(1)～(10)进行处理，制造出L/S＝75μm/75μm，焊接区直径为250μm，通孔孔径为150μm，导体层的厚度为12μm，绝缘层的厚度为75μm的多层核心板。
(2)接着，在把两面形成了导体电路40的多层核心板60(参照图15(a))浸渍在由硫酸铜8g/l、硫酸镍0.6g/l、柠檬酸15g/l、次亚磷酸钠29g/l、硼酸31g/l、界面活性剂0.1g/l组成的pH＝9的无电解电镀液中，在该导体电路40的表面形成由厚度为3μm的铜-镍-磷形成的粗化层62。接着，水洗该基板，在50℃下，在由0.1mol/l硼氟化锡-1.0mol/l硫脲液形成的无电解锡置换电镀浴中浸渍1小时，在上述粗化层63的表面形成0.3μm的锡层(参照图15(b)，锡层未图示)
(3)将下述①～③得到的组合物混合搅拌后，调制成无电解电镀用粘接剂。
①将35成重量的甲酚酚醛清漆型环氧树脂(日本化药制，分子量2500)的25％丙烯酸类化合物(固体成分80％)、4成重量的感光性单体(东亚合成制，ALLONIX M315)、0.5成重量的消泡剂(SANNOPCO制，S-65)和3.6成重量的NMP搅拌混合在一起。
②将8成重量的聚醚砜(PES)和7.245成重量的平均粒径为0.5μm的环氧树脂粒子(三洋化成制，POLYMERPOL)混合后再添加20成重量的NMP进行搅拌混合。
③将2成重量的咪唑硬化剂(四国化成制，2E4MZ-CN)、2成重量的光开始剂(Chiba geigie制IRGACURE I-907)、0.2成重量的光增感剂(日本化学制，DETX-S)、1.5成重量的NMP搅拌混合在一起。
(4)把上述(3)调制的无电解电镀用粘接剂涂敷在已进行上述(2)的处理的基板60上(参照图15(c))，在干燥后形成了粘接剂层的该基板60的两面粘接印刷了φ85μm的黑圆的光掩膜，利用超高压水银灯以500mJ/cm2进行暴光。通过使用DMDG(二甘醇二甲基醚)溶液对其进行喷雾和显影，在粘接剂层上形成φ85μm的通孔开口65。进而，利用超高压水银灯以500mJ/cm2对该基板进行暴光，在100℃下暴光1小时，然后，在150℃下进行5小时的加热处理，形成具有尺寸精度相当于光掩膜的高精度的开口的厚度为35μm的层间绝缘材料层64(粘接剂层)(图15(d))。再有，在形成通孔的开口65上露出部分锡电镀层。
(5)将已形成通孔形成用开口65的基板在铬酸中浸渍20分钟，融解除去存在于粘接剂层表面的环氧树脂粒子，以Rmax＝1～5μm左右的深度对该粘接剂层64的表面进行粗化，形成粗化面66，然后浸渍在中性溶液(Siplay公司制)中进行水洗。
(6)通过给粘接剂层表面的粗化层66(粗化深度3.5μm)加钯催化剂(ATOTEK制)，对粘接剂层64和通孔形成用开口65的表面给予催化剂核。
(7)将基板浸渍在由以下组成的无电解铜电镀浴中，形成整个粗化面的厚度为0.6μm的无电解铜电镀膜67(参照图15(f))。这时，因无电解铜电镀膜67较薄，故在该膜的表面观察到粘接剂层64的粗化面66的凹凸。
【无电解电镀水溶液】
NiSO4                                  0.003mol/l
酒石酸                                 0.20mol/l
硫酸铜                                 0.03mol/l
HCHO                                   0.05mol/l
NaOH                                   0.10mol/l
α、α’-联二吡啶                         40mg/l
聚乙二醇(PEG)                             0.1g/l
【无电解电镀条件】
33℃的液体温度
(8)在上述(7)形成的无电解铜电镀膜67上粘贴市售的感光性干膜，放置掩膜，以100mJ/cm2暴光，以0.8％的碳酸钠进行显影处理，形成厚度为15μm的电镀保护膜68(参照图16(a))。
(9)其次，在以下条件下，对未形成电镀保护膜的部分进行电解电镀，形成厚度为20μm的电解电镀膜69，设置应形成上层导体电路72的导体层，同时，在开口部内充填电镀膜69，形成通孔70(参照图16(B))。
【电解电镀水溶液】
CuSO4·5H2O                          60g/l
水平剂(ATOTEK制，HL)                 40ml/l
硫酸                                 190g/l
光泽剂(ATOTEK制，UL)                 0.5ml/l
氯离子                               40ppm
【电解电镀条件】
发泡                                  3.0升/分
电流密度                              0.5A/dm2
设定电流值                            0.18A
电镀时间                              130分
(10)把电镀保护膜68剥离除去后，使用硫酸和过氧化氢的混合液、过磷酸钠、过磷酸铵等腐蚀液溶解除去电镀膜下的无电解电镀膜67，形成由无电解电镀膜67和电解铜电镀膜形成的厚20μm、L/S＝25μm/25μm的上层导体电路72。这时，通孔表面平坦，导体电路表面和通孔表面在同一水平面上。
(11)和上述(2)一样，在该基板上形成粗化层84，进而重复上述(3)～(10)的步骤，形成上层的层间树脂绝缘层76和导体电路82(包含通孔80)，在多层板60的两面形成组合布线层。
再有，在这里，在导体电路82的表面设置了由铜-镍形成的粗化层84，但在该粗化层84的表面不形成置换电镀层。
(12)另一方面，把将46.67成重量的已溶解于DMDG的60％重量的甲酚酚醛清漆型环氧树脂(日本化学制)的50％环氧基丙烯酸化了的赋予感光性的低聚物(分子量4000)、14.121成重量的已溶解于丁酮的80％重量的双酚A型环氧树脂(YUKA SHELL制EPICOAT 1001)、1.6成重量的咪唑硬化剂(四国化成制，2E4MZ-CN)、1.5成重量的作为感光性单体的多价丙烯酸类单体(日本化药制，R604)、30成重量的相同的多价丙烯酸类单体(共荣公司制，DPE6A)、0.36成重量的由丙烯酸酯聚合物形成的水平剂(共荣公司制，POLYFLOW No.75)混合，对该混合物添加20成重量的作为光开始剂的苯酮(关东化学制)和0.2成重量的作为光增感剂的EAB(保ケ谷化学制)，进而添加10成重量的DMDG(二甘醇二甲基醚)，得到在25℃下将粘度调整到1.4±0.3pa·s的焊锡保护膜组成物。
再有，粘度的测定使用B型粘度计(东京计器，DVL-B型)进行，60rpm时，使用回转器No.4，6rpm时，使用回转器No.3。
(13)在由上述(11)得到的组合布线层的两面涂敷20μm厚的由上述(12)得到的焊锡保护层组成物。接着，在70℃下，进行30分钟的干燥处理后，对铬层绘有焊锡保护膜开口部的圆形图案(掩蔽图形)的厚5mm的硷石灰玻璃板，使其形成铬层的一侧与焊锡保护膜紧贴，用1000mJ/cm2的紫外线进行暴光，并进行DMTG显影处理。进而，在80℃1小时、100℃1小时、120℃1小时、150℃3小时的条件下进行加热处理，形成焊盘部分开口(孔径200μm)的焊锡保护层90(厚20μm)。
(14)其次，把形成了焊锡保护层90的基板在由氯化镍30g/l、次亚磷酸钠10g/l、铬酸钠10g/l形成的pH＝5的无电解镍电镀液浸渍20分钟，在开口部形成厚5μm的镍电镀层92。进而，在93℃的条件下，把该基板在由氰化金钾2g/l、氯化氨75g/l、铬酸钠50g/l、次亚磷酸钠10g/l形成的无电解金电镀液中浸渍23秒钟，在镍电镀层92上形成0.03μm的金电镀层94。
由此，在上层导体电路82上形成包含镍电镀层92和金电镀层94的焊锡焊盘95，制作出适合于3层单面、6层双面的母板使用多层电路板(参照图17(b))。
在这样制造的多层电路板中，可以将多层核心板的通孔焊接区的形状作成圆形，焊接区间接可以在600μm左右，所以，可以密集地形成通孔，可以容易达到通孔的高密度化。而且，因可以增加多层核心板中的通孔数，故能够充分确保多层核心板内的导体电路和组合布线层内的导体电路的电连接。
此外，设在组合布线层的最外侧的焊锡焊盘95与安装包含LSI等半导体芯片的电子元件的封装底板的导电性球(焊锡球)连接，所以对封装底板的安装有利。
(实施例7)
在在按实施例6制造的多层电路板的最外侧的一方上层导体电路82上形成的焊锡焊盘95上形成焊锡凸缘96，在在最外侧的另一方上层导体电路82上形成的焊锡焊盘95上形成T钉98和焊锡球100，制造出适用于封装底板的多层电路板(参照图18)。
在这样制造的多层电路板中，经配设在从设在组合布线层的上方的焊锡保护层90的开口处露出的金电镀层94(焊锡焊盘)上的焊锡凸缘96，与LSI芯片等电子元件连接，经配设在从设在组合布线层的下方的焊锡保护层90的开口处露出的金电镀层94(焊锡焊盘)上的导电性钉98或导电性球100，与母板上的连接端子等连接，所以，可以实现电子元件的高密度安装。
(实施例8)
对构成多层板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例6一样制作多层电路板。
(实施例9)
通过热压厚20μm的环氧树脂薄膜形成层间树脂绝缘层，照射二氧化碳气体激光形成直径60μm的通孔形成用开口，用过锰酸溶液对包含该开口内壁的层间树脂绝缘层的表面进行粗化处理，除此之外，和实施例6一样制作多层电路板。
上述环氧树脂薄膜最好是和苯氧基树脂的树脂复合体，使其含有粗化层形成用粒子。
(实施例10)
对构成多层核心板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例9一样制作多层电路板。
(实施例11)
通过热压厚20μm的聚烯烃树脂薄膜形成层间树脂绝缘层，照射二氧化碳气体激光形成直径60μm的通孔形成用开口，然后，代替形成无电解电镀膜，不进行粗化处理而利用溅射法在包含开口内壁面的层间树脂绝缘层的表面形成候0.1μm的铜溅射膜或铜-镍溅射膜，除此之外，和实施例6一样制作多层电路板。
(实施例12)
对构成多层核心板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例11一样制作多层电路板。
(实施例13)
(1)按实施例1的工序(1)～(10)进行处理，制造出L/S＝75μm/75μm，焊接区直径为250μm，通孔孔径为150μm，导体层的厚度为12μm，绝缘层的厚度为75μm的多层核心板60。
(2)接着，对两面形成了导体电路40的多层核心板60(参照图12(a))的一面进行实施例6的(2)～(14)工序的处理，在多层核心板60的一面形成组合布线层，并形成包含镍电镀层92和金电镀层94的焊锡焊盘95，该悍焊盘95从覆盖该上层导体电路82上的焊锡保护层90的开口91内露出。
(3)在上述焊锡焊盘95上形成焊锡凸缘96，在未形成组合布线层的多层板60的导体电路40上配设T钉98或焊锡球100，制造出适用于封装底板的单面3层的多层电路板(参照图14(b))。
(实施例14)
对构成多层板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例13一样制作多层电路板。
(实施例15)
通过热压厚20μm的环氧树脂薄膜形成层间树脂绝缘层，照射二氧化碳气体激光形成直径60μm的通孔形成用开口，用过锰酸溶液对包含该开口内壁面的层间树脂绝缘层的表面进行粗化处理，除此之外，和实施例13一样制作多层电路板。
上述环氧树脂薄膜最好是和苯氧基树脂的树脂复合体，使其含有粗化层形成用粒子。
(实施例16)
对构成多层核心板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例15一样制作多层电路板。
(实施例17)
通过热压厚20μm的聚烯烃树脂薄膜形成层间树脂绝缘层，照射二氧化碳气体激光形成直径60μm的通孔形成用开口，然后，代替形成无电解电镀膜，不进行粗化处理而利用溅射法在包含开口内壁面的层间树脂绝缘层的表面形成厚0.1μm的铜溅射膜或铜-镍溅射膜，除此之外，和实施例13一样制作多层电路板。
(实施例18)
对构成多层核心板的双面电路板和单面电路板的通孔形成用非贯通孔充填导电性膏，形成通孔，同时，利用与该通孔形成同一的工序在通孔上充填导电性膏，形成突起状导体，除此之外，和实施例17一样制作多层电路板。
(比较例)
(1)将由厚0.8μm的两面敷铜积层板形成的绝缘基板作为核心板，用钻头在该核心板上钻出直径300μm的贯通孔，然后，进行无电解电镀、电解电镀处理，形成包含通孔的导体层，进而，在包含通孔的导体层的整个表面设置粗化层，在通孔内充填非导电性的填孔用充填材料，并使其干燥硬化。
(2)接着，除去从通孔露出的充填材料，使其平坦化，对其表面进行无电解电镀、电解电镀处理，形成厚电镀层，从而形成导体电路和成为复盖充填通孔的的充填材料的导体层的部分。
(3)在形成了导体电路和成为复盖充填通孔的的充填材料的导体层的部分的基板的表面形成蚀刻保护层，蚀刻除去未形成蚀刻保护层部分的电镀膜，进而剥离除去蚀刻保护层，从而形成独立的导体电路和复盖充填材料的导体层。
进而，按和实施例4的(2)～(14)同样的工序制造多层电路板。
在上述实施例1～5中，考察从LSI芯片等电子元件到焊锡凸缘、BGA(球栅阵列)或PGA(钉栅阵列)的布线长度、焊接区形成数和焊接区总面积，结果表明：与过去的印刷线路板相比，布线长度变成8/10～1/2，焊接区形成数为1.5～2.0倍，焊接区总面积成为2/3～8/10，能够实现高密度布线，实施例4和实施例5可以进一步提高作为封装底板的绝缘性。
在实施例6～18中，考察从LSI芯片等电子元件到焊锡凸缘、BGA(球栅阵列)或PGA(钉栅阵列)的布线长度、核心的焊接区形成数，结果表明：与比较例相比，布线长度可以缩短10～25％，单位面积(cm2)的核心焊接区形成数可以增加10～30％，没有发现对电特性和可靠性带来坏的影响。
如上所述，若按照本发明的多层电路板，以硬质绝缘性基体材料的一面或两面具有导体电路，并具有对从与导体电路形成面相反的面照射激光而形成的微细的开口充填了导电性物质的通孔的单面或双面电路板作为基本构成，通过将它们适当组合、积层后一起进行热压而形成的多层板可以大幅度提高基板内的布线密度，不象过去那样设置通孔，经充填通孔可以充分确保电路板间的电连接，所以，可以很好地利用来作为安装LSI芯片等电子元件的封装底板。
进而，以这样的多层板为核心，在该多层核心板的一面或两面设置了组合布线层的多层电路板不仅可以作为封装底板，而且可以很好地利用来作为安装封装底板的母板。
在多层电路板最外侧的一块电路板上形成导电性凸缘，在最外侧的另一块电路板上配设导电性钉或导电性球，这样的结构对封装底板来说是很合适的，因可以高密度地配置使电子元件和母板电连接的导电性凸缘、导电性钉或导电性球，故可以实现高密度布线和电子元件的高密度安装。此外，因应力也得到缓和，故可以确保布线不起翘及T钉或导电性凸缘的平坦性。

Claims (18)

1、一种多层电路板，其特征在于：
在由硬化树脂材料形成的硬质绝缘基板的一个面上具有导体电路，并把具有在贯通该绝缘硬质基板并延伸到上述导体电路的由激光加工形成的开口内，以从绝缘基板的表面突出5～30μm的状态充填导电性物质而形成的通孔的单面电路板和具有将与上述单面电路板相同的单面电路板的通孔进行堵塞的导体电路的双面电路板，通过粘接剂积层起来并一起进行热压而形成。
2、权利要求1记载的多层电路板，其特征在于：
在位于上述多层电路板的最外侧的一块电路板的表面上设置阻焊层将该导体电路覆盖，此外，在位于最外侧的另一块电路板的表面，也设置阻焊层将该导体电路覆盖。
3.权利要求1或2记载的多层电路板，其特征在于：
在上述多层电路板的位于最外侧的一块多层电路板的表面上形成位于上述通孔的正上方并与该通孔电连接的导电性凸缘，在位于最外侧的另一块多层电路板的表面上配设导电性钉或导电性球。
4、权利要求1或2记载的多层电路板，其特征在于：充填在构成上述多层电路板的各电路板的通孔中的导电性物质是经电解处理形成的金属电镀层，并形成与该金属电镀层电连接的突起状导体。
5.权利要求4记载的多层电路板，其特征在于：
上述突起状导体由低熔点金属形成。
6、权利要求4记载的多层电路板，其特征在于：
上述突起状导体由导电性膏形成。
7、权利要求1或2记载的多层电路板，其特征在于：
充填在构成上述多层电路板的各电路板的通孔中的导电性物质是由金属粒子、热硬化性或热可塑性树脂形成的导电性膏。
8、一种半导体装置，它是在多层电路板的一个面上安装电子元件，并将另一个面与母板进行结合的半导体装置，其中，上述多层电路板为在由硬化树脂材料形成的硬质绝缘基板的一个面上具有导体电路，并把具有在贯通该绝缘硬质基板并延伸到上述导体电路的由激光加工形成的开口内，以从绝缘基板的表面突出5～30μm的状态充填导电性物质而形成的通孔的单面电路板和具有将与上述单面电路板相同的单面电路板的通孔进行堵塞的导体电路的双面电路板，通过粘接剂积层起来并一起进行热压而形成的多层电路板，该半导体装置的特征在于：
构成上述多层电路板的各电路板的通孔间的距离不同，上述距离从结合母板一侧的电路板到安装电子元件一侧的电路板逐渐减小。
9、一种半导体装置，其特征在于：
包含权利要求1记载的多层电路板和与在该多层电路板的最外侧的电路板上形成的导电性凸缘电连接的电子元件。
10、权利要求8记载的半导体装置，其特征在于：
在安装上述电子元件的最外侧的电路板的周边部配置加固构件，同时，在与该电路板相对的最外侧的另一块电路板的表面上电连接电容芯片。
11、权利要求8记载的半导体装置，其特征在于：
在与安装上述电子元件的电路板相反一侧的位于最外侧的电路板的表面上，将电容芯片与上述电子元件的正下方的通孔进行电连接。
12、权利要求8记载的半导体装置，其特征在于：
在安装上述电子元件的电路板的周边部粘接固定加固构件。
13、一种多层电路板，其特征在于：
将权利要求1记载的多层电路板作为多层核心板，在上述多层核心板的一面或两面交互积层层间树脂绝缘层和导体层，且各导体层间形成由通孔连接的组合布线层。
14、权利要求13记载的多层电路板，其特征在于：
上述组合布线层的通孔的一部分位于上述多层核心板形成的通孔的正上方，与该通孔直接连接。
15、权利要求13记载的多层电路板，其特征在于：
构成上述多层电路板的各电路板的绝缘性基体材料是从玻璃纤维环氧树脂、玻璃纤维双马来酰亚胺-三嗪树脂、玻璃纤维聚苯撑醚树脂、芳香族聚酰胺无纺纤维环氧树脂和芳香族聚酰胺无纺纤维聚酰亚胺树脂中选择的任何一种硬质材料形成。
16、权利要求15记载的多层电路板，其特征在于：
构成上述多层电路板的各电路板的绝缘性基体材料是由厚度为20～100μm的玻璃纤维环氧树脂形成，上述充填通孔直径为50～250μm。
17、权利要求16记载的多层电路板，其特征在于：
构成上述多层电路板的各电路板的通孔在脉冲能量为5～100mJ、脉冲宽度为1～100μs、脉冲间隔在0.5ms以上、冲击次数为1～50的条件下，对利用照射玻璃纤维环氧树脂表面的二氧化碳气体激光器形成的开口形成。
18.权利要求1记载的多层电路板，其特征在于：
上述单面电路板的导体电路或上述双面电路板的导体电路之中，在与上述通孔的突出部连接的导体电路的表面形成有粗化面。
CNB008030944A 1999-11-26 2000-11-24 多层电路板和半导体装置 Expired - Fee Related CN1319157C (zh)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP33553499 1999-11-26
JP335534/1999 1999-11-26
JP335534/99 1999-11-26
JP245656/00 2000-08-14
JP2000245650A JP4592890B2 (ja) 1999-11-26 2000-08-14 多層回路基板
JP245648/00 2000-08-14
JP245656/2000 2000-08-14
JP245649/00 2000-08-14
JP2000245648A JP2001217356A (ja) 1999-11-26 2000-08-14 多層回路基板および半導体装置
JP245650/00 2000-08-14
JP2000245649A JP4592889B2 (ja) 1999-11-26 2000-08-14 多層回路基板
JP245649/2000 2000-08-14
JP2000245656A JP4592891B2 (ja) 1999-11-26 2000-08-14 多層回路基板および半導体装置
JP245650/2000 2000-08-14
JP245648/2000 2000-08-14
PCT/JP2000/008291 WO2001039267A1 (fr) 1999-11-26 2000-11-24 Carte de circuit imprime multicouches et dispositif semi-conducteur

Publications (2)

Publication Number Publication Date
CN1338117A CN1338117A (zh) 2002-02-27
CN1319157C true CN1319157C (zh) 2007-05-30

Family

ID=27531232

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008030944A Expired - Fee Related CN1319157C (zh) 1999-11-26 2000-11-24 多层电路板和半导体装置

Country Status (6)

Country Link
US (1) US6534723B1 (zh)
EP (2) EP1156525A4 (zh)
KR (1) KR100763692B1 (zh)
CN (1) CN1319157C (zh)
TW (1) TW512653B (zh)
WO (1) WO2001039267A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN102686053A (zh) * 2011-02-15 2012-09-19 日本特殊陶业株式会社 多层布线基板的制造方法
CN113544311A (zh) * 2019-01-01 2021-10-22 卡特拉姆有限责任公司 具有比电路板层厚的迹线的多层电路板

Families Citing this family (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1075172B1 (en) * 1998-02-26 2005-11-23 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
TW526693B (en) * 2000-06-15 2003-04-01 Murata Manufacturing Co Multilayer circuit component and method for manufacturing the same
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
KR100384769B1 (ko) * 2001-06-21 2003-05-23 (주)포커스전자 반도체 검사용 기기에 사용되는 인쇄회로기판에 있어서,인쇄회로기판에 형성된 테스트죤의 홀이 폐쇄된 기판과 그폐쇄방법
KR100416141B1 (ko) * 2001-06-22 2004-01-31 삼성에스디아이 주식회사 카본계 물질로 형성된 에미터를 갖는 전계 방출표시소자의 제조방법
TW532052B (en) * 2001-06-27 2003-05-11 Ngk Spark Plug Co Production method of a distribution substrate
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
CN100550355C (zh) * 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
US6690580B1 (en) * 2002-03-07 2004-02-10 Amd, Inc. Integrated circuit structure with dielectric islands in metallized regions
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US6806563B2 (en) * 2003-03-20 2004-10-19 International Business Machines Corporation Composite capacitor and stiffener for chip carrier
JP4029759B2 (ja) 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
US7235910B2 (en) * 2003-04-25 2007-06-26 Metglas, Inc. Selective etching process for cutting amorphous metal shapes and components made thereof
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP4266326B2 (ja) * 2003-05-21 2009-05-20 タイコエレクトロニクスアンプ株式会社 電気接続構造および電気接続システム
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
TWI220304B (en) * 2003-06-20 2004-08-11 Advanced Semiconductor Eng Flip-chip package substrate and flip-chip bonding process thereof
US6861754B2 (en) * 2003-07-25 2005-03-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with anchor type seal ring
US8166101B2 (en) 2003-08-21 2012-04-24 Microsoft Corporation Systems and methods for the implementation of a synchronization schemas for units of information manageable by a hardware/software interface system
US8238696B2 (en) 2003-08-21 2012-08-07 Microsoft Corporation Systems and methods for the implementation of a digital images schema for organizing units of information manageable by a hardware/software interface system
US7401104B2 (en) * 2003-08-21 2008-07-15 Microsoft Corporation Systems and methods for synchronizing computer systems through an intermediary file system share or device
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100567087B1 (ko) 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US7143022B1 (en) 2003-12-30 2006-11-28 Hewlett-Packard Development Company, L.P. System and method for integrating subcircuit models in an integrated power grid analysis environment
US7679004B2 (en) * 2004-03-03 2010-03-16 Shinko Electric Industries Co., Ltd. Circuit board manufacturing method and circuit board
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
KR100659521B1 (ko) * 2004-04-06 2006-12-20 가부시키가이샤 무라타 세이사쿠쇼 내부도체의 접속구조 및 다층기판
US7778962B2 (en) * 2004-04-30 2010-08-17 Microsoft Corporation Client store synchronization through intermediary store change packets
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7335979B2 (en) * 2004-06-28 2008-02-26 Intel Corporation Device and method for tilted land grid array interconnects on a coreless substrate package
US20080053593A1 (en) * 2004-06-28 2008-03-06 Tdk Corporation Production Method of Multilayer Electronic Device
US7220132B2 (en) * 2004-06-28 2007-05-22 Intel Corporation Tilted land grid array package and socket, systems, and methods
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
JP4319976B2 (ja) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
JP2006245076A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
US7286366B2 (en) 2005-03-24 2007-10-23 Motorola, Inc. Multilayer circuit board with embedded components and method of manufacture
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4093425B2 (ja) 2005-04-26 2008-06-04 Ｔｄｋ株式会社 積層基板の製造方法
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
KR100712549B1 (ko) * 2006-01-31 2007-05-02 삼성전자주식회사 패키지 리드를 포함하는 멀티 스택 패키지
JP5105042B2 (ja) * 2006-03-23 2012-12-19 イビデン株式会社 多層プリント配線板
US7523545B2 (en) 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
US9615463B2 (en) * 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
JP4719657B2 (ja) * 2006-09-28 2011-07-06 富士通株式会社 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
KR100826979B1 (ko) 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
JPWO2008053833A1 (ja) 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US9003648B2 (en) * 2007-01-02 2015-04-14 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
ITRM20070189A1 (it) * 2007-04-04 2008-10-05 Uni Degli Studi Magna Graecia Di Catanzaro Deposizione di strati di materiali porosi su supporti strati cosi' ottenuti e dispositivi che li comprendono
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
US20080304267A1 (en) * 2007-06-07 2008-12-11 Lin Yu-Ho Stationary led lamp
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
JP2009049051A (ja) * 2007-08-14 2009-03-05 Elpida Memory Inc 半導体基板の接合方法及びそれにより製造された積層体
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR100998303B1 (ko) * 2007-12-13 2010-12-03 삼성에스디아이 주식회사 보호회로 조립체 및 이를 구비하는 배터리 팩
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5191283B2 (ja) * 2008-06-06 2013-05-08 セイコープレシジョン株式会社 溶着機、多層プリント配線板の製造方法
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
CN102802344B (zh) * 2008-09-30 2015-06-17 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
KR20100062550A (ko) * 2008-12-02 2010-06-10 삼성전기주식회사 패턴부가 형성된 솔더 레지스트층을 구비한 패키지 기판 및그 제조방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2010186848A (ja) * 2009-02-12 2010-08-26 Fujitsu Ltd 電子部品ユニットの製造方法
US8179639B2 (en) * 2009-03-02 2012-05-15 Seagate Technology Llc Head gimbal assembly without bus traces for plating
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
CN102484951A (zh) * 2009-09-02 2012-05-30 松下电器产业株式会社 印刷电路板、积层多层基板及其制造方法
KR101101432B1 (ko) * 2009-09-08 2012-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
JPWO2011061969A1 (ja) * 2009-11-18 2013-04-04 株式会社フジクラ 部分多層配線基板及びその製造方法
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
JP2012084799A (ja) 2010-10-14 2012-04-26 Panasonic Corp 電子回路
US8698303B2 (en) * 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
CN102905465A (zh) * 2011-07-26 2013-01-30 鸿富锦精密工业（深圳）有限公司 双面电路板结构
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
TWI458414B (zh) * 2012-05-24 2014-10-21 Viking Tech Corp A substrate conduction process method
CN103687306A (zh) * 2012-09-05 2014-03-26 北大方正集团有限公司 一种印刷电路板及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP2014150091A (ja) * 2013-01-31 2014-08-21 Kyocer Slc Technologies Corp 配線基板およびその製造方法
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US10231333B1 (en) 2013-08-27 2019-03-12 Flextronics Ap, Llc. Copper interconnect for PTH components assembly
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR102172314B1 (ko) * 2013-11-12 2020-10-30 삼성전자주식회사 반도체 장치
KR20150062558A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
KR102008491B1 (ko) * 2013-12-31 2019-08-07 코오롱인더스트리 주식회사 유기 절연막용 감광성 수지 조성물
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
JP6128046B2 (ja) * 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
US9920893B2 (en) * 2014-06-18 2018-03-20 General Led Opco, Llc Busline LED module
JP5797309B1 (ja) * 2014-07-22 2015-10-21 株式会社フジクラ プリント配線板
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9673287B2 (en) 2014-12-15 2017-06-06 Infineon Technologies Americas Corp. Reliable and robust electrical contact
DE102015101440B4 (de) * 2015-02-02 2021-05-06 Infineon Technologies Ag Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine
US10154583B1 (en) 2015-03-27 2018-12-11 Flex Ltd Mechanical strain reduction on flexible and rigid-flexible circuits
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
CN105357911B (zh) * 2015-12-16 2019-04-02 拓卡奔马机电科技有限公司 一种铺布机转接盒新型的电气连接结构
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
US10811182B2 (en) * 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
CN108538799B (zh) 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
US10446515B2 (en) * 2017-03-06 2019-10-15 Advanced Semiconductor Engineering, Inc. Semiconductor substrate and semiconductor packaging device, and method for forming the same
US10381296B2 (en) 2017-03-06 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10535845B1 (en) 2017-07-14 2020-01-14 Flex Ltd. Flexible and stretchable chain battery
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102442386B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판
KR102483613B1 (ko) * 2017-10-20 2023-01-02 삼성전기주식회사 인쇄회로기판
CN107734856A (zh) * 2017-11-15 2018-02-23 泰州市博泰电子有限公司 一种高压线束配电盒pcb板的制作方法
US10426029B1 (en) * 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US10687421B1 (en) 2018-04-04 2020-06-16 Flex Ltd. Fabric with woven wire braid
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
US10575381B1 (en) 2018-06-01 2020-02-25 Flex Ltd. Electroluminescent display on smart textile and interconnect methods
US10667398B1 (en) * 2018-09-26 2020-05-26 United States Of America As Represented By The Administrator Of Nasa Dual dynamic random (DDR) access memory interface design for aerospace printed circuit boards
KR102551909B1 (ko) * 2018-10-16 2023-07-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI809055B (zh) * 2019-03-13 2023-07-21 美商凱特聯有限責任公司 具有在積層期間形成的導電跡線之催化性積層板
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
CN110689820A (zh) * 2019-10-09 2020-01-14 深圳市科伦特电子有限公司 一种led灯板及制作工艺
US11528806B2 (en) 2020-02-22 2022-12-13 Kla Corporation Electromagnet coils made from flexible circuits
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法
CN220915521U (zh) * 2021-03-26 2024-05-07 株式会社村田制作所 布线基板及层叠基板
TWI803174B (zh) * 2022-01-27 2023-05-21 福懋科技股份有限公司 應用於球柵陣列封裝基板的球墊及形成方法
WO2023175965A1 (ja) * 2022-03-18 2023-09-21 日本電気株式会社 基地局及び電波の放射方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US5292574A (en) * 1990-08-08 1994-03-08 Nec Corporation Ceramic substrate having wiring of silver series
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH11214846A (ja) * 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JPH11307936A (ja) * 1998-04-16 1999-11-05 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2658672B2 (ja) * 1991-10-11 1997-09-30 日本電気株式会社 Ｉ／ｏピンの修理構造および修理方法
JP3059568B2 (ja) 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
DE69417684T2 (de) * 1993-10-29 1999-09-09 Dai-Ichi Kogyo Seiyaku Co. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP3512225B2 (ja) 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JP3199592B2 (ja) * 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
EP1250033B1 (en) * 1996-12-26 2004-09-08 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electronic component
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JPH1154926A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 片面回路基板およびその製造方法
JPH1154934A (ja) 1997-06-06 1999-02-26 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JP2000003980A (ja) 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US5292574A (en) * 1990-08-08 1994-03-08 Nec Corporation Ceramic substrate having wiring of silver series
JPH0917828A (ja) * 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
JPH11214846A (ja) * 1998-01-28 1999-08-06 Ibiden Co Ltd 多層プリント配線板
JPH11307936A (ja) * 1998-04-16 1999-11-05 Ibiden Co Ltd 多層プリント配線板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686053A (zh) * 2011-02-15 2012-09-19 日本特殊陶业株式会社 多层布线基板的制造方法
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102595799B (zh) * 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102625604A (zh) * 2012-03-20 2012-08-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN102625604B (zh) * 2012-03-20 2014-10-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN113544311A (zh) * 2019-01-01 2021-10-22 卡特拉姆有限责任公司 具有比电路板层厚的迹线的多层电路板
CN113544311B (zh) * 2019-01-01 2022-08-26 卡特拉姆有限责任公司 具有比电路板层厚的迹线的多层电路板

Also Published As

Publication number Publication date
CN1338117A (zh) 2002-02-27
US6534723B1 (en) 2003-03-18
EP1760778A3 (en) 2008-05-28
EP1760778A2 (en) 2007-03-07
WO2001039267A1 (fr) 2001-05-31
KR20010082311A (ko) 2001-08-29
KR100763692B1 (ko) 2007-10-04
EP1156525A1 (en) 2001-11-21
EP1156525A4 (en) 2005-12-14
TW512653B (en) 2002-12-01

Similar Documents

Publication Publication Date Title
CN1319157C (zh) 多层电路板和半导体装置
US8481424B2 (en) Multilayer printed wiring board
TWI309849B (zh)
EP1667507B1 (en) A multilayer printed circuit board
TWI287414B (en) Printed wiring board and manufacturing method of printed wiring board
US6376049B1 (en) Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO2007074941A1 (ja) 多層プリント配線板
WO2004077560A1 (ja) 多層プリント配線板
WO2000018202A1 (fr) Tableau de connexions multicouche d'accumulation
JP2007221125A (ja) 導電素子を誘電体層に埋め込む方法およびプロセス
JP2001217550A (ja) 多層回路基板および半導体装置
JP4475875B2 (ja) プリント配線板
JP2000349437A (ja) 多層配線基板とその製造方法
JP4493923B2 (ja) プリント配線板
JP4592889B2 (ja) 多層回路基板
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP4592929B2 (ja) 多層回路基板
JP2001217356A (ja) 多層回路基板および半導体装置
JPH11307687A (ja) パッケージ基板
JP4592890B2 (ja) 多層回路基板
JP4468528B2 (ja) 多層プリント配線板およびその製造方法。
JP4159136B2 (ja) 多層プリント配線板
JPH11251752A (ja) 多層プリント配線板
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20191124