JP2003017862A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP2003017862A
JP2003017862A JP2001200332A JP2001200332A JP2003017862A JP 2003017862 A JP2003017862 A JP 2003017862A JP 2001200332 A JP2001200332 A JP 2001200332A JP 2001200332 A JP2001200332 A JP 2001200332A JP 2003017862 A JP2003017862 A JP 2003017862A
Authority
JP
Japan
Prior art keywords
manufacturing
resin
wiring board
prepreg
porous film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001200332A
Other languages
English (en)
Inventor
Toshiyuki Kawashima
敏行 川島
Shinji Tawara
伸治 田原
Kenichi Ikeda
健一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2001200332A priority Critical patent/JP2003017862A/ja
Priority to US10/363,575 priority patent/US7121000B2/en
Priority to EP02738844A priority patent/EP1404165A4/en
Priority to PCT/JP2002/006537 priority patent/WO2003005787A1/ja
Priority to CNB028024583A priority patent/CN1292629C/zh
Publication of JP2003017862A publication Critical patent/JP2003017862A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 絶縁層を形成するためのギャップの制御が容
易なため量産化に有利であり、しかも基板全体の薄層化
が可能で、基板表面の平坦化にも有利な多層配線基板の
製造方法、並びに、その製法で得られうる多層配線基板
を提供する。 【解決手段】 絶縁層１１の両面に配線パターン１２が
形成された複数の両面配線基板１０を、樹脂多孔質膜に
熱硬化性樹脂を含浸させたプリプレグ１を介して積層し
た状態で、その積層物を加熱加圧して一体化させる工程
を含む多層配線基板の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂多孔質膜に熱
硬化性樹脂を含浸させたプリプレグを用いて、複数の両
面配線基板を積層一体化する工程を含む多層配線基板の
製造方法、並びに、その製法で得られうる多層配線基板
に関する。
【０００２】
【従来の技術】従来より、電子機器などに使用される多
層配線基板のコア基板や絶縁層等の形成工程には、熱硬
化性樹脂をガラス繊維織物や高分子不織布などに含浸さ
せて半硬化させたプリプレグ等が使用されてきた。当該
プリプレグは、例えば両面に積層した銅箔と共に熱プレ
スすることによって両面銅箔積層板が得られ、その銅箔
に配線パターンを形成することにより、多層配線基板を
製造するための両面配線基板（コア基板を含む）として
使用することができる。
【０００３】近年、上記のような多層配線基板は、配線
の高集積化のために、配線パターンがより微細化すると
共に、多層構造化や各層の薄層化が行われている。この
ため、上記のようなプリプレグとして、薄層化が可能
で、レーザービア加工がより容易に行える高分子不織布
を補強相に使用したプリプレグが提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、高分子
不織布を補強相に使用したプリプレグでは、製造上の理
由などから薄層化に限界があり、また、表面に繊維の凹
凸が生じ易く、平坦な絶縁層が形成しにくくなる。この
ため、特に各層の薄層化された多層配線基板では、プリ
プレグを積層する代わりに熱硬化性樹脂を塗布したり、
熱硬化性樹脂のシートを積層して絶縁層を形成する方法
がとられていた。しかし、これらの方法では補強相が存
在しないため、絶縁層を形成するためのギャップの制御
が困難になるなど、量産化の面から有利な方法とは言え
なかった。
【０００５】なお、高分子不織布の代わりに、芳香族ポ
リアミド等からなる多孔質フィルムを用いたプリプレグ
も知られているが（特開平９−３２４０６０号公報
等）、このようなプリプレグは、通常、その両面に銅箔
を積層一体化した両面銅箔積層板を製造するために使用
されていた。
【０００６】そこで、本発明の目的は、絶縁層を形成す
るためのギャップの制御が容易なため量産化に有利であ
り、しかも基板全体の薄層化が可能で、基板表面の平坦
化にも有利な多層配線基板の製造方法、並びに、その製
法で得られうる多層配線基板を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、下記の如き
本発明により達成できる。すなわち、本発明の多層配線
基板の製造方法は、絶縁層の両面に配線パターンが形成
された複数の両面配線基板を、樹脂多孔質膜に熱硬化性
樹脂を含浸させたプリプレグを介して積層した状態で、
その積層物を加熱加圧して一体化させる工程を含むこと
を特徴とする。
【０００８】上記において、前記両面配線基板の絶縁層
は、樹脂多孔質膜に熱硬化性樹脂を含浸させたものであ
ることが好ましい。
【０００９】更に、前記一体化させた積層物に、複数層
の配線パターンを貫通するビアホールを形成した後、少
なくともそのビアホール内に金属のメッキを行う工程を
含むことが好ましい。
【００１０】一方、本発明の多層配線基板は、上記いず
れかに記載の製造方法により製造することができる多層
配線基板である。
【００１１】［作用効果］本発明の多層配線基板の製造
方法によると、複数の両面配線基板を樹脂多孔質膜に熱
硬化性樹脂を含浸させたプリプレグを介して積層した状
態で、その積層物を加熱加圧して一体化させるため、高
分子不織布を含むプリプレグを用いる場合と比較して、
樹脂多孔質膜が変形してより平坦な絶縁層を形成するこ
とができ、しかもその薄層化が可能となる。また、樹脂
多孔質膜がスペーサ的な機能を有するため、加圧力によ
って容易に絶縁層のギャップ制御が行えるので、量産化
に有利な製造方法を提供することができる。
【００１２】前記両面配線基板の絶縁層は、樹脂多孔質
膜に熱硬化性樹脂を含浸させたものである場合、両面配
線基板の絶縁層も薄層化が図れ、基板全体をより薄くす
ることができる。
【００１３】前記一体化させた積層物に、複数層の配線
パターンを貫通するビアホールを形成した後、少なくと
もそのビアホール内に金属のメッキを行う工程を含む場
合、ビアホール内のメッキによって複数層の配線パター
ンを導電接続することができる。
【００１４】一方、本発明の多層配線基板によると、上
記の如き作用効果を有するプリプレグを介して積層され
た積層構造を有するため、基板全体の薄層化が可能で、
基板表面の平坦度が良好になり、電子部品の実装などの
後工程に有利になる。しかも絶縁層を形成するためのギ
ャップ制御が容易となるため量産化に有利な多層配線基
板とすることができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら第１実施形態から第３実施形
態、プリプレグの順で説明する。図１〜図３は本発明の
多層配線基板の製造方法の第１実施形態〜第３実施形態
に対応する工程図である。
【００１６】（第１実施形態）本発明の多層配線基板の
製造方法は、図１に示すように、絶縁層１１の両面に配
線パターン１２が形成された複数の両面配線基板１０
を、樹脂多孔質膜に熱硬化性樹脂を含浸させたプリプレ
グ１を介して積層した状態で、その積層物を加熱加圧し
て一体化させる工程を含むものである。プリプレグ１に
ついては後に詳細に説明する。
【００１７】本発明における両面配線基板１０の絶縁層
１１は、補強相を有しない耐熱性樹脂や、高分子不織布
を補強相とするものでもよいが、樹脂多孔質膜を補強相
とするプリプレグ１と同様のものを使用するのが好まし
い。また、絶縁層１１が熱硬化性樹脂を含有する場合、
半硬化物又は硬化物などの何れも使用することができ
る。なお、本発明では、絶縁層１１に形成された配線パ
ターン１２が凸状の場合に、特に基板全体を平坦化する
のに有利となるが、絶縁層１１に配線パターン１２が埋
設されて、表面が平坦な両面配線基板１０を使用するこ
とも可能である。
【００１８】配線パターン１２の形成は、例えばエッチ
ング液を用いて両面に接着した金属箔をパターンエッチ
ングしたり、あるいはパターンメッキ等すればよい。エ
ッチングは金属の種類に応じたエッチング液が使用さ
れ、パターンエッチング等には、ドライフィルムレジス
ト等が使用できる。配線パターン１２を形成する金属と
しては、銅、白銅、青銅、黄銅、アルミニウム、ニッケ
ル、鉄、ステンレス、金、銀、白金等の各種のものを使
用できるが、銅が好ましい。配線パターン１２の厚み
は、基板全体の薄層化を図る上で、１〜３５μｍが好ま
しい。配線パターン１２の表面には、プリプレグ１との
密着性を高めるために、粗面化処理、黒色処理などの物
理的又は化学的な各種表面処理を行ってもよい。
【００１９】第１実施形態では、図１（ａ）に示すよう
に、２枚の両面配線基板１０と１枚のプリプレグ１を一
度に積層する例を示す。プリプレグ１は、例えばその両
面に離型性の樹脂フィルムが積層されたものを準備し
て、樹脂フィルムを剥離して使用すればよい。積層は、
単に積層配置するだげでもよいが、プリプレグ１の粘着
力を利用して、上下何れかの両面配線基板１０に圧着し
ておいてもよい。
【００２０】次に、図１（ｂ）に示すように、積層物を
加熱加圧して一体化させる。加熱加圧には真空プレス装
置、熱プレス装置、連続プレス装置などの各種プレス装
置が利用でき、また、熱プレスの温度、圧力は、従来公
知の条件が何れも適用できる。但し、本発明において
は、プリプレグ１に含浸された熱硬化性樹脂の種類によ
って適宜設定されるが、例えば温度１００〜２００℃、
圧力０．５〜５ＭＰａが好ましい。
【００２１】加熱加圧により、絶縁層１１上の配線パタ
ーン１２が、多孔質膜に含浸された熱硬化性樹脂が硬化
してなる複合絶縁層１ａ（硬化後のプリプレグ１）に埋
入した状態で積層一体化された積層構造をとなる。本発
明の多層配線基板は、当該積層構造を有する。
【００２２】次に、図１（ｃ）に示すように、一体化し
た積層物に、複数層の配線パターン１２を貫通するビア
ホール２０を形成する。図の例では全層を貫通するビア
ホール２０が形成されているが、全層を貫通するもので
なくてもよい。
【００２３】ビアホール２０を形成する部分の配線パタ
ーン１２は、線幅又は径の大きいパターン部（ランド）
を形成するのが好ましい。ビアホール２０の開口方法と
しては、ドリリング、パンチ、ＹＡＧレーザ等の各種レ
ーザを用いたレーザ加工が挙げられる。
【００２４】次に、図１（ｄ）に示すように、少なくと
もそのビアホール２０内に金属のメッキを行う。これに
より、配線パターン１２間を層間で導電接続するメッキ
層２２が形成される。金属のメッキは、通常、銅を用い
て行われ、例えば表面活性化、無電解銅メッキ、電解銅
メッキ等が順に行われる。その際、図の例のように、ビ
アホール２０内とその開口２１付近のみにメッキを行う
場合、メッキしない部分には、メッキレジスト（図示省
略）が被覆される。メッキレジストとしては、ドライフ
ィルムレジスト等が用いられ、所望の露光、現像によ
り、レジスト部分のみが残存するように形成される。こ
のようなビアホール２０内のメッキ方法としては、従来
公知の方法が何れも使用できる。
【００２５】（第２実施形態）第２実施形態では、図２
に示すように、予めプリプレグ１を何れかの両面配線基
板１０に仮着しておく例を示す。このように予めプリプ
レグ１を仮着しておくことで、全体の製造工程が簡易化
できる場合がある。以下、第１実施形態との相違部分に
ついて説明する。
【００２６】まず、図２（ａ）〜（ｂ）に示すように、
両面配線基板１０の片方の配線パターン１２に対し、離
型性の樹脂フィルム２が付着したプリプレグ１を仮着す
る。仮着は、比較的低温低圧（例えば温度１００℃以
下、圧力０．１〜１ＭＰａ）で行うことができ、樹脂フ
ィルム２のみが剥離し易いようにする。
【００２７】次に、図２（ｃ）に示すように、仮着後に
フィルム２を剥離したものの複数と、プリプレグ１を仮
着していない両面配線基板１０とを積層する。この積層
物を第１実施形態と同様にして、図２（ｄ）に示すよう
に加熱加圧して一体化させる。層間の導電接続も第１実
施形態と同様にして行うこともできる。
【００２８】（第３実施形態）第３実施形態では、積層
一体化後に層間の導電接続構造を形成するのではなく、
図３に示すように、予めプリプレグ１の貫通孔１ｂ内に
導電性ペースト２３を充填しておき、両面配線基板１０
の積層一体化と同時に導電接続構造を形成する例を示
す。以下、第１実施形態との相違部分について説明す
る。
【００２９】この実施形態では、図２（ａ）に示すよう
に、予め形成した貫通孔１ｂ内に導電性ペースト２３を
充填したプリプレグ１と、予め導電接続構造２４を形成
した両面配線基板１０とを使用する。
【００３０】プリプレグ１に貫通孔１ｂを形成する方法
としては、ドリリング、パンチ、ＹＡＧレーザ等の各種
レーザを用いたレーザ加工が挙げられるが、配線基板を
高密度化する上で、レーザ加工を行うことが好ましい。
導電性ペースト２３としては、銀、銅、カーボン、ハン
ダ等の微粒子からなる導電性フィラーをバインダー樹脂
や溶剤に分散させたものが挙げられる。バインダー樹脂
としては、熱硬化性樹脂が好適に使用され、後述する加
熱加圧によって、硬化反応が進行するものが好ましい。
【００３１】導電性ペースト２３の充填には、スクリー
ン印刷、オフセット印刷、パッド印刷、イックジェット
印刷、バブルジェット印刷等の印刷や、スクイーズによ
る充填などの方法が使用できる。導電性ペースト２３の
微粒子の平均粒径としては、０．０５〜１０μｍが一般
的であり、これより孔径の小さい多孔質膜をプリプレグ
１に使用することで、微粒子の貫通孔１ｂ外部への拡散
を防止して、圧密化による信頼性の高い層間接続を行う
ことができる。
【００３２】一方、両面配線基板１０に導電接続構造２
４を形成する方法としては、上記と同様にしてビアホー
ル内に導電性ペーストを充填する方法、ビアホール内に
メッキを行う方法など何れでもよい。
【００３３】この実施形態では、特に、複数の両面配線
基板１０とプリプレグ１とを積層する際の位置合わせを
精度良く行う必要があるが、例えばガイド孔とガイドピ
ンなどを用いて、積層物の位置合わせを容易に行うこと
ができる。
【００３４】次に、図３（ｂ）に示すように、この積層
物を第１実施形態と同様にして、加熱加圧して一体化さ
せる。このとき、絶縁層１１に形成された配線パターン
１２が凸状である場合は、配線パターン１２の厚みの２
倍分だけ、導電性ペースト２３が圧密化される。従っ
て、ある程度、導電性ペースト２３の微粒子が外部へ拡
散する場合でも、信頼性の高い層間接続を行うことがで
きる。
【００３５】（プリプレグ）本発明におけるプリプレグ
は、樹脂多孔質膜に熱硬化性樹脂を含浸させたものであ
る。本発明に用いられる多孔質膜の材質としては、良好
な耐熱性と機械的強度を有する樹脂が好ましく、ポリイ
ミド、ポリエステル、ポリアミド、特に芳香族ポリアミ
ド、ポリアミドイミド、ポリエーテルイミド、ポリエー
テルサルホン等の各種樹脂を採用することができる。こ
れら樹脂のなかでもポリイミド系樹脂が絶縁性、耐熱性
が良好であり、また金属層との密着性も良好であり好ま
しい。また、芳香族ポリアミドも絶縁性、耐熱性が良好
であり、低熱線膨張率であるため好ましい。
【００３６】多孔質膜の形成は、湿式凝固法、乾式凝固
法、延伸法など種々の製膜法が挙げられるが、スポンジ
構造を得る上で湿式凝固法が好ましい。湿式凝固法で
は、一般的に、溶剤に樹脂と添加剤等を溶解した製膜原
液（ドープ）を調製し、これを製膜基材に塗布（キャス
ト）したものを凝固液に浸漬して溶剤置換させること
で、樹脂を凝固（ゲル化）させ、その後、凝固液等を乾
燥除去するなどして多孔質膜を得る。
【００３７】ポリイミド系樹脂としては、酸残基とアミ
ン残基とがイミド結合した繰り返し単位を主体とするす
るものであれば、他の共重合成分やブレンド成分を含む
ものでもよい。好ましくは、耐熱性、吸湿性、機械的強
度の点から、主鎖に芳香族基を有するポリイミドであ
り、テトラカルボン酸成分と芳香族ジアミン成分の重合
物からなるポリイミドを挙げることができる。特に、
０．５５〜３．００、好ましくは０. ６０〜０．８５の
極限粘度（３０℃での測定値）有している高分子である
ことが望ましい。上記範囲の極限粘度を有するものは、
多孔質膜の形成を湿式凝固法で行う場合に、溶剤への溶
解性が良好で、機械的強度が大きく自立性の多孔質膜と
なる。
【００３８】ポリイミド系樹脂は、当該重合体またはそ
の前駆体（ポリアミド酸）を製膜に用いることができる
が、ポリアミド酸はポリイミドと比較して溶解性が高い
ために、分子構造上の制約が少ないという利点がある。
なお、重合体としては、完全にイミド化しているものが
よいが、イミド化率が７０％以上のものでも良い。イミ
ド化率が比較的高いものをドープに用いる場合、ブタン
テトラカルボン酸二無水物等の屈曲性の高い成分を繰り
返し単位に含む重合体を使用するのが好ましい。
【００３９】ポリイミド系樹脂又はその前駆体を溶解さ
せる溶剤は、これらを溶解する物であれば特に限定され
ないが、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチ
ルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメ
チルスルホキシド等の非プロトン性極性溶剤が溶解性の
面や、多孔質膜の形成を湿式凝固法で行う場合の凝固溶
剤との溶剤置換スピードの点で好ましく使用できる。好
ましい例として、Ｎ−メチル−２−ピロリドンを例示す
ることができる。また、ジエチレングリコールジメチル
エーテル、ジエチレングリコールジエチルエーテル等の
溶剤を混合して、前記湿式凝固法における溶剤置換の速
度を調整してもよい。
【００４０】一方、芳香族ポリアミドとしては、いわゆ
るパラ型アラミドやメタ型アラミドの他、骨格の一部を
ジフェニルエーテル、ジフェニルプロパン、ジフェニル
メタン、ジフェニルケトン、ジフェニルスルホキシド、
ビフェニル等で置換したものや、芳香環の水素基をメチ
ル基、ハロゲン原子等で置換したものなどが挙げられ
る。
【００４１】パラ型アラミドとしては、ポリｐ−フェニ
レンテレフタラミド等が挙げられるが、このポリマーの
ように剛直な成分のみで構成されたアラミドは、特殊な
薬剤で溶解させる必要がある。従って、多孔質膜に用い
る芳香族ポリアミドとしては、屈曲性を付与する成分で
骨格の一部を置換したアラミドやメタ型アラミドを少な
くとも一部に使用することが好ましい。屈曲性を付与す
る成分としては、ｍ−フェニレン、２，７−ナフタレ
ン、ジフェニルエーテル、２，２−ジフェニルプロパ
ン、ジフェニルメタンなどが挙げられる。このような成
分は、ジカルボン酸モノマー又はジアミンモノマーとし
て、共重合に使用されて骨格に導入されるが、当該成分
の共重合比が大きいものほど、一般に溶剤に対する溶解
性が高くなる。
【００４２】芳香族ポリアミドを溶解する溶剤は、溶解
性の観点から、例えば、テトラメチル尿素、ヘキサメチ
ルホスホルアミド、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ
−メチル−２−ピロリドン，Ｎ−メチルピペリドン−
２、Ｎ，Ｎ−ジメチルエチレン尿素、Ｎ，Ｎ，Ｎ’，
Ｎ’−テトラメチルアロン酸アミド、Ｎ−メチルカプロ
ラクタム、Ｎ−アセチルピロリジン、Ｎ，Ｎ−ジエチル
アセトアミド、Ｎ−エチルピロリドン−２、Ｎ，Ｎ−ジ
メチルプロピオン酸アミド、Ｎ，Ｎ−ジメチルイソブチ
ルアミド、Ｎ−メチルホルムアミド、Ｎ，Ｎ−ジメチル
プロピレン尿素及びそれらの混合系が挙げられる。更
に、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルア
セトアミド、Ｎ，Ｎ−ジメチルホルムアミド等の非プロ
トン性極性溶剤が溶解性の面や、凝固溶剤との溶剤置換
スピードの点で好ましく使用できる。特に好ましい例と
して、Ｎ−メチル−２−ピロリドンを例示することがで
きる。
【００４３】また、ジエチレングリコールジメチルエー
テル、ジエチレングリコールジエチルエーテル、ジエチ
レングリコールジブチルエーテル、等の溶剤を混合し
て、溶剤置換の速度を調整してもよい。
【００４４】湿式凝固法におけるドープは、好ましくは
−２０〜４０℃の温度範囲で塗布される。また、凝固液
としては用いる樹脂を溶解せずに、上記溶剤と相溶性を
有するものであれば、限定されないが、水やメタノー
ル、エタノール、イソプロピルアルコール等のアルコー
ル類及びこれらの混合液が用いられ、特に水が好適に用
いられる。浸漬時の凝固液の温度は特に限定されない
が、好ましくは０〜９０℃の温度である。
【００４５】製膜原液のポリマー濃度は、５重量％から
２５重量％の範囲が好ましく、７重量％から２０重量％
がより好ましい。濃度が高すぎると、粘度が高くなりす
ぎて取り扱いが困難になるし、濃度が低すぎると多孔質
膜が形成しにくくなる傾向がある。
【００４６】孔径形状や孔径コントロールのために硝酸
リチウムのような無機物やポリビニルピロリドンのよう
な有機物を添加することもできる。添加物の濃度は溶液
中に１重量％から１０重量％まで添加するのが好まし
い。硝酸リチウムを添加すると溶剤と凝固液との置換速
度が速く、スポンジ構造の中にフィンガーボイド構造
（指状にボイドを有する構造）を形成される。ポリビニ
ルピロリドンのような凝固スピードを遅くする添加剤を
加えると、スポンジ構造が均一に広がった多孔質膜を得
ることができる。
【００４７】ドープは一定の厚みに塗布し、水等の凝固
液中に浸積して凝固させたり、水蒸気雰囲気下に放置し
て凝固した後、水中に浸積するなどして、脱溶剤され多
孔質膜となる。多孔質膜の形成後、凝固液から取り出し
た後、乾燥する。乾燥温度は特に制限されないが、２０
０℃以下での乾燥が望ましい。
【００４８】ポリイミド系樹脂の多孔質膜を形成する
際、その前駆体（ポリアミド酸）を用いる場合には、最
終的に２００〜５００℃で熱処理して、前駆体（ポリア
ミド酸）を加熱閉環させてポリイミドとする。
【００４９】本発明における多孔質膜は、熱硬化性樹脂
を含浸させる上で、多孔質膜の裏面又は表面の平均孔径
は、０．０５μｍ以上が好ましく、より好ましくは０．
１〜５μｍである。多孔質膜の空孔率については、プリ
プレグとしての機能を好適に発現する上で、３０〜９８
％が好ましく、４０〜７０％がより好ましい。
【００５０】多孔質膜の厚さは特に限定されないが、あ
まり厚みが厚すぎると脱溶剤に時間がかかる傾向があ
り、また、最近の多層配線基板では薄くて軽くさらに機
械強度のある物が望まれるため、その厚さとしては好ま
しくは５〜１００μｍである。
【００５１】本発明では、樹脂多孔質膜に熱硬化性樹脂
を含浸させたプリプレグとするが、これは多孔質膜の孔
内に熱硬化性樹脂の原料組成物を含浸させることで得る
ことができる。
【００５２】当該原料組成物の含浸方法としては、各種
コーター等によって、多孔質膜の表面に、直接熱硬化性
樹脂の原料液を塗布する方法でもよいが、基材シートの
表面に原料液を塗布して乾燥させた固形塗膜を多孔質膜
の表面に積層して、加熱・加圧により含浸させる方法が
好ましい。この方法によると、プリプレグが薄い場合で
も、硬化性樹脂の原料液に含まれる溶剤により、芳香族
ポリアミドが膨潤等して多孔質膜が変形するのを抑制で
きる。
【００５３】熱硬化性樹脂としては、エポキシ樹脂、フ
ェノール樹脂、ポリイミド樹脂、ポリアミド酸等が挙げ
られるが、エポキシ樹脂やエポキシ樹脂と他の樹脂の混
合物などが価格や取り扱い易さの点から好ましい。熱硬
化性樹脂の原料液には、溶剤の他に、触媒、硬化剤、難
燃剤、充填剤、可塑剤、促進剤等を含有してもよい。熱
硬化性樹脂の原料液に含まれる溶剤としては、熱硬化性
樹脂の種類によるが、ケトン類、酢酸エステル類、エー
テル類、芳香族炭化水素類、アルコール類等が挙げられ
る。
【００５４】基材シートとしては樹脂、金属などが何れ
も使用できるが、樹脂フィルムが好ましい。塗布方法と
しては、直接塗布又は間接含浸の何れの場合も、ブレー
ドコーター、コンマコーター、ロールコーター、カレン
ダコーター、バーコーターによる塗布方法が挙げられ
る。なお、塗布厚みが均一なほど固形塗膜の厚みも均一
となり、含浸量もより均一化できる。
【００５５】溶剤の乾燥では、完全に溶剤を除去する必
要はなく、非流動化する程度でもよい。乾燥方法として
は、効率の点から加熱乾燥や熱風乾燥が好ましい。加熱
温度としては、熱硬化性樹脂の硬化反応が進行し過ぎな
い温度が選択される。
【００５６】加熱・加圧を行う方法としては、各種の熱
プレス装置や熱ラミネーター、それらに真空排気装置を
付加した装置などを用いる方法が挙げられる。本発明で
は、熱ラミネーターを用いるのが好ましい。この加熱・
加圧によって、多孔質膜に熱硬化性樹脂の半硬化物（完
全硬化してないものであればよい）が含浸されたプリプ
レグが製造できる。
【００５７】本発明におけるプリプレグは、プリプレグ
としての機能を維持しながら基板全体を薄層化する上で
５〜１５０μｍが好ましく、５〜７５μｍがより好まし
い。また、両面配線基板の絶縁層を当該プリプレグで形
成する場合にも、この範囲と同じ厚みの範囲とするのが
好ましい。
【図面の簡単な説明】
【図１】本発明の多層配線基板の製造方法の第１実施形
態を示す工程図
【図２】本発明の多層配線基板の製造方法の第２実施形
態を示す工程図
【図３】本発明の多層配線基板の製造方法の第３実施形
態を示す工程図
【符号の説明】
１ プリプレグ １０ 両面配線基板 １１ 絶縁層 １２ 配線パターン ２０ ビアホール ２２ メッキ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 健一 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E317 AA24 BB03 BB12 CC17 CC33 CD32 GG20 5E346 AA12 AA16 CC02 CC10 CC31 CC32 CC34 CC37 CC38 CC39 EE09 FF07 FF15 FF18 GG15 HH33

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁層の両面に配線パターンが形成され
    た複数の両面配線基板を、樹脂多孔質膜に熱硬化性樹脂
    を含浸させたプリプレグを介して積層した状態で、その
    積層物を加熱加圧して一体化させる工程を含む多層配線
    基板の製造方法。
  2. 【請求項２】 前記両面配線基板の絶縁層は、樹脂多孔
    質膜に熱硬化性樹脂を含浸させたものである請求項１記
    載の多層配線基板の製造方法。
  3. 【請求項３】 前記一体化させた積層物に、複数層の配
    線パターンを貫通するビアホールを形成した後、少なく
    ともそのビアホール内に金属のメッキを行う工程を含む
    請求項１又は２に記載の多層配線基板の製造方法。
  4. 【請求項４】 請求項１〜３いずれかに記載の製造方法
    により製造することができる多層配線基板。
JP2001200332A 2001-07-02 2001-07-02 多層配線基板の製造方法 Pending JP2003017862A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001200332A JP2003017862A (ja) 2001-07-02 2001-07-02 多層配線基板の製造方法
US10/363,575 US7121000B2 (en) 2001-07-02 2002-06-28 Method for manufacturing multilayer wiring board
EP02738844A EP1404165A4 (en) 2001-07-02 2002-06-28 METHOD FOR PRODUCING MULTILAYER CONDUCTOR PLATES
PCT/JP2002/006537 WO2003005787A1 (fr) 2001-07-02 2002-06-28 Procede de fabrication de panneaux de cablage multicouche
CNB028024583A CN1292629C (zh) 2001-07-02 2002-06-28 多层接线板的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200332A JP2003017862A (ja) 2001-07-02 2001-07-02 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003017862A true JP2003017862A (ja) 2003-01-17

Family

ID=19037470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200332A Pending JP2003017862A (ja) 2001-07-02 2001-07-02 多層配線基板の製造方法

Country Status (5)

Country Link
US (1) US7121000B2 (ja)
EP (1) EP1404165A4 (ja)
JP (1) JP2003017862A (ja)
CN (1) CN1292629C (ja)
WO (1) WO2003005787A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109077A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 端子構造およびその作製方法、ならびに電子装置およびその作製方法
DE102016208557A1 (de) 2015-05-19 2016-11-24 Omron Automotive Electronics Co., Ltd. Leiterplatte und Elektronische Vorrichtung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
US20050124197A1 (en) * 2003-12-04 2005-06-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
US7470990B2 (en) * 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2008108791A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 多層プリント配線基板及び多層プリント配線基板の作製方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
WO2010113448A1 (ja) * 2009-04-02 2010-10-07 パナソニック株式会社 回路基板の製造方法および回路基板
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
JP6524780B2 (ja) * 2015-04-20 2019-06-05 セイコーエプソン株式会社 電気配線部材の製造方法、電気配線部材形成用材料、電気配線部材、電気配線基板の製造方法、電気配線基板形成用材料、電気配線基板、振動子、電子機器および移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US121334A (en) * 1871-11-28 Improvement in upright pianos
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
US4755911A (en) * 1987-04-28 1988-07-05 Junkosha Co., Ltd. Multilayer printed circuit board
JP2985325B2 (ja) * 1991-02-18 1999-11-29 三菱瓦斯化学株式会社 薄銅張回路基板の製造法
JPH05170948A (ja) * 1991-12-24 1993-07-09 Sanyo Chem Ind Ltd プリプレグ、積層板および多層配線基板
JPH05299796A (ja) * 1992-04-22 1993-11-12 Hitachi Chem Co Ltd 多層印刷配線板用接着シートおよびそれを用いた金属張積層板
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5520723A (en) * 1995-02-15 1996-05-28 Jones, Jr.; Robert A. Method and system for reducing air pollution from natural gas dehydrators
US6153359A (en) * 1995-06-01 2000-11-28 Hitachi Chemical Company, Ltd. Process for producing multilayer printed circuit boards
EP0768334B1 (en) * 1995-10-16 2004-02-18 Sumitomo Chemical Company Limited Prepreg, process for producing the same and printed circuit substrate using the same
JP3677892B2 (ja) * 1995-10-16 2005-08-03 住友化学株式会社 プリプレグおよびその製造方法、並びにそれを使用するプリント回路用基材およびプリント回路用積層板
JP2001015872A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法
JP3980801B2 (ja) * 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP2001127389A (ja) * 1999-11-01 2001-05-11 Matsushita Electric Ind Co Ltd 回路基板用絶縁材と回路基板および回路基板の製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
EP1220586A3 (en) 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109077A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd 端子構造およびその作製方法、ならびに電子装置およびその作製方法
DE102016208557A1 (de) 2015-05-19 2016-11-24 Omron Automotive Electronics Co., Ltd. Leiterplatte und Elektronische Vorrichtung
US9924590B2 (en) 2015-05-19 2018-03-20 Omron Automotive Electronics Co., Ltd. Printed board and electronic apparatus

Also Published As

Publication number Publication date
EP1404165A1 (en) 2004-03-31
WO2003005787A1 (fr) 2003-01-16
US7121000B2 (en) 2006-10-17
CN1465220A (zh) 2003-12-31
CN1292629C (zh) 2006-12-27
EP1404165A4 (en) 2007-04-18
US20040031147A1 (en) 2004-02-19

Similar Documents

Publication Publication Date Title
JP2003008201A (ja) 金属箔積層体の製造方法及び配線基板の製造方法
KR101210800B1 (ko) 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법
US20020053465A1 (en) Circuit board electrically insulating material, circuit board and method for manufacturing the same
JP2003017862A (ja) 多層配線基板の製造方法
KR19980081168A (ko) 유전율이 낮은 수지와 파라배향 방향족 폴리아미드로 이루어진복합 필름
US6761790B2 (en) Wiring board and method of manufacturing the same
US7237332B2 (en) Method of manufacturing wiring board
JP2003078244A (ja) 多層配線基板及びその製造方法
JP2002337268A (ja) 金属箔積層板及びその製造方法
JP3609126B2 (ja) 印刷配線板および印刷配線板製造用部材の製造方法
JP2003208820A (ja) 異方導電性フィルム及びその製造方法
JP2005116660A (ja) 導電性ペースト充填基板およびその製造方法
JP2003201596A (ja) 金属層の形成方法および金属箔積層体
JP2002037905A (ja) プリプレグ用多孔質フィルム及び配線基板プリプレグ
JP2002185093A (ja) 両面配線基板用積層体および両面配線基板
JP2004066763A (ja) 金属箔積層板及びその製造方法
JP2002134925A (ja) 多層回路基板およびその製造方法
JP2002208781A (ja) 配線基板プリプレグ及びその製造方法
JP2002344114A (ja) 配線基板及びその製造方法
JP2002200616A (ja) 配線基板プリプレグの製造方法
JP3968600B2 (ja) 多層プリント配線板の製造方法
JP2003200541A (ja) フィルム付き多孔質膜、及びその巻回体
JP2003008233A (ja) 多層配線基板
JP2006307067A (ja) 複合体、プリプレグ、金属張積層板並びにプリント配線板及びその製造方法
JP2002344131A (ja) ビアホール形成方法及び高密度配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226