WO2010113448A1 - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板 Download PDF

Info

Publication number
WO2010113448A1
WO2010113448A1 PCT/JP2010/002183 JP2010002183W WO2010113448A1 WO 2010113448 A1 WO2010113448 A1 WO 2010113448A1 JP 2010002183 W JP2010002183 W JP 2010002183W WO 2010113448 A1 WO2010113448 A1 WO 2010113448A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
inter
opening
connection sheet
circuit board
Prior art date
Application number
PCT/JP2010/002183
Other languages
English (en)
French (fr)
Inventor
北貴之
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/258,092 priority Critical patent/US20120012371A1/en
Priority to JP2011507002A priority patent/JPWO2010113448A1/ja
Priority to EP10758228A priority patent/EP2405727A1/en
Priority to CN2010800139669A priority patent/CN102405692A/zh
Publication of WO2010113448A1 publication Critical patent/WO2010113448A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Definitions

  • the present invention relates to a method of manufacturing a multilayer circuit board having a cavity structure provided for mounting a component such as a semiconductor, and the circuit board.
  • LTCC which can reduce the height of the mounted circuit board after mounting the electronic components.
  • a multilayer circuit board having a cavity structure or a component built-in structure such as a low temperature co-fired ceramic substrate called Low Temperature Co-fired Ceramics) or a three-dimensional circuit board by resin molding has also attracted attention.
  • FIG. 8A shows a cross-sectional view of a conventional ceramic circuit board.
  • a conventional ceramic substrate such as LTCC is a multilayer circuit board as shown in FIG. 8A.
  • the ceramic substrate is formed by laminating a plurality of green sheets 50 in which a wiring conductor, an opening 55 to be a punched hole or a cavity portion is formed on a ceramic base, and firing. The firing is usually performed at 900 ° C. or less for low temperature fired ceramics and at 1000 ° C. or less for glass ceramic substrates.
  • FIG. 8B shows a cross-sectional view of a conventional resin circuit board.
  • the resin molding is performed by forming the mold resin layer 51 on the lower substrate 52, thermally melting the resin with a mold, and wiring the surface with plating or the like. Form a circuit.
  • the coefficients of expansion of the ceramic substrate and the circuit board formed by resin molding differ from those of the motherboard (multilayer printed wiring board etc.) on which the board is mounted and mounted, and these boards should be mounted on the motherboard Were often subject to various limitations.
  • a multilayer circuit board having a cavity structure is also obtained by laminating a plurality of circuit boards using substantially the same material as a multilayer printed wiring board as a mother board via an adhesive layer such as a prepreg sheet. It is being developed.
  • Patent Document 1 and Patent Document 2 are known.
  • a substrate having a cavity structure is required to be compact and low in height due to its nature, and to be thin in wiring design.
  • the distance between the cavity wall and the connection land existing in the vicinity of the cavity at the top of the cavity There is a strong demand for miniaturization by shortening of
  • 9A and 9B are cross-sectional views showing problems in the conventional circuit board and the method of manufacturing the circuit board.
  • the amount of bending P of the upper substrate 61 is affected by the layer configuration of the upper substrate 61, the residual copper ratio due to the design pattern, etc., and it is difficult to control the amount of bending intentionally in actual product design specifications or current processes .
  • the resin when heat and pressure are applied, the resin may flow out of the adhesive layer 63 and the upper substrate 61 may be bent.
  • the method for producing a circuit board comprises the steps of preparing an upper substrate having an opening and having a circuit and an insulating coating layer formed on the surface, and a lower substrate having the circuit and the insulating coating layer formed on the surface.
  • Forming an inter-substrate connection sheet having the through holes and the conductive paste filled in the through holes laminating the lower substrate, the inter-substrate connection sheet, and the upper substrate and heating and pressing And step.
  • the insulating coating layer of the lower substrate is formed by laminating the lower substrate, the inter-substrate connection sheet, and the upper substrate, with the forming end of the insulating coating layer being the end of the opening of the upper substrate.
  • the step of heating and pressing is characterized in that the step of inserting a cushioning material into the opening and the clearance between the inter-substrate connection sheet and the upper substrate is characterized.
  • the upper substrate having the opening and having the circuit and the insulating coating layer on the surface, and the lower substrate having the circuit and the insulating coating layer on the surface have the opening.
  • the inter-substrate connection sheet having the conductive holes for interlayer connection is laminated, and the opening of the upper substrate and the opening of the inter-substrate connection sheet constitute a cavity, and the area of the opening of the inter-substrate connection sheet Is formed to be larger than the area of the opening of the upper substrate, and a clearance is provided between the end of the insulating coating layer of the lower substrate and the end of the opening of the inter-substrate connection sheet.
  • the space for the flow path of the molding resin in semiconductor mounting can be secured at the bottom of the cavity, and moisture absorption from the outside can be prevented. Thereby, the electrical insulation property at high temperature and high humidity can be maintained or enhanced, and the reliability of semiconductor mounting can be improved.
  • the upper substrate can be prevented from bending by providing a clearance between the end of the lower substrate on which the insulating coating layer is formed and the cavity wall surface, and the flatness (cavity coplanarity) can be improved.
  • Design constraints such as the arrangement of vias (vias) and connection lands.
  • FIG. 1A is a cross-sectional view showing a method of manufacturing a circuit board in the embodiment of the present invention.
  • FIG. 1B is a cross-sectional view showing a method of manufacturing a circuit board in the embodiment of the present invention.
  • FIG. 1C is a cross-sectional view showing the method of manufacturing the circuit board in the embodiment of the present invention.
  • FIG. 1D is a cross-sectional view showing the method of manufacturing the circuit board in the embodiment of the present invention.
  • FIG. 1E is a cross-sectional view showing a method of manufacturing a circuit board in the embodiment of the present invention.
  • FIG. 2A is a cross-sectional view showing a method of manufacturing a circuit board in the embodiment of the present invention.
  • FIG. 2B is a cross-sectional view showing the method of manufacturing the circuit board in the embodiment of the present invention.
  • FIG. 3A is a cross-sectional view schematically showing a circuit board and main parts in the embodiment of the present invention.
  • FIG. 3B is a cross-sectional view schematically illustrating the main parts of a method of manufacturing a circuit board according to an embodiment of the present invention.
  • FIG. 4A is a cross-sectional view showing the method of manufacturing the upper substrate in the embodiment of the present invention.
  • FIG. 4B is a cross-sectional view showing the method of manufacturing the upper substrate of the embodiment of the present invention.
  • FIG. 4C is a cross-sectional view showing the method of manufacturing the upper substrate of the embodiment of the present invention.
  • FIG. 4D is a cross-sectional view showing the method of manufacturing the upper substrate of the embodiment of the present invention.
  • FIG. 4E is a cross-sectional view showing the method of manufacturing the upper substrate in the embodiment of the present invention.
  • FIG. 4F is a cross-sectional view showing the method of manufacturing the upper substrate in the embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing the method of manufacturing the upper substrate in the embodiment of the present invention.
  • FIG. 5B is a cross-sectional view showing the method of manufacturing the upper substrate in the embodiment of the present invention.
  • FIG. 5C is a cross-sectional view showing the method of manufacturing the upper substrate of the embodiment of the present invention.
  • FIG. 6A is a cross-sectional view showing the method of manufacturing the lower substrate in the embodiment of the present invention.
  • FIG. 6B is a cross-sectional view showing the method of manufacturing the lower substrate in the embodiment of the present invention.
  • FIG. 6C is a cross-sectional view showing the method of manufacturing the lower substrate in the embodiment of the present invention.
  • FIG. 6D is a cross-sectional view showing the method of manufacturing the lower substrate in the embodiment of the present invention.
  • FIG. 7A is a cross-sectional view showing a method of manufacturing a connection sheet in the embodiment of the present invention.
  • FIG. 7B is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7C is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7D is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7E is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7F is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7G is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 7H is a cross-sectional view showing the method of manufacturing the connection sheet in the embodiment of the present invention.
  • FIG. 8A is a cross-sectional view of a conventional circuit board.
  • FIG. 8A is a cross-sectional view of a conventional circuit board.
  • FIG. 8B is a cross-sectional view of a conventional circuit board.
  • FIG. 9A is a cross-sectional view showing a problem in a conventional circuit board and a method of manufacturing the circuit board.
  • FIG. 9B is a cross-sectional view showing a problem in a conventional circuit board and a method of manufacturing the circuit board.
  • Embodiment 1 In the present embodiment, first, the basic structure of the circuit board in the present embodiment will be described, and then, elements constituting the circuit board in the present embodiment and other cases will be described.
  • FIG. 1E is a cross-sectional view of a circuit board according to the present embodiment.
  • FIGS. 1A to 1E, 2A, and 2B are cross-sectional views of a circuit board showing a method of manufacturing the circuit board in the present embodiment.
  • substrate 2 with which the circuit was formed in surface layer are produced.
  • the upper substrate 1 and the lower substrate 2 both have conductive holes in which the through holes 23 are filled with the conductive paste 24, and the circuits on both surface layers are interlayer connected via the conductive holes.
  • the inter-substrate connection sheet 3 in which the conductive paste 24 is filled in the through holes is formed.
  • the inter-substrate connection sheet 3 is in a state in which the insulating resin is semi-cured (hereinafter referred to as a B-stage state).
  • the upper substrate 1 and the inter-substrate connection sheet 3 each have an opening 5 and an opening 6 having a predetermined area in a region including the central portion thereof.
  • the inter-substrate connection sheet 3 provided with the adhesive layer 4 is made of a material different from that of the upper substrate 1 and the lower substrate 2. Further, the inter-substrate connection sheet 3 has a conduction hole in which a conductive paste is filled in a through-hole formed in a substrate material in a B-stage state, and has a function of adhesion of the substrate and electrical connection between layers. .
  • the lower substrate 2, the inter-substrate connection sheet 3, and the upper substrate 1 are laminated in order, and heat and pressure (vacuum heat press) are performed to form and harden.
  • the lower substrate 2 and the upper substrate 1 are bonded via the inter-substrate connection sheet 3 to form a multilayer circuit board 10 as shown in FIG. 1D.
  • the opening 5 of the upper substrate 1 and the opening 6 of the inter-substrate connecting sheet 3 are configured to have substantially the same size above and below the same position and form the cavity 11 of the circuit substrate 10.
  • solder resist 7 as an insulating coating layer is selectively formed in a region excluding a part of the circuit pattern such as connection electrode on the surface of upper substrate 1, and nickel is thereafter exposed to the conductor. And gold plating. That is, after the step of selectively forming the insulating coating layer on the region excluding a part of the surface of the upper substrate 1 and the lower substrate 2, a step of forming a gold plating layer on the exposed surface is performed.
  • the solder resist 7 of the upper substrate 1 is formed in the step shown in FIG. 1E, but may be formed in the preparation step of FIG. 1A, the details of which will be described later.
  • the openings 5, 6 are present, and in particular, the upper side is sandwiched by the SUS plate 8b shown in FIG. 2B via the cushioning material 8 shown in FIG. It is desirable to do it.
  • the flowability of the cushioning material 8 is preferably lower than the flowability of the resin of the inter-substrate connecting sheet 3 in the B-stage state, and the cushioning material 8 may be silicone rubber or the like provided with a release layer 8a on the surface. Butyl rubber is suitable.
  • the cushioning material 8 flows in the process of raising the temperature of the vacuum heat-pressing device in the step of FIG. 1C, and as shown in FIG. 2B, it is pressurized and injected into the cavities (cavity 11) of the openings 5 and 6, Uniformly press the entire surface of the laminate. Further, it is also possible to use a cushion material provided with a flowable material between the release layer 8a and silicone rubber, butyl rubber or the like. Further, it is also possible to heat and press using a mold provided with a convex portion having substantially the same volume as the volume of the openings 5 and 6.
  • the solder resist 7 as the insulating film layer of the lower substrate 2 is formed
  • the end 7 a is provided to have a clearance R between the end 5 a of the opening 5 of the upper substrate 1 and the end 6 a of the opening 6 of the inter-substrate connecting sheet 3. That is, a clearance (clearance R) is provided between the formation end 7 a of the solder resist 7 and the cavity wall surface.
  • the cushion material is inserted into the clearance R in the heating and pressurizing step.
  • FIG. 3B the pressure exerted on the upper substrate 1, the lower substrate 2, the inter-substrate connection sheet 3 and the solder resist 7 is indicated by arrows in FIG. 3B.
  • the shape can be controlled by suppressing the flow of resin of the inter-substrate connection sheet 3, generating a reaction force component (arrow) in the direction opposite to the deflection or deformation of the upper substrate 1. Deflection can be suppressed.
  • the area of the opening of the inter-substrate connecting sheet 3 that constitutes the wall surface of the cavity 11 be larger than the area of the opening of the upper substrate 1.
  • the above-mentioned clearance R can be selectively provided. That is, when the circuit pattern is wired on the lower substrate 2 just below the end 6 a of the upper substrate 1 and the inter-substrate connection sheet 3, the solder resist 7 for covering them is required. In this case, the same effect can be obtained by forming the solder resist 7 only in the circuit pattern portion and the vicinity thereof and forming a gap by the clearance R in the portion where the circuit pattern does not exist.
  • a prepreg sheet 21 (hereinafter, referred to as a prepreg 21) is used as a substrate material.
  • the prepreg 21 is a prepreg sheet (hereinafter referred to as a prepreg) as a substrate material in a B-stage state of 300 ⁇ 250 mm and a thickness of about 100 ⁇ m.
  • the prepreg 21 is, for example, a composite material obtained by impregnating a base material of glass woven fabric with a thermosetting epoxy resin or the like, and is also used as a printed wiring board called a mother board.
  • Release films 22 a and 22 b are provided on both sides of the prepreg 21.
  • the release films 22a and 22b are plastic sheets with a thickness of about 12 ⁇ m coated with a Si-based release agent on one side, and for example, polyethylene terephthalate (Poly Ethylene Terephthalate) is used.
  • through holes 23 are formed at predetermined positions of the prepreg 21 to which the release films 22a and 22b are adhered on both sides using a laser processing method or the like.
  • the through holes 23 are filled with the conductive paste 24.
  • the filling method is performed by printing the conductive paste 24 directly on the release films 22a and 22b using a printing machine (not shown).
  • the release films 22 a and 22 b play the role of a printing mask and the role of preventing the contamination of the surface of the prepreg 21.
  • the release films 22a and 22b are peeled from both surfaces of the prepreg 21.
  • the prepreg 21 is laminated so as to be sandwiched between the metal foils 25a and 25b.
  • the entire surface is heated and pressed by a heat press, and the prepreg 21 is cured.
  • the conductive paste 24 is compressed to electrically connect the metal foils 25a and the metal foils 25b on both sides.
  • the metal foil 25a such as copper foil and the metal foil 25b are selectively etched to obtain a two-layered circuit board 20 on which the circuit pattern 26 is formed.
  • the opening part 5 of a fixed area (10 mm x 10 mm) is formed in the area
  • the opening 5 may be formed by selectively etching the metal foils 25a and 25b at the central portion in the step of FIG. 5A and then cutting and removing the same by laser processing, a method of punching using a mold, or There are methods such as router processing by end mill.
  • circuit board 20 in which the opening 5 shown in FIG. 5B is formed is also possible to use the circuit board 20 in which the opening 5 shown in FIG. 5B is formed as the upper board 1 used in the step of FIG. 1A.
  • FIG. 5C it is better to use the upper substrate 1 with the solder resist 7 formed as the insulating coating layer. By doing this, it is possible to secure the easiness on the manufacturing step and improve the productivity by forming the solder resist when the upper substrate 1 is in the planar form.
  • FIG. 1A Description of Lower Substrate 2
  • 6A to 6D are cross-sectional views of the lower substrate to show the manufacturing method.
  • a two-layered circuit board 20 formed by using the steps of FIGS. 4A to 4F and 5A to 5C is prepared.
  • two prepregs 31 and two metal foils 35 in the state shown in FIG. 4D are prepared. Note that, as described above, the prepreg 31 in the state of FIG. 4D is created through the steps of FIGS. 4A to 4D. As shown in FIG. 6D, the metal foil 35 and the prepreg 31 are placed on a positioning stage (not shown), the circuit board 20 is laminated thereon as a core substrate for the inner layer, and the prepreg 31, metal Stack 35 layers of foil. These are temporarily bonded to form a laminated structure.
  • the above-mentioned laminated structure is heated and pressed on the entire surface by heat pressing to be molded and hardened, thereby bonding the prepreg 31, the metal foil 35 and the circuit board 20 to form a multilayer structure.
  • the conductive paste 34 is compressed, and the metal foils 35 on the front and back sides are electrically connected to the circuit pattern of the circuit board 20 of the inner layer by the conductive paste 34.
  • the circuit pattern 36 is formed by selectively removing the metal foil 35 by etching or the like.
  • solder resist 7 as an insulating film layer is selectively formed. This will be described with reference to the schematic views of FIGS. 3A and 3B.
  • the forming end 7a of the solder resist 7 near the end of the opening is A clearance R is formed between the end 5 a of the opening 5 of the upper substrate 1 and the end 6 a of the opening 6 of the inter-substrate connecting sheet 3. That is, when the lower substrate 2, the inter-substrate connection sheet 3, and the upper substrate 1 are stacked, the solder resist 7 which is the insulating coating layer of the lower substrate 2 has its formed end 7 a in the opening 5 of the upper substrate 1. It is formed to have a clearance between it and the end 6a of the opening 6 of the inter-substrate connecting sheet 3 or the end 6a of the inter-substrate connecting sheet 3.
  • solder resist 7 on the lower substrate 2 it is desirable that the formation of the solder resist 7 on the lower substrate 2 be performed based on the end 5 a of the opening 5 of the upper substrate 1.
  • the component mounting step such as semiconductor Space can be secured as a resin flow path, and moisture absorption from the outside can be prevented.
  • the electrical insulation property at high temperature and high humidity can be maintained or enhanced, and the semiconductor mounting reliability can be improved.
  • the above steps may be repeated using a circuit board of four or more layers as the core substrate for the inner layer.
  • a double-sided or multi-layered wiring board (including the circuit board of the present invention) having a circuit on the surface layer is laminated via a prepreg provided with conductive holes for interlayer connection in which through holes are filled with conductive paste. It may be a multilayer circuit board.
  • the wiring board having the circuit of the surface layer can also be configured as a multilayer wiring board by interlayer connection with the circuit board 20 of the inner layer as the core board by the conduction holes formed by conductive plating.
  • the inner layer substrate as the core substrate may be connected on the front and back or between the layers by the conduction holes formed by conductive plating.
  • heat dissipation can be enhanced by adopting a substrate provided with through holes and plated through holes.
  • a sheet material having a size of 300 ⁇ 250 mm in which an organic adhesive layer 41 having a thickness of about 100 ⁇ m is formed on a carrier film 42 is prepared.
  • the thickness of the adhesive layer 41 can be selected arbitrarily from the range of 30 to 300 ⁇ m.
  • the thickness of the adhesive layer 41 may be selected according to the height of the component after mounting the component. In the present embodiment, the case where the thickness of the adhesive layer 41 is about 100 ⁇ m will be described.
  • the sheet material polyethylene terephthalate (PET) is used for the carrier film 42, and a thermosetting resin filled with a high content of filler in the adhesive layer 41 is used.
  • the adhesive layer 41 is a mixture of inorganic powder such as silica or alumina as a filler with 55 to 90 wt% epoxy resin, and a base material such as a woven glass cloth as a core material is used Not.
  • the thermal expansion coefficient in the longitudinal and lateral thickness directions of the sheet material of the present embodiment is lower than the thermal expansion coefficient of a normal glass epoxy laminate.
  • the expansion coefficient ⁇ 1 in the thickness direction in the state lower than the glass transition temperature is 12 ppm / ° C.
  • the prepreg sheet of the glass cloth epoxy resin which is the material of the upper substrate 1 and the lower substrate 2 has an expansion coefficient in the thickness direction ⁇ 1 is 65 ppm / ° C.
  • the sheet material is low in flowability because it is filled with a high proportion of filler, and in order to ensure low flowability, a rubber-based material may be mixed as needed.
  • the opening part 6 of a fixed area is formed in the area
  • the formation of the openings 6 is preferably performed when the carrier film 42 is present in consideration of handling in the manufacturing step.
  • the formation of the opening 6 can also be performed by punching using a mold, but it is preferably cut and removed by laser processing.
  • the adhesive layer 41 in the present embodiment contains an epoxy resin as a main component and contains silica, alumina, etc. as a filler component at a weight ratio of 55% or more
  • a carbon dioxide gas laser with a wavelength of 9.4 to 10.6 ⁇ m is used. It is preferable to cut and remove. By doing this, it is possible to suppress the flow of resin at the cutting end surface.
  • the mechanism is as described below.
  • the processing energy of the laser is absorbed by the filler in the adhesive layer 41 and converted to heat. The heat causes the epoxy to be modified, and a denatured layer composed of the filler as the core and the modified epoxy resin is formed along the cut end face. This deteriorated layer can suppress the flow of resin from the cut end surface.
  • the area of the opening 6 is preferably larger than the area of the opening 5 of the upper substrate 1 formed in the step of FIG. 5B.
  • the opening 6 is preferably a square of one side (A + a) (mm) and the value of a is preferably set to 0.5 to 1.0% of A .
  • the opening 5 is a square having a side of 10 mm, the opening 6 is formed wider than the opening 5 in a range of 50 to 100 ⁇ m per side.
  • the clearance for the flow of resin of the inter-substrate connection sheet 3 is secured, and the resin is fitted to the solder resist 7 formed at the end 5 a of the opening 5 of the upper substrate 1 described above.
  • a release film 42a is laminated on the opposite side of the carrier film 42 of the sheet material.
  • the release film 42a may be laminated on both sides including the carrier film 42 of the sheet material.
  • the release film 42a is a plastic sheet with a thickness of about 12 ⁇ m coated with a Si-based release agent on one side, and for example, polyethylene terephthalate is used.
  • the carrier film 42 is peeled off.
  • a release film 42b is laminated in a vacuum state using a vacuum laminating apparatus on the surface from which the carrier film 42 has been peeled off. Thereby, as shown in the drawing, in the opening 6, the contact portion 45 with which the release films 42a and 42b are in contact is formed.
  • the vacuum laminating apparatus is provided with a laminating roll (not shown), and it is possible to laminate the release films 42a and 42b to the sheet material while heating and pressing.
  • a laminating roll (not shown)
  • the contact part 45 of the release film is dented in the opening part 6, This part is not heated and pressed with a lamination roll, Only vacuum pressure is carried out. Can be kept in contact with the Thereby, peeling of release films 42a and 42b can be easily performed in the step shown to FIG. 7H mentioned later.
  • the rigidity of the adhesive layer 41 can be enhanced, and the sheet material can be easily handled in the subsequent steps such as laser drilling and paste filling. it can.
  • the example using the vacuum laminating apparatus provided with the laminating roll was shown, it is also possible to laminate a release film to a sheet material using a vacuum press apparatus. Also in this case, the contact portion 45 can be provided in the opening 6 if the laminating operation is performed in a vacuum state.
  • the purpose of the step of laminating the release film 42b in the step of FIG. 7E after the carrier film 42 is peeled once is to form the contact portion 45.
  • release films 42a and 42b which are the same material are laminated on both sides.
  • the through holes 43 are formed in the area excluding the opening 6 using a laser processing method or the like.
  • the through holes 43 are filled with the conductive paste 44.
  • the filling method is the same as the step shown in FIG. 4C.
  • the release films 42a and 42b are peeled from above and below the sheet material, and the inter-substrate connection sheet 3 is completed.
  • the inter-substrate connection sheet 3 in a state in which the release film 42a is laminated on the surface is prepared, and the opposite surface to the surface provided with the release film 42a
  • the inter-substrate connection sheet 3 is positioned on the lower substrate 2 with the contact surface as a contact surface and stacked, and temporary bonding of a plurality of points is performed. After that, it is also possible to adopt a manufacturing method in which the entire surface is temporarily pressure bonded by lamination in a vacuum state.
  • the inter-substrate connecting sheet 3 in the present embodiment has low flow and high rigidity, so that in the temporary pressure bonding at a plurality of points, there is a possibility of misalignment at the step of heat pressing. There is also something to do to prevent it. Due to the presence of the release film 42a, the state of the filled conductive paste can be maintained, and the entire surface of the inter-substrate connection sheet 3 including the opening 6 is uniformly temporarily pressure-bonded to the lower substrate 2 Can. Thereafter, the release film 42a is peeled off, the upper substrate 1 is laminated on the inter-substrate connection sheet 3, and the circuit substrate is completed through the same steps as the steps shown in FIG.
  • the circuit board obtained by the manufacturing method described in the above embodiment has a cavity 11 which has an all-layer IVH (Inner Via Hole) structure and can be mounted with an electronic component, and further a motherboard such as a multilayer printed wiring board Is a structure that can be implemented.
  • the upper substrate 1 and the lower substrate 2 constituting the circuit substrate of the present embodiment can be made of the same substrate material as the mother board.
  • the inter-substrate connection sheet 3 connecting the upper substrate 1 and the lower substrate 2 is made of a material whose thermal expansion coefficient in the thickness direction is lower than those of these substrates, the amount of warpage can be suppressed. , Can improve the mounting reliability with the motherboard.
  • inter-substrate connection sheet 3 is made of a material with low flowability, all layers having high reliability of interlayer connection can be prevented from flowing resin into the cavity 11 and deformation of the conduction holes due to resin flow. IVH structure can be realized.
  • the method for manufacturing a circuit board according to the present embodiment can efficiently and easily form the concaved recessed portion 11 without passing through the baking step, the counterbore processing step, or the resin molding step.
  • a circuit board according to the height of the electronic component mounted in the cavity 11 can be provided without changing the mold and the like.
  • the circuit board 20 of two layers is described as the upper board 1 and the circuit board 30 of four layers is described as the lower board 2.
  • the number of layers of the upper board 1 and the lower board 2 is Not limited to that.
  • the upper substrate 1 and the lower substrate 2 have been described as those in which the glass fabric base material epoxy resin impregnated material is cured, it is not limited to glass fabric, and base materials of nonwoven fabrics such as aramid It can be used.
  • the resin to be impregnated is also not limited to the epoxy resin, and in comparison with the thermal expansion coefficient of the material used for the inter-substrate connection sheet in the thickness direction, it is a circuit substrate as long as it includes the configuration intended by the present invention.
  • Various resins can be selected according to the specifications of
  • the insulating coating layer selectively formed on the surface of the upper substrate and the lower substrate is a solder resist of a photo development type
  • the form is not limited to the photographic development type, and it is also possible to use a photosensitive film.
  • a positioning mark such as a CCD is placed on the material or substrate placed on the positioning stage.
  • a step of temporarily bonding and fixing by appropriately applying heat and pressure with a heater punch after recognition position determination and lamination with a recognition device is included. I have omitted it for the sake of brevity.
  • the linear thermal expansion coefficients of the upper substrate 1 and the lower substrate 2 in the state of including the opening 5 be substantially equal. By making them substantially the same, it is possible to further suppress the deformation (via collapse) of the conduction hole formed in the inter-substrate connection sheet 3. Specifically, this can be realized by setting the residual copper ratio, the number of layers, the thickness, and the like of the upper substrate 1 or the lower substrate 2 according to the area of the opening 5.
  • thermoplastic resin polyphenylene sulfide (PPS), polyetheretherketone (PEEK), polyethersulfone (PES)
  • thermoplastic polyimide thermoplastic polyimide or the like
  • PPS polyphenylene sulfide
  • PEEK polyetheretherketone
  • PES polyethersulfone
  • thermoplastic polyimide thermoplastic polyimide
  • the present invention addresses the recent demand for multi-layered / high-density circuit boards.
  • the circuit board provided by the present invention is also effective from the viewpoint of productivity, reliability and manufacturing cost as a substitute technology for the conventional LTCC (low-temperature co-fired laminated ceramic substrate).
  • This embodiment is suitable for a mounting form in which a multilayer printed wiring board laminated by glass epoxy resin is used as a mother board, and the industrial applicability of the present invention is large.

Abstract

本発明にかかる回路基板の製造方法は、開口部を有し表層に回路と絶縁被膜層とが形成された上側基板を作成するステップと、表層に回路と絶縁被膜層とが形成された下側基板を作成するステップと、貫通孔と貫通孔に充填された導電性ペーストとを備えた基板間接続シートを作成するステップと、下側基板と基板間接続シートと上側基板とを積層し加熱加圧するステップとを備える。下側基板を形成するステップにおいて、下側基板の絶縁被膜層は、下側基板と基板間接続シートと上側基板とを積層したときに、絶縁被膜層の形成端が上側基板の開口部の端部あるいは基板間接続シートの開口部の端部との間でクリアランスを有するように形成される。加熱加圧するステップは、基板間接続シートと上側基板との開口部およびクリアランスにクッション材を入り込ませるステップを含む。

Description

回路基板の製造方法および回路基板
　本発明は、半導体等の部品を実装するために設けられたキャビティ構造を有する多層の回路基板の製造方法および回路基板に関する。
　近年、電子機器の小型薄型化および高機能化の進展に伴い、電子機器の電子回路を構成する回路基板へも高い配線収容性が要求されている。特に実装密度の向上の目的で、マザーボードと呼ばれる多層プリント配線板上に半導体等の部品が実装された回路基板をさらに実装する形態も増加している。
　また、携帯電話やデジタルスチールカメラ等の小型電子機器、あるいはＲＦ等各種モジュールやＬＥＤに関連する電子部品の実装において、電子部品実装後の実装回路板の高さを低減することのできる通称ＬＴＣＣ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ）と呼ばれる低温焼成積層セラミックス基板や樹脂成形による立体回路基板等のキャビティ構造または部品内蔵構造を有する多層の回路基板も注目されている。
　図８Ａに従来のセラミック製の回路基板の断面図を示す。従来のＬＴＣＣ等のセラミック基板は、図８Ａに示すような多層の回路基板である。セラミック基板は、セラミックス基材に配線導体、打ち抜かれた穴またはキャビティ部となる開口５５が形成されたグリーンシート５０を複数枚積層し、焼成して形成される。焼成は、通常、低温焼成セラミックスの場合は９００℃以下、ガラスセラミック基板は１０００℃以下で行われる。
　また、図８Ｂに従来の樹脂製の回路基板の断面図を示す。従来の樹脂成形による立体型の多層の回路基板において、樹脂成形は、下側の基板５２の上にモールド樹脂層５１を形成し金型等で樹脂を熱溶融させ、その表面にメッキ等で配線回路を形成している。
　しかしながら、上記のセラミック製の基板は、低温焼成セラミックスの場合でも９００℃付近の高温で焼結する必要があり、これによるグリーンシートの収縮により、寸法精度及び回路の精度を確保することが難しい。さらに、キャビティ構造の形成を含めて、製造リードタイムが長く、製造コストも比較的割高になってしまう。
　また、樹脂成形によりキャビティ構造を形成する多層の回路基板の場合、成形前に導通孔を形成すると成形時の樹脂の流れによる導通孔の変形により、回路間の絶縁劣化や短絡が発生する可能性がある。よって、全層をインナービアホール（ＩＶＨ）構造とする層間接続の技術において、プロセス上あるいは構造上の課題がある。これを解決するために、樹脂成形後に非貫通孔あるいは貫通孔を設け、導電性めっきまたは導電物質により導通孔を形成する方法が行われている。しかし、小径孔に対応することが困難であり、近年要求される微細な仕様を実現するのは困難であるという問題がある。
　また、上記のセラミック基板や樹脂成形による回路基板の膨張係数と、基板を実装搭載するマザーボード（多層プリント配線板等）の膨張係数とは、その値が大きく異なり、それら基板をマザーボードに実装することにおいて、種々の制約を受けることも多かった。
　そこで、従来においては、マザーボードとしての多層プリント配線板と実質的に同様の材料を用いた複数の回路基板をプリプレグシート等の接着層を介して積層し、キャビティ構造を備えた多層の回路基板も開発されている。なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
　しかしながら、上記従来のプリプレグシートを用いた多層の回路基板においては、回路基板間の接着強度は確保できるものの、それらを加熱加圧する際に、接着層であるプリプレグシートからキャビティ内部への樹脂の流れ出しが発生し、キャビティに部品を実装する場合の不具合が発生する可能性がある。よって、上述の樹脂成形の回路基板と同様に、樹脂の流れが生じるため、全層をＩＶＨ接続することは、構造上および製造プロセス上においても極めて困難である。
　特に、キャビティ構造を有する基板は、その性質上、小型・低背化、および配線設計での細線化が要求され、とりわけ、キャビティ上部における、キャビティの壁面とその近傍に存在する接続ランドとの距離の短縮による小型化への要望は強い。
　図９Ａ、図９Ｂに、従来の回路基板と回路基板の製造方法における課題を示す断面図を示す。上側基板６１の撓み量Ｐは、上側基板６１の層構成や設計パターンによる残銅率等に影響され、現実の製品設計仕様や現行のプロセスにおいて撓み量を意図的に制御することは困難である。
　これに対して、接着層の開口面積を上側基板の開口面積に対して小さくすることも考えられたが、接着層の樹脂がキャビティ底へのにじみ出しの幅を含めてキャビティ底の面積が狭小となり、設計上の制約の影響が大となるとともに前記の要望に反することから現実的な解決策とはなり得なかった。
　このような要望に対して、図９Ａ、図９Ｂに示すように、加熱加圧する際に、接着層６３から樹脂の流れ出しが発生するとともに、上側基板６１に撓みが発生する場合があった。
特開平９－１９９８２４号公報 特開２００７－５９８４４号公報
　本発明の回路基板の製造方法は、開口部を有し表層に回路と絶縁被膜層とが形成された上側基板を作成するステップと、表層に回路と絶縁被膜層とが形成された下側基板を作成するステップと、貫通孔と貫通孔に充填された導電性ペーストとを備えた基板間接続シートを作成するステップと、下側基板と基板間接続シートと上側基板とを積層し加熱加圧するステップとを備える。下側基板を形成するステップにおいて、下側基板の絶縁被膜層は、下側基板と基板間接続シートと上側基板とを積層したときに、絶縁被膜層の形成端が上側基板の開口部の端部あるいは基板間接続シートの開口部の端部との間でクリアランスを有するように形成される。加熱加圧するステップは、基板間接続シートと上側基板との開口部およびクリアランスにクッション材を入り込ませるステップを含むことを特徴とする。これにより、上側基板に撓みを発生させることなく、基板間接続シートの端面からの樹脂の流れ出しを防止するとともに、導通孔のビア倒れ等の変形を防ぐことができ、凹状のキャビティ部の形成と高い層間接続信頼性を有する全層ＩＶＨ構造を有する回路基板を効率的に製造することができる。
　また、本発明の回路基板は、開口部を有し表層に回路と絶縁被膜層とを備えた上側基板と、表層に回路と絶縁被膜層とを備えた下側基板とが、開口部を有し層間接続用の導通孔を備えた基板間接続シートを介して積層され、上側基板の開口部と基板間接続シートの前記開口部とでキャビティを構成し、基板間接続シートの開口部の面積は上側基板の開口部の面積以上の大きさで形成され、下側基板の絶縁被膜層の端部と基板間接続シートの開口部の端部との間にクリアランスが設けられている。
　これにより、キャビティの底部において半導体実装におけるモールド用樹脂の流動路のスペースを確保することができ、外界からの吸湿を防止することができる。これにより高温高湿における電気絶縁性を維持するあるいは高めることができ、半導体実装の信頼性を向上させることができる。
　以上のように本発明は、下側基板の絶縁被膜層の形成端とキャビティ壁面との間にクリアランスを設けることにより、上側基板の撓みを防止することができ、平坦度（キャビティコプラナリティ）の向上を図り、導通孔（ビア）および接続ランドの配置等の設計上の制約を緩和することができる。これにより、半導体等の部品実装の効率と併せて部品実装ステップの歩留まりを向上させるという効果が得られる。
図１Ａは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図１Ｂは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図１Ｃは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図１Ｄは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図１Ｅは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図２Ａは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図２Ｂは、本発明の実施の形態における回路基板の製造方法を示す断面図である。 図３Ａは、本発明の実施の形態における回路基板と要部概略を示す断面図である。 図３Ｂは、本発明の実施の形態における回路基板の製造方法の要部概略を示す断面図である。 図４Ａは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図４Ｂは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図４Ｃは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図４Ｄは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図４Ｅは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図４Ｆは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図５Ａは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図５Ｂは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図５Ｃは、本発明の実施の形態における上側基板の製造方法を示す断面図である。 図６Ａは、本発明の実施の形態における下側基板の製造方法を示す断面図である。 図６Ｂは、本発明の実施の形態における下側基板の製造方法を示す断面図である。 図６Ｃは、本発明の実施の形態における下側基板の製造方法を示す断面図である。 図６Ｄは、本発明の実施の形態における下側基板の製造方法を示す断面図である。 図７Ａは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｂは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｃは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｄは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｅは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｆは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｇは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図７Ｈは、本発明の実施の形態における接続シートの製造方法を示す断面図である。 図８Ａは、従来の回路基板の断面図である。 図８Ｂは、従来の回路基板の断面図である。 図９Ａは、従来の回路基板と回路基板の製造方法における課題を示す断面図である。 図９Ｂは、従来の回路基板と回路基板の製造方法における課題を示す断面図である。
　（実施の形態１）
　本実施の形態においては、初めに本実施の形態における回路基板の基本的な構造を説明し、次に本実施の形態における回路基板を構成する要素と他の事例について説明する。
　図１Ｅは、本実施の形態による回路基板の断面図である。積層基板である下側基板２の上に、キャビティ１１を有する積層基板である上側基板１が重なって構成されている。
　はじめに、図１Ａ～Ｅ、図２Ａ、図２Ｂを用いて基本的な製造プロセスについて説明する。図１Ａ～Ｅは本実施の形態における回路基板の製造方法を示す回路基板の断面図である。
　図１Ａに示すように、表層に回路が形成された上側基板１と下側基板２とを作成する。上側基板１と下側基板２とは、共に貫通孔２３に導電性ペースト２４が充填された導通孔を備え、導通孔を介して両面表層の回路が層間接続されている。
　次に、図１Ｂに示すように、貫通孔に導電性ペースト２４が充填された基板間接続シート３を作成する。このとき、基板間接続シート３は、絶縁樹脂が半硬化の状態（以降、Ｂステージ状態と記載する）である。
　上側基板１および基板間接続シート３は、それぞれその中央部を含む領域に一定面積の開口部５、開口部６を有した構造である。接着層４を備えた基板間接続シート３は、上側基板１および下側基板２とは異なる材料で構成されている。また、基板間接続シート３は、Ｂステージ状態の基板材料に形成された貫通孔に導電性ペーストが充填された導通孔を備え、基板の接着と層間の電気的接続の機能を有している。
　なお、上側基板１、下側基板２、基板間接続シート３の構成およびそれを準備するための製造方法の詳細については後述する。
　次に、図１Ｃに示すように、下側基板２、基板間接続シート３、上側基板１の順に積層し、加熱加圧（真空熱プレス）して成形硬化させる。これにより、基板間接続シート３を介して下側基板２と上側基板１とを接着し、図１Ｄに示すように多層の回路基板１０を形成する。上側基板１の開口部５および基板間接続シート３の開口部６は、同じ位置の上下に略同等の大きさで構成され、回路基板１０のキャビティ１１部分となる。
　次に、図１Ｅに示すように、上側基板１の表面の接続電極等の一部の回路パターンを除く領域に絶縁被膜層としてのソルダレジスト７を選択的に形成し、その後露出した導体にニッケル及び金めっきを施す。すなわち、上側基板１と下側基板２の表面の一部を除く領域に絶縁被膜層を選択的に形成するステップの後、露出した表面に金めっき層を形成するステップを行う。
　なお、本事例においては、上側基板１のソルダレジスト７の形成を図１Ｅに示すステップで行ったが、図１Ａの準備ステップで形成することも可能であり、その詳細は後述する。
　なお、図１Ｃの熱プレスによる加熱加圧のステップは、開口部５，６が存在することにより、特に上側は、図２Ａに示すクッション材８を介して、図２Ｂに示すＳＵＳ板８ｂで挟持して行うことが望ましい。
　また、クッション材８の流動性はＢステージ状態の基板間接続シート３の樹脂の流動性より低いものであることが望ましく、クッション材８としては、表層に離型層８ａを備えたシリコンゴムやブチルゴム等が適している。
　上記のクッション材８は、図１Ｃのステップにおける真空熱プレス装置が昇温する過程で流動し、図２Ｂに示すように、開口部５，６の空洞部（キャビティ１１）に加圧注入され、被積層物の全面を均一に加圧する。また、離型層８ａとシリコンゴムやブチルゴム等との間に流動性材料を備えたクッション材を用いることも可能である。また、開口部５，６の容積とほぼ同じ体積の凸部を備えた型を用いて加熱加圧することも可能である。
　本実施の形態の回路基板は、図３Ａの回路基板と回路基板の製造方法の要部概略を示す断面図に示すように、下側基板２の絶縁被膜層としてのソルダレジスト７は、その形成端７ａが上側基板１の開口部５の端部５ａあるいは基板間接続シート３の開口部６の端部６ａとの間でクリアランスＲを有するように設けられている。すなわち、ソルダレジスト７の形成端７ａとキャビティ壁面との間に隙間（クリアランスＲ）を備えている。
　また、本実施の形態の回路基板の製造方法は、図３Ｂの要部詳細概略図に示すように、加熱加圧するステップにおいて、クリアランスＲにクッション材を入り込ませて行う。
　なお図３Ｂにおいては、クッション材８が上側基板１、下側基板２、基板間接続シート３、およびソルダレジスト７に及ぼす圧力を矢印で示すものとする。
　図３Ｂに示すように、ソルダレジスト７の形成設計においてキャビティ１１の底部に空間を設けることで、キャビティ１１の底部壁面へのクッションシートの入り込みを発生させることができる。その結果、基板間接続シート３の樹脂の流れ出しを抑制することにより形状を制御することができ、上側基板１の撓みや変形とは逆方向の反力成分（矢印）を発生させ、キャビティ１１の撓みを抑制することができる。
　また、キャビティ１１の壁面を構成する基板間接続シート３の開口部の面積を上側基板１の開口部の面積より大きくすることが望ましい。基板間接続シート３の開口部の面積およびソルダレジスト７の形成領域によるクリアランスＲの設計値を調整することにより、クッションシートの入り込み量を調整し、キャビティの高さを制御することもできる。
　さらに、上記のクリアランスＲは、選択的に設けることも可能である。すなわち、上側基板１及び基板間接続シート３の端部６ａ直下の下側基板２に回路パターンが配線されている場合は、それらを被覆するためのソルダレジスト７が必要となる。この場合は、回路パターン部分とその近傍のみにソルダレジスト７を形成し、回路パターンが存在しない部分にクリアランスＲによる隙間を形成することによって、同様に効果を得ることができる。
　これらの設計上の調整により、撓み量を０とし、撓みや変形を解消することができる。
　（ｉ）上側基板１の説明
　図１Ａのステップにおいて用いられる上側基板１の構成とプロセスについて、以下に説明する。図４、図５は本実施の形態における上側基板の製造方法を示す回路基板の断面図である。
　まず、図４Ａにおいて、基板材料としてプリプレグシート２１（以下プリプレグ２１とする）を用いる。プリプレグ２１は３００×２５０ｍｍ、厚さ約１００μｍのＢステージ状態の基板材料としてのプリプレグシート（以下プリプレグと称する）である。プリプレグ２１は、例えばガラス織布の基材に熱硬化性エポキシ樹脂を含浸させた複合材料などが用いられ、マザーボードと呼ばれるプリント配線板にも使用されるものである。プリプレグ２１の両面には離型フィルム２２ａ、２２ｂが設けられている。離型フィルム２２ａ，２２ｂは、片面にＳｉ系の離型剤を塗布した厚さ約１２μｍのプラスチックシートであり、例えばポリエチレンテレフタレート（Ｐｏｌｙ　Ｅｔｈｙｌｅｎｅ　Ｔｅｒｅｐｈｔｈａｌａｔｅ）が用いられる。
　次に、図４Ｂに示すように、両面に離型フィルム２２ａ，２２ｂが接着されたプリプレグ２１の所定の箇所にレーザー加工法などを利用して貫通孔２３を形成する。
　次に、図４Ｃに示すように、貫通孔２３に導電性ペースト２４を充填する。充填方法としては、印刷機（図示せず）を用いて導電性ペースト２４を離型フィルム２２ａ、２２ｂ上に直接印刷することにより行う。この時、離型フィルム２２ａ、２２ｂは印刷マスクの役割と、プリプレグ２１の表面の汚染防止の役割を果たしている。
　次に、図４Ｄに示すように、プリプレグ２１の両面から離型フィルム２２ａ、２２ｂを剥離する。
　次に、図４Ｅに示すように、プリプレグ２１を金属はく２５ａ，２５ｂで挟み込むように積層する。
　次に、図４Ｆに示すように、熱プレスで全面を加熱加圧し、プリプレグ２１を硬化する。このとき、導電性ペースト２４が圧縮されて両面の金属はく２５ａと金属はく２５ｂとは電気的に接続される。
　次に、図５Ａに示すように、銅箔等の金属はく２５ａと金属はく２５ｂとを選択的にエッチングして回路パターン２６が形成された２層の回路基板２０を得る。
　そして、図５Ｂに示すように、中央部を含む領域に一定面積（１０ｍｍ×１０ｍｍ）の開口部５を形成する。開口部５の形成方法は、図５Ａのステップにおいて中央部の金属はく２５ａ，２５ｂを選択的にエッチングした後レーザー加工にて切断して除去する方法や、金型により打ち抜き加工する方法、あるいはエンドミルによるルータ加工で行う方法などがある。
　なお、図５Ｂに示す開口部５が形成された回路基板２０を図１Ａのステップにて用いる上側基板１とすることも可能である。しかし、より望ましい形態として図５Ｃに示すように絶縁被膜層としてのソルダレジスト７を形成したものを上側基板１としたほうが良い。このようにすることで、上側基板１が平面形態である段階でソルダレジストを形成することによる製造ステップ上の容易性の確保や生産性の向上を図ることができる。
　（ii）下側基板２の説明
　次に、図１Ａのステップにおいて用いる下側基板２の構成とプロセスについて以下に説明する。図６Ａ～図６Ｄは製造方法を示すための下側基板の断面図である。
　まず図６Ａに示すように、図４Ａ～図４Ｆ、図５Ａ～図５Ｃのステップを用いて形成した２層の回路基板２０を準備する。
　次に、図４Ｄに示す状態のプリプレグ３１を２枚と金属はく３５を２枚とを用意する。なお、図４Ｄの状態のプリプレグ３１は、上述したように、図４Ａ～図４Ｄのステップを経て作成されたものである。図６Ｄに示すように、位置決めステージ（図示せず）上に金属はく３５とプリプレグ３１を載置して、その上に回路基板２０を内層用のコア基板として積層し、さらにプリプレグ３１、金属はく３５を積層する。これらを仮接着して積層構成物を作成する。
　次に図６Ｃに示すように、上記の積層構成物を熱プレスにより全面を加熱加圧して成形硬化させて、プリプレグ３１と金属はく３５と回路基板２０とを接着し多層構成を形成する。この際、導電性ペースト３４が圧縮されて表裏の金属はく３５は導電性ペースト３４により内層の回路基板２０の回路パターンと電気的に接続される。
　次に、図６Ｄに示すように、金属はく３５をエッチングなどで選択的に除去することで回路パターン３６を形成する。
　次に、上側基板１の開口部およびキャビティの底部に相当する下側基板２上に選択的に絶縁被膜層としてのソルダレジスト７を形成する。これを図３Ａ、図３Ｂの要部概略図で説明する。
　本実施の形態のソルダレジスト７は、前述した図１Ｃの熱プレスによる加熱加圧のステップにおいて、図３Ａに示すように、開口部の端部に近い側のソルダレジスト７の形成端７ａが、上側基板１の開口部５の端部５ａあるいは基板間接続シート３の開口部６の端部６ａとの間でクリアランスＲを有するように形成されている。つまり、下側基板２の絶縁被膜層であるソルダレジスト７は、下側基板２と基板間接続シート３と上側基板１とを積層したときに、その形成端７ａが上側基板１の開口部５の端部５ａあるいは基板間接続シート３の開口部６の端部６ａとの間でクリアランスを有するように形成される。
　すなわち、下側基板２上のソルダレジスト７の形成は、上側基板１の開口部５の端部５ａを基準として行うことが望ましい。
　なお、基板間接続シート３の開口部６の端部６ａを基準とする場合は、図１Ｃの熱プレスによる加熱加圧のステップ後、基板間接続シート３の端部６ａからの樹脂の流れ出しによって、クリアランスＲの値が小さくなる。
　この場合、基板間接続シート３の開口部の面積を上側基板１の開口部の面積より大きく作成することにより所望するクリアランスＲの値を確保することが可能となる。
　また、基板間接続シート３の開口部の面積を上側基板１の開口部の面積より大きく作成することにより生じる空間とクリアランスＲによる空間により、半導体等の部品実装ステップにおいて、キャビティの底部にモールド用樹脂の流動路としてのスペースを確保することができ、外界からの吸湿を防止することができる。これにより高温高湿における電気絶縁性を維持するあるいは高めることができ、半導体実装の信頼性を向上できる。
　なお、４層以上に多層化する場合には、４層以上の多層の回路基板を内層用のコア基板として上記ステップを繰り返せばよい。
　また、表層に回路を有する両面あるいは多層の配線基板（本発明の回路基板を含む）を、貫通孔に導電性ペーストが充填された層間接続用の導通孔を備えたプリプレグを介して積層し、多層の回路基板としてもよい。
　また、表層の回路を有する配線基板は、導電性めっきにより形成された導通孔によりコア基板としての内層の回路基板２０と層間接続することで多層の配線基板を構成することも可能である。コア基板としての内層基板は、導電性めっきにより形成された導通孔により表裏または層間接続されているものであってもよい。特に、貫通孔、めっきスルーホールを備えた基板を採用することにより、放熱性を高めることができる。
　（iii）基板間接続シート３の説明
　次に、基板間接続シート３の構成と作成プロセスについて説明する。即ち、図１Ｂのステップにおいて用いる基板間接続シート３の構成と作成プロセスについて以下に説明する。図７Ａ～図７Ｈは基板間接続シート３の製造方法を示す基板間接続シート３の断面図である。
　図７Ａに示すように、キャリアフィルム４２上に厚さ約１００μｍの有機系の接着層４１が形成された３００×２５０ｍｍのサイズのシート材料を準備する。なお、接着層４１の厚さは、３０～３００μｍの範囲から任意の値を選定できる。接着層４１の厚さは、部品実装後の部品の高さに応じて選定するのが良い。本実施の形態においては、接着層４１の厚さを約１００μｍとした場合について説明する。
　シート材料の構成としては、キャリアフィルム４２にポリエチレンテレフタレート（ＰＥＴ）を用い、接着層４１にフィラーが高い含有率で充填された熱硬化性樹脂を用いている。接着層４１は、具体的にはフィラーとしてのシリカやアルミナ等の無機物の粉体を５５～９０ｗｔ％のエポキシ樹脂と混ぜたものであって、芯材としてのガラス織布等の基材は用いていない。
　このため、本実施の形態のシート材料の縦横厚さ方向の熱膨張係数は、通常のガラスエポキシ積層板の熱膨張係数に比較して低い。特にガラス転移温度よりも低い状態での厚み方向についての膨張係数α１は１２ｐｐｍ／℃であり、上側基板１、下側基板２の材料であるガラス布エポキシ樹脂のプリプレグシートは、厚み方向の膨張係数α１は６５ｐｐｍ／℃である。また、シート材料はフィラーが高い割合で充填されているため低流動性であり、さらに低流動性を確保するために、必要に応じてゴム系の材料を混ぜてもよい。
　次に、図７Ｂに示すように、シート材料の中央部を含む領域に一定面積の開口部６を形成する。開口部６の形成は、製造ステップにおけるハンドリングを考慮してキャリアフィルム４２が存在しているときに行うのが好ましい。
　開口部６の形成は、金型を用いた打ち抜き加工で行うことも可能であるが、好ましくは、レーザー加工にて切断して除去する。特に、本実施の形態における接着層４１がエポキシ樹脂を主剤とし、シリカやアルミナ等をフィラー分として重量比５５％以上含む構成の場合、波長９．４～１０．６μｍの炭酸ガスレーザーを用いて切断して除去することが好ましい。このようにすることで、切断端面の樹脂の流動を抑制することができる。そのメカニズムとしては以下に説明するとおりである。レーザーの加工エネルギーが接着層４１中のフィラーに吸収され熱に変換される。その熱によりエポキシが変性し、核としてのフィラーと変性したエポキシ樹脂とにより構成される変質層が切断端面に沿って形成される。この変質層により、切断端面からの樹脂の流動を抑制できる。
　これにより、図１Ｄのステップにおける加熱加圧の際、基板間接続シート３の端面からの樹脂の流れ出しを防止するとともに、導通孔のビア倒れ等の変形を防ぐことができる。また、外界からの吸湿を防止することができる。これにより高温高湿における電気絶縁性を維持するあるいは高めることができる。さらに開口部６の端面からのフィラーや樹脂成分の脱落等によるゴミの発生を防止することもできる。
　また、開口部６の面積は、図５Ｂのステップで形成した上側基板１の開口部５の面積より大きいことが望ましい。開口部５が一辺Ａ（ｍｍ）の正方形であれば、開口部６は一辺（Ａ＋ａ）（ｍｍ）の正方形とし、ａの値はＡの０．５～１．０％に設定することが望ましい。例えば、開口部５が一辺１０ｍｍの正方形である場合、開口部６は一辺につき５０～１００μｍの範囲で開口部５よりも広く形成する。これにより、基板間接続シート３の樹脂の流れ出しに対するクリアランスを確保するとともに、前述の上側基板１の開口部５の端部５ａに形成したソルダレジスト７に嵌合させ、基板間接続シート３の樹脂の流れ出しを防止する効果を有する。
　次に、図７Ｃに示すように、シート材料のキャリアフィルム４２の反対側に離型フィルム４２ａをラミネートする。なお、離型フィルム４２ａは、シート材料のキャリアフィルム４２上を含む両面にラミネートしてもよい。離型フィルム４２ａは、片面にＳｉ系の離型剤を塗布した厚さ約１２μｍのプラスチックシートであり、例えばポリエチレンテレフタレートが用いられる。
　次に、図７Ｄに示すように、キャリアフィルム４２を剥離する。次に、図７Ｅに示すように、キャリアフィルム４２を剥離した面に離型フィルム４２ｂを真空ラミネート装置を用いて真空状態でラミネートする。これにより、図に示したように開口部６において、離型フィルム４２ａ，４２ｂが接触した接触部４５を形成する。
　なお、真空ラミネート装置はラミネートロール（図示せず）を備え、これより離型フィルム４２ａ，４２ｂを加熱加圧しながらシート材料にラミネートすることが可能である。この際、本実施の形態においては、真空状態でラミネートするため、離型フィルムの接触部４５は開口部６内に窪み、この部分はラミネートロールにて加熱加圧されることなく、真空圧のみで接触した状態を保つことができる。これにより、後述する図７Ｈに示すステップにおいて離型フィルム４２ａ，４２ｂの剥離を容易に行うことができる。
　さらに、開口部６に接触部４５が設けられることにより、接着層４１の剛性を高めることができ、後ステップであるレーザー穴加工やペースト充填等のステップにおけるシート材料のハンドリングを容易に行うことができる。
　なお、ラミネートロールを備えた真空ラミネート装置を用いた事例を示したが、真空プレス装置を用いて離型フィルムをシート材料にラミネートすることも可能である。この場合においても、真空状態でラミネート作業を行えば、開口部６に接触部４５を設けることができる。
　また、上記の図７Ｄにおいて、キャリアフィルム４２を一旦剥離したのち、図７Ｅのステップにおいて離型フィルム４２ｂをラミネートするステップの意図は、接触部４５を形成するためである。前述のハンドリング性を高めることのほかに、後ステップのレーザー穴加工において、レーザー加工上最も適した条件とするため、同質の材料である離型フィルム４２ａ，４２ｂを両面にラミネートしたものである。
　次に、図７Ｆに示すように、開口部６を除く領域にレーザー加工法などを利用して貫通孔４３を形成する。次に、図７Ｇに示すように、貫通孔４３に導電性ペースト４４を充填する。充填方法としては、図４Ｃに示すステップと同様に行う。次に、図７Ｈに示すように、シート材料の上下から離型フィルム４２ａ，４２ｂを剥離し、基板間接続シート３を完成する。
　なお、以上の説明では、完成した基板間接続シート３を介して上側基板１、下側基板２を積層する事例を図１に示したが、やや異なる方法を採用することもできる。
　すなわち、接続シートの裏面の離型フィルム４２ｂのみを剥離し、離型フィルム４２ａが表面にラミネートされたままの状態の基板間接続シート３を準備し、離型フィルム４２ａを備えた面の反対面を接触面として基板間接続シート３を下側基板２上に位置決めし積層し複数の点を仮圧着する。その後真空状態でラミネートにより全面を仮圧着する製造方法を採用することも可能である。
　この製造方法を採用する意図は、本実施の形態における基板間接続シート３は、低流動でかつ剛性が高いため、複数の点による仮圧着では、熱プレスのステップの際に位置ズレする可能性もあり、それを防止するために行うものである。離型フィルム４２ａが存在することにより、充填された導電性ペーストの状態を維持することができるとともに、開口部６を含む基板間接続シート３の全面を下側基板２に均一に仮圧着することができる。その後、離型フィルム４２ａを剥離し、基板間接続シート３上に上側基板１を積層し、図１Ｄ以降に示すステップと同様のステップを経て回路基板を完成する。
　以上の実施の形態において説明した製造方法より得られた回路基板は、全層ＩＶＨ（Ｉｎｎｅｒ　Ｖｉａ　Ｈｏｌｅ）構造でかつ電子部品を実装することができるキャビティ１１を備え、さらに多層プリント配線板等のマザーボードへ実装できる構造である。特に、本実施の形態の回路基板を構成する上側基板１と下側基板２はマザーボードと同じ基板材料を選択することが可能である。
　また、上側基板１と下側基板２とを接続する基板間接続シート３は、その厚み方向の熱膨張係数がこれらの基板よりも低い材料で構成されるため、反り量を抑制することができ、マザーボードとの実装の信頼性を高めることができる。
　また、基板間接続シート３は、低流動性の材料で構成されるため、キャビティ１１内部への樹脂の流れ出し、および樹脂流動による導通孔の変形を防止し、高い層間接続信頼性を有する全層ＩＶＨ構造を実現することができる。
　さらに、本実施の形態の回路基板の製造方法は、焼成ステップ、ザグリ加工ステップ、あるいは樹脂成形ステップを経ることなく、凹状に窪んだキャビティ１１部の形成を効率的に容易に行うことができ、金型等を変更することなく、キャビティ１１に実装される電子部品の高さに応じた回路基板を提供できる。
　なお、本実施の形態においては、２層の回路基板２０を上側基板１とし、４層の回路基板３０を下側基板２として説明したが、上側基板１および下側基板２の層の数は、それに限るものではない。
　また、上側基板１および下側基板２は、ガラス織布基材エポキシ樹脂含浸材料が硬化されたもので説明したが、ガラス織布に限定されるものではなく、アラミド等の不織布の基材も使用できる。含浸される樹脂もエポキシ樹脂に限定されるものではなく、基板間接続シートの使用される材料の厚み方向の熱膨張係数の比較において、本発明の意図する構成を含むものであれば、回路基板の仕様に応じて様々な樹脂を選択することが可能である。
　また、上側基板と下側基板の面に選択的に形成される絶縁被膜層は、写真現像型のソルダレジストとしたが、ロードマップ等の部品配置図用の絶縁被膜材料を用いて形成することも可能である。その形態も写真現像型に限らず、感光性フィルムを用いることも可能である。さらに、インキ透孔穴の断面が台形形状のメタル版やスクリーン等を用いれば印刷法により凸状の絶縁被膜層を形成することも可能である。
　また、実施の形態において説明した、基板及び金属箔やシート等の材料を積層するステップは、位置決めステージ上に静置された材料や基板の上に、位置決め用マーク（または穴）をＣＣＤなどの認識装置で認識位置決めして積層した後、ヒーターポンチで加熱加圧して、仮接着固定されるステップを適宜含むものである。説明を簡潔にするため省略した。
　また、開口部５を備えた状態の上側基板１と下側基板２の面方向の線熱膨張係数は、略同等とすることが望ましい。略同等とすることによって、基板間接続シート３に形成された導通孔の変形（ビア倒れ）をさらに抑制することができる。具体的には、開口部５の面積に応じて、上側基板１または下側基板２の残銅率、層数、厚み等を設定することで、実現可能となる。
　さらに、接着層４として熱可塑性樹脂（ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルサルフォン（ＰＥＳ））や熱可塑性ポリイミド等を用いてもよい。条件として、本実施の形態で例示した基板間接続シートの接着層４と同等かそれより良い低膨張率あるいはレーザー加工性、あるいは層間接着性を備えておればよい。
　本発明は、近年の回路基板の多層化・高密度化の要求に対応するものである。本発明により提供される回路基板は、従来ＬＴＣＣ（低温焼成積層セラミックス基板）の代替技術として、生産性、信頼性及び製造コストの上からも有効である。ガラスエポキシ樹脂で積層構成された多層プリント配線板をマザーボードとする実装形態に適したものであり、本発明の産業上の利用可能性は大きい。
　１，６１　　上側基板
　２　　下側基板
　３　　基板間接続シート
　４，４１，６３　　接着層
　５，６，９　　開口部
　５ａ，６ａ　　端部
　７　　ソルダレジスト
　７ａ　　形成端
　８　　クッション材
　８ａ　　離型層
　８ｂ　　ＳＵＳ板
　１０，２０，３０　　回路基板
　１１　　キャビティ
　２１，３１　　プリプレグシート
　２２ａ，２２ｂ，４２ａ，４２ｂ　　離型フィルム
　２３，４３　　貫通孔
　２４，３４，４４　　導電性ペースト
　２５ａ，２５ｂ，３５　　金属はく
　２６，３６　　回路パターン
　４２　　キャリアフィルム
　４５　　接触部
　５０　　グリーンシート
　５１　　モールド樹脂層
　５２　　基板
　５５　　開口

Claims (10)

  1. 開口部を有し表層に回路と絶縁被膜層とが形成された上側基板を作成するステップと、
    表層に回路と絶縁被膜層とが形成された下側基板を作成するステップと、
    貫通孔と前記貫通孔に充填された導電性ペーストとを備えた基板間接続シートを作成するステップと、
    前記下側基板と前記基板間接続シートと前記上側基板とを積層し加熱加圧するステップとを備え、
    前記下側基板を形成するステップにおいて、前記下側基板の前記絶縁被膜層は、前記下側基板と前記基板間接続シートと前記上側基板とを積層したときに、前記絶縁被膜層の形成端が前記上側基板の開口部の端部あるいは前記基板間接続シートの開口部の端部との間でクリアランスを有するように形成され、
    前記加熱加圧するステップは、前記基板間接続シートと前記上側基板との開口部および前記クリアランスにクッション材を入り込ませるステップを含むことを特徴とする回路基板の製造方法。
  2. 前記基板間接続シートの開口部の面積を前記上側基板の前記開口部の面積より大きくすることを特徴とする請求項１に記載の回路基板の製造方法。
  3. 前記上側基板および前記下側基板は基材に含浸された樹脂が硬化されたものを用い、
    前記基板間接続シートは、キャリアフィルム上に無機物のフィラーと熱硬化性樹脂とを含みかつ芯材を含まない接着層が形成されていることを特徴とする請求項１に記載の回路基板の製造方法。
  4. 前記基板間シート材料の厚み方向の熱膨張係数は、前記上側基板および前記下側基板を構成する材料の厚み方向の熱膨張係数より低いものを用いる請求項１に記載の回路基板の製造方法。
  5. 前記上側基板を作成するステップにおいて、前記上側基板に、貫通孔に導電性ペーストが充填された導通孔を作成し、
    前記下側基板を作成するステップにおいて、前記下側基板に、貫通孔に導電性ペーストが充填された導通孔を作成し、
    前記導通孔を介して両面表層の回路を層間接続することを特徴とする請求項１に記載の回路基板の製造方法。
  6. 前記基板間接続シートを作成するステップにおいて、前記基板間接続シートはＢステージ状態のものであり、
    前記クッション材の流動性は前記基板間接続シートの流動性より低いものであることを特徴とする請求項１に記載の回路基板の製造方法。
  7. 前記クッション材は表層に離型層を備えたシリコンゴムあるいはブチルゴムであることを特徴とする請求項６に記載の回路基板の製造方法。
  8. 開口部を有し表層に回路と絶縁被膜層とを備えた上側基板と、
    表層に回路と絶縁被膜層とを備えた下側基板とが、
    開口部を有し層間接続用の導通孔を備えた基板間接続シートを介して積層され、
    前記上側基板の前記開口部と前記基板間接続シートの前記開口部とでキャビティを構成し、
    前記基板間接続シートの開口部の面積は前記上側基板の開口部の面積以上の大きさで形成され、
    前記下側基板の絶縁被膜層の端部と前記基板間接続シートの開口部の端部との間はクリアランスが設けられていることを特徴とする回路基板。
  9. 前記上側基板および前記下側基板は基材に含浸された樹脂が硬化されたものであり、
    前記基板間接続シートは無機物のフィラーと熱硬化性樹脂とを含みかつ芯材を含まない接着層の前記熱硬化性樹脂が硬化されたものであることを特徴とする請求項８に記載の回路基板。
  10. 前記基板間接続シートの材料の厚み方向の熱膨張係数が、上側基板および前記下側基板を構成する材料の厚み方向の熱膨張係数より低いことを特徴とする請求項８に記載の回路基板。
PCT/JP2010/002183 2009-04-02 2010-03-26 回路基板の製造方法および回路基板 WO2010113448A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/258,092 US20120012371A1 (en) 2009-04-02 2010-03-26 Manufacturing method for circuit board, and circuit board
JP2011507002A JPWO2010113448A1 (ja) 2009-04-02 2010-03-26 回路基板の製造方法および回路基板
EP10758228A EP2405727A1 (en) 2009-04-02 2010-03-26 Manufacturing method for circuit board, and circuit board
CN2010800139669A CN102405692A (zh) 2009-04-02 2010-03-26 电路基板的控制方法及电路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-089907 2009-04-02
JP2009089907 2009-04-02

Publications (1)

Publication Number Publication Date
WO2010113448A1 true WO2010113448A1 (ja) 2010-10-07

Family

ID=42827759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002183 WO2010113448A1 (ja) 2009-04-02 2010-03-26 回路基板の製造方法および回路基板

Country Status (6)

Country Link
US (1) US20120012371A1 (ja)
EP (1) EP2405727A1 (ja)
JP (1) JPWO2010113448A1 (ja)
CN (1) CN102405692A (ja)
TW (1) TW201044941A (ja)
WO (1) WO2010113448A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684244A (zh) * 2013-11-29 2015-06-03 揖斐电株式会社 电子部件内置基板、电子部件内置基板的制造方法
US10950587B2 (en) 2018-11-05 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
KR20150000676A (ko) * 2013-06-25 2015-01-05 삼성전자주식회사 반도체 발광소자 패키지 제조방법
CN104427765B (zh) * 2013-08-20 2017-06-27 深圳崇达多层线路板有限公司 Ptfe覆铜板的加工方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
JP6495368B2 (ja) * 2017-04-19 2019-04-03 立山科学工業株式会社 電子モジュール
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
TWI673784B (zh) * 2018-11-28 2019-10-01 同泰電子科技股份有限公司 在發光二極體載板形成開窗的方法
CN113710013B (zh) * 2020-05-22 2022-09-16 宏启胜精密电子(秦皇岛)有限公司 电路板中间体的制造方法、电路板及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191046A (ja) * 1991-11-08 1993-07-30 Mitsubishi Electric Corp 多層プリント基板の製法
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JP2004186235A (ja) * 2002-11-29 2004-07-02 Ibiden Co Ltd 配線板および配線板の製造方法
JP2007059844A (ja) 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
WO2008146487A1 (ja) * 2007-05-29 2008-12-04 Panasonic Corporation 回路基板およびその製造方法
WO2008149511A1 (ja) * 2007-05-29 2008-12-11 Panasonic Corporation 立体プリント配線板とその製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
DE69839882D1 (de) * 1997-06-06 2008-09-25 Ibiden Co Ltd Mehrschichtige gedruckte leiterplatte und verfahren zu deren herstellung
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3344363B2 (ja) * 1999-05-18 2002-11-11 松下電器産業株式会社 マスクフィルムとその製造方法およびそれを用いた回路基板の製造方法
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP3292194B2 (ja) * 2000-02-01 2002-06-17 松下電器産業株式会社 印刷用版およびそれを用いた印刷方法
JP4348815B2 (ja) * 2000-03-13 2009-10-21 パナソニック株式会社 プリント配線基板の製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003031948A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
US7378596B2 (en) * 2003-04-18 2008-05-27 Ibiden Co., Ltd. Rigid-flex wiring board
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
US7423219B2 (en) * 2004-06-11 2008-09-09 Ibiden Co., Ltd. Flex-rigid wiring board
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4304163B2 (ja) * 2005-03-09 2009-07-29 パナソニック株式会社 撮像モジュールおよびその製造方法
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7828924B2 (en) * 2005-12-12 2010-11-09 Panasonic Corporation Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material
CN102098876B (zh) * 2006-04-27 2014-04-09 日本电气株式会社 用于电路基板的制造工艺
JP4609435B2 (ja) * 2007-01-30 2011-01-12 パナソニック株式会社 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
WO2008143099A1 (ja) * 2007-05-17 2008-11-27 Fujikura Ltd. 積層配線基板及びその製造方法
US7712210B2 (en) * 2007-06-07 2010-05-11 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion
JP2009059814A (ja) * 2007-08-30 2009-03-19 Denso Corp 多層プリント基板の製造方法
US8253033B2 (en) * 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet
US8278565B2 (en) * 2008-01-18 2012-10-02 Panasonic Corporation Three-dimensional wiring board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191046A (ja) * 1991-11-08 1993-07-30 Mitsubishi Electric Corp 多層プリント基板の製法
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JP2004186235A (ja) * 2002-11-29 2004-07-02 Ibiden Co Ltd 配線板および配線板の製造方法
JP2007059844A (ja) 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007266196A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
WO2008146487A1 (ja) * 2007-05-29 2008-12-04 Panasonic Corporation 回路基板およびその製造方法
WO2008149511A1 (ja) * 2007-05-29 2008-12-11 Panasonic Corporation 立体プリント配線板とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684244A (zh) * 2013-11-29 2015-06-03 揖斐电株式会社 电子部件内置基板、电子部件内置基板的制造方法
CN104684244B (zh) * 2013-11-29 2018-03-09 揖斐电株式会社 电子部件内置基板、电子部件内置基板的制造方法
US10950587B2 (en) 2018-11-05 2021-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and package structure

Also Published As

Publication number Publication date
CN102405692A (zh) 2012-04-04
JPWO2010113448A1 (ja) 2012-10-04
EP2405727A1 (en) 2012-01-11
US20120012371A1 (en) 2012-01-19
TW201044941A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5223949B2 (ja) 回路基板およびその製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP4291279B2 (ja) 可撓性多層回路基板
KR20090002718A (ko) 캐리어 및 인쇄회로기판 제조방법
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
US8586876B2 (en) Laminated circuit board and board producing method
KR20130059356A (ko) 서브어셈블리를 상호연결하기 위한 병렬 처리를 사용하는 인쇄 회로 기판 제조 방법
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP2006332280A (ja) 両面プリント配線板及びその製造方法およびリジッドフレックスプリント配線板
CN114342574B (zh) 电路基板、电路基板的制造方法和电子设备
JP4538513B2 (ja) 多層配線板の製造方法
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
KR20120019144A (ko) 인쇄회로기판 제조방법
JP2005285945A (ja) 導電路形成方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2006196567A (ja) 回路形成基板の製造方法
JP4003556B2 (ja) プリント基板の製造方法
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
KR20090096212A (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
JP2005044988A (ja) 回路基板の製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP2014192354A (ja) 部品実装プリント配線板の製造方法、および部品実装プリント配線板
JP2002094233A (ja) 回路基板の製造方法
JP2013165158A (ja) 多層プリント配線板の位置認識用マークおよび多層プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080013966.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758228

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011507002

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13258092

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010758228

Country of ref document: EP