JP4291279B2 - 可撓性多層回路基板 - Google Patents
可撓性多層回路基板 Download PDFInfo
- Publication number
- JP4291279B2 JP4291279B2 JP2005018651A JP2005018651A JP4291279B2 JP 4291279 B2 JP4291279 B2 JP 4291279B2 JP 2005018651 A JP2005018651 A JP 2005018651A JP 2005018651 A JP2005018651 A JP 2005018651A JP 4291279 B2 JP4291279 B2 JP 4291279B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- circuit board
- layer
- hole
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
高木清著 「ビルトアップ多層プリント基板配線板技術」、 日刊工業新聞社出版、2001年6月15日、初版2刷、 53頁〜76頁
に導電性ペーストを充填させ、また、ビアホールを形成する穴と、絶縁フィルムおよびその両面に設けられて前記導電層を埋設している接着剤層に前記穴を通じ連通形成されたビアホールとの位置が一致し、かつ、可撓性回路基板において、前記導電層が前記絶縁性基材に埋め込まれていることにより、導電性ペースト中の導電フィラー同士及び導電フィラーとランド銅箔間が強く接触して、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができる。
まず、本発明の第1の実施形態について、図1〜図3を参照して説明する。図1において、10は2層の導電層を有する多層回路基板であるコア基板で、絶縁フィルム12の両面に接着剤層13を設けた絶縁性基材11にて構成され、さらに銅箔等による導電層(ランド部及び配線パターン部)14a、14bが接着剤層13に埋設されている。一方の導電層14aには、導電層14a、14b間の層間導通のためのビアホール15に連通して穴16が設けられている。ビアホール15及び穴16には導電性ペースト17が充填されている。
次に、本発明の第2の実施形態について、図4、図5を参照して説明する。本実施形態の多層回路基板は、第1の実施形態の両面に、新たな導電層を設けて4層構造の多層回路基板としたものであり、第1の実施形態と同一の構成要素については同一の参照符号を付して説明を省略する。
次に、本発明の第3の実施形態について、図6を参照して説明する。本実施形態の多層回路基板は、第1の実施形態の両面に、新たな導電層を設けて4層構造の多層回路基板としたものであり、第2の実施形態との相違点は、積層基板として、絶縁フィルム12の片面にのみ接着剤層13を設けた形態の積層基板31を使用した点にある。その他のついては、第2の実施形態と同様であるため、詳しい説明は省略する。また、本実施形態の製造方法に関しては、コア基板10の導電層14a、14bとして厚み0.009mmの銅箔を使用した以外は、第2の実施形態と同様であるため、詳しい説明は省略する。
11 絶縁性基材
12 絶縁フィルム
13 接着剤層
14a、14b、14c 導電層
15 ビアホール
16 穴
17 導電性ペースト
20 離型キャリア
24 炭酸ガスレーザ光
30、31 積層基板
Claims (6)
- 絶縁フィルムと、
前記絶縁フィルムの両面に設けた接着剤層と、
前記両面の接着剤層のそれぞれに両面から埋設された導電層と、
前記両面の導電層を層間導通させるために、前記絶縁フィルムと接着剤層とに連通して形成されたビアホールと、
前記両面の導電層を層間導通させるために、前記ビアホールに充填され、前記導電層の埋設に伴い圧縮された導電性ペーストと、を含み、
前記導電層は、ビアホールに導電性ペーストを充填させ、また、ビアホールを形成するために、前記ビアホールと同軸の穴が形成されていることを特徴とする可撓性多層回路基板。 - 前記穴は、前記両面の導電層の一方にのみ形成されていることを特徴とする請求項1に記載の可撓性多層回路基板。
- 絶縁フィルムと、
前記絶縁フィルムの片面に設けた接着剤層と、
前記接着剤層にその片面から埋設された導電層と、
前記導電層を層間導通させるために、前記絶縁フィルムと接着剤層とに連通して形成されたビアホールと、
前記導電層を層間導通させるために、前記ビアホールに充填され、前記導電層の埋設に伴い圧縮された導電性ペーストと、を含み、
前記導電層は、ビアホールに導電性ペーストを充填させ、また、ビアホールを形成するために、前記ビアホールと同軸の穴が形成されていることを特徴とする可撓性多層回路基板。 - 前記絶縁フィルムは、ポリイミドからなり、前記接着剤は、ポリイミドからなることを特徴とする請求項1〜3の何れかに記載の可撓性多層回路基板。
- 前記導電層に形成された前記穴は、前記ビアホールと同径であることを特徴とする請求
項1〜4の何れかに記載の可撓性多層回路基板。 - 前記導電層に形成された前記穴に、導電性ペーストが充填されていることを特徴とする請求項1〜5の何れかに記載の可撓性多層回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018651A JP4291279B2 (ja) | 2005-01-26 | 2005-01-26 | 可撓性多層回路基板 |
TW094143321A TWI386140B (zh) | 2005-01-26 | 2005-12-08 | Flexible multilayer circuit board |
US11/338,771 US7737367B2 (en) | 2005-01-26 | 2006-01-25 | Multilayer circuit board and manufacturing method thereof |
CN2006100043394A CN1812689B (zh) | 2005-01-26 | 2006-01-25 | 多层电路基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018651A JP4291279B2 (ja) | 2005-01-26 | 2005-01-26 | 可撓性多層回路基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008311520A Division JP4939519B2 (ja) | 2008-12-05 | 2008-12-05 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210524A JP2006210524A (ja) | 2006-08-10 |
JP4291279B2 true JP4291279B2 (ja) | 2009-07-08 |
Family
ID=36845275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005018651A Expired - Fee Related JP4291279B2 (ja) | 2005-01-26 | 2005-01-26 | 可撓性多層回路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7737367B2 (ja) |
JP (1) | JP4291279B2 (ja) |
CN (1) | CN1812689B (ja) |
TW (1) | TWI386140B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049444A (ja) * | 2008-12-05 | 2009-03-05 | Panasonic Corp | 多層回路基板の製造方法 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098364A1 (ja) | 2005-03-17 | 2006-09-21 | Matsushita Electric Industrial Co., Ltd. | モジュール基板 |
JP4287458B2 (ja) * | 2005-11-16 | 2009-07-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ペーストバンプを用いた印刷回路基板およびその製造方法 |
KR100771467B1 (ko) * | 2006-10-30 | 2007-10-30 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
TW200839941A (en) * | 2007-03-19 | 2008-10-01 | Mutual Tek Ind Co Ltd | Interconnection structure and method thereof |
KR100857165B1 (ko) | 2007-04-13 | 2008-09-05 | 삼성전기주식회사 | 회로기판 제조방법 |
TWI336934B (en) * | 2007-04-27 | 2011-02-01 | Advanced Semiconductor Eng | Method for forming slot hole on board and the slot hole |
KR20080111701A (ko) | 2007-06-19 | 2008-12-24 | 삼성전기주식회사 | 실장기판 및 그 제조방법 |
KR100832651B1 (ko) * | 2007-06-20 | 2008-05-27 | 삼성전기주식회사 | 인쇄회로기판 |
JP2009158815A (ja) * | 2007-12-27 | 2009-07-16 | Fujitsu Ltd | 多層配線基板の製造方法および多層配線基板構造 |
JP5001903B2 (ja) * | 2008-05-28 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100960954B1 (ko) * | 2008-07-22 | 2010-06-03 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
US8453322B2 (en) * | 2008-08-14 | 2013-06-04 | Ddi Global Corp. | Manufacturing methods of multilayer printed circuit board having stacked via |
KR20100067475A (ko) * | 2008-12-11 | 2010-06-21 | 삼성전기주식회사 | 전자파 차폐 부재를 구비한 기판 |
US8925192B2 (en) * | 2009-06-09 | 2015-01-06 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US20110024165A1 (en) | 2009-07-31 | 2011-02-03 | Raytheon Company | Systems and methods for composite structures with embedded interconnects |
TWI392425B (zh) * | 2009-08-25 | 2013-04-01 | Unimicron Technology Corp | 內埋式線路板及其製造方法 |
US8383948B2 (en) * | 2009-09-18 | 2013-02-26 | Ibiden Co., Ltd. | Flex-rigid wiring board and method for manufacturing the same |
TWI392405B (zh) * | 2009-10-26 | 2013-04-01 | Unimicron Technology Corp | 線路結構 |
KR101088792B1 (ko) * | 2009-11-30 | 2011-12-01 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
US20110147069A1 (en) * | 2009-12-18 | 2011-06-23 | International Business Machines Corporation | Multi-tiered Circuit Board and Method of Manufacture |
CN102939803A (zh) * | 2010-06-08 | 2013-02-20 | 松下电器产业株式会社 | 多层布线基板以及多层布线基板的制造方法 |
US8826640B2 (en) | 2010-11-12 | 2014-09-09 | Raytheon Company | Flight vehicles including electrically-interconnective support structures and methods for the manufacture thereof |
CN102469686A (zh) * | 2010-11-16 | 2012-05-23 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
JP4917668B1 (ja) * | 2010-12-29 | 2012-04-18 | パナソニック株式会社 | 多層配線基板、多層配線基板の製造方法 |
KR20140010991A (ko) * | 2011-07-08 | 2014-01-27 | 지티이 코포레이션 | 2층 인쇄회로기판, 2층 인쇄회로기판의 인쇄방법, 및 이동통신 단말기 |
TWI406618B (zh) * | 2011-10-11 | 2013-08-21 | Viking Tech Corp | A method for manufacturing a substrate having conductive vias |
JP6027372B2 (ja) * | 2012-08-29 | 2016-11-16 | 住友電工プリントサーキット株式会社 | 両面プリント配線板及びその製造方法 |
DE102014214057A1 (de) * | 2014-07-18 | 2016-01-21 | Zf Friedrichshafen Ag | Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben |
USD760230S1 (en) * | 2014-09-16 | 2016-06-28 | Daishinku Corporation | Piezoelectric vibration device |
CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
US9659853B2 (en) * | 2015-04-24 | 2017-05-23 | Advanced Semiconductor Engineering, Inc. | Double side via last method for double embedded patterned substrate |
JP2016219452A (ja) * | 2015-05-14 | 2016-12-22 | 富士通株式会社 | 多層基板及び多層基板の製造方法 |
JP2017076698A (ja) * | 2015-10-15 | 2017-04-20 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
KR101966634B1 (ko) * | 2015-11-02 | 2019-04-08 | 동우 화인켐 주식회사 | 필름 터치 센서 |
WO2018165817A1 (zh) * | 2017-03-13 | 2018-09-20 | 深圳修远电子科技有限公司 | 电路制造方法 |
EP3653027A4 (en) * | 2017-07-13 | 2021-04-28 | CelLink Corporation | CONNECTING METHODS AND DEVICES |
JP6678725B1 (ja) * | 2018-11-28 | 2020-04-08 | ▲い▼傑 汪 | 変圧器回路板の作製方法とその変圧器 |
JP7125547B2 (ja) | 2018-12-29 | 2022-08-24 | 深南電路股▲ふん▼有限公司 | 多様に組み立て可能なプリント基板及びその製造方法 |
WO2021102898A1 (zh) * | 2019-11-29 | 2021-06-03 | 鹏鼎控股(深圳)股份有限公司 | 多层线路板及其制作方法 |
US11342254B2 (en) * | 2020-03-16 | 2022-05-24 | Qualcomm Incorporated | Multi-dielectric structure in two-layer embedded trace substrate |
CN111584370A (zh) * | 2020-05-21 | 2020-08-25 | 如皋市大昌电子有限公司 | 高散热性整流桥堆的加工工艺 |
WO2022211042A1 (ja) * | 2021-03-31 | 2022-10-06 | 大日本印刷株式会社 | プリント配線基板用積層体および多層プリント配線基板用接合体 |
JP7216139B2 (ja) * | 2021-04-20 | 2023-01-31 | Fict株式会社 | 回路基板の製造方法 |
CN113784548B (zh) * | 2021-08-10 | 2024-04-16 | 深圳市信维通信股份有限公司 | 三明治胶层制备方法及多层线路板制备方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5117069A (en) * | 1988-03-28 | 1992-05-26 | Prime Computer, Inc. | Circuit board fabrication |
JPH0480991A (ja) * | 1990-07-24 | 1992-03-13 | Cmk Corp | プリント配線板の製造方法 |
JP2587596B2 (ja) | 1993-09-21 | 1997-03-05 | 松下電器産業株式会社 | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
JP3166611B2 (ja) * | 1996-04-19 | 2001-05-14 | 富士ゼロックス株式会社 | プリント配線板及びその製造方法 |
JP3610999B2 (ja) * | 1996-06-07 | 2005-01-19 | 松下電器産業株式会社 | 半導体素子の実装方法 |
JP3633252B2 (ja) * | 1997-01-10 | 2005-03-30 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2001007468A (ja) * | 1999-06-24 | 2001-01-12 | Nec Kansai Ltd | 配線基板,多層配線基板およびその製造方法 |
JP2001144445A (ja) * | 1999-11-18 | 2001-05-25 | Multi:Kk | 多層プリント配線板の製造方法 |
SE523150C2 (sv) * | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
JP3892209B2 (ja) | 2000-06-22 | 2007-03-14 | 大日本印刷株式会社 | プリント配線板およびその製造方法 |
US6768064B2 (en) * | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
WO2003105160A1 (ja) * | 2002-05-31 | 2003-12-18 | タツタ電線株式会社 | 導電性ペースト、これを用いた多層基板及びその製造方法 |
JP2004221426A (ja) | 2003-01-16 | 2004-08-05 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
-
2005
- 2005-01-26 JP JP2005018651A patent/JP4291279B2/ja not_active Expired - Fee Related
- 2005-12-08 TW TW094143321A patent/TWI386140B/zh not_active IP Right Cessation
-
2006
- 2006-01-25 CN CN2006100043394A patent/CN1812689B/zh not_active Expired - Fee Related
- 2006-01-25 US US11/338,771 patent/US7737367B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049444A (ja) * | 2008-12-05 | 2009-03-05 | Panasonic Corp | 多層回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200628041A (en) | 2006-08-01 |
US7737367B2 (en) | 2010-06-15 |
CN1812689A (zh) | 2006-08-02 |
CN1812689B (zh) | 2011-01-19 |
JP2006210524A (ja) | 2006-08-10 |
TWI386140B (zh) | 2013-02-11 |
US20060191715A1 (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4291279B2 (ja) | 可撓性多層回路基板 | |
JP4045143B2 (ja) | 配線膜間接続用部材の製造方法及び多層配線基板の製造方法 | |
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
KR101024166B1 (ko) | 회로 기판 및 그 제조 방법 | |
KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
KR101868680B1 (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
WO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
JP2007142399A (ja) | ペーストバンプを用いた印刷回路基板およびその製造方法 | |
JP4939519B2 (ja) | 多層回路基板の製造方法 | |
JP2010016339A (ja) | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 | |
JP2008263188A (ja) | 回路基板の製造方法 | |
JP4443543B2 (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
JP2007005815A (ja) | 多層印刷回路基板およびその製造方法 | |
KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP4012022B2 (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
KR20070025496A (ko) | 인쇄회로기판의 제조방법 | |
JP6016017B2 (ja) | 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法 | |
JP2004172533A (ja) | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 | |
JP2004281667A (ja) | 多層配線板の製造方法 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |