TWI406618B - A method for manufacturing a substrate having conductive vias - Google Patents

A method for manufacturing a substrate having conductive vias Download PDF

Info

Publication number
TWI406618B
TWI406618B TW100136701A TW100136701A TWI406618B TW I406618 B TWI406618 B TW I406618B TW 100136701 A TW100136701 A TW 100136701A TW 100136701 A TW100136701 A TW 100136701A TW I406618 B TWI406618 B TW I406618B
Authority
TW
Taiwan
Prior art keywords
substrate
metal layer
manufacturing
hole
conductive
Prior art date
Application number
TW100136701A
Other languages
English (en)
Other versions
TW201316870A (zh
Inventor
Shih Long Wei
Shen Li Hsiao
Chien Hung Ho
Original Assignee
Viking Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viking Tech Corp filed Critical Viking Tech Corp
Priority to TW100136701A priority Critical patent/TWI406618B/zh
Priority to CN201110379088.9A priority patent/CN103052280B/zh
Priority to US13/410,482 priority patent/US20130089982A1/en
Publication of TW201316870A publication Critical patent/TW201316870A/zh
Application granted granted Critical
Publication of TWI406618B publication Critical patent/TWI406618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

具有導電通孔的基板之製法
本發明係有關於一種基板之製法，尤指一種具有導電通孔的基板之製法。
隨著科技的日新月異，電子產品已經與我們的生活有著密不可分的關係，而一般電子產品中通常包含有基板，該基板之相對兩表面上係形成有增層線路，並接置有與其電性連接的電子元件。
承上述，為了充分利用基板表面積並縮短電子訊號的傳輸距離，基板中一般均會形成貫穿兩表面的通孔，並於通孔中填入導電材料而構成導電通孔，以電性連接基板之兩表面上的線路與電子元件。
請參閱第1圖，係習知具有導電通孔的基板之剖視圖，如圖所示，習知於基板之通孔中進行填孔製程的方法係先於基板10上形成通孔100，再於該基板10之兩表面上設置金屬遮罩11，且該金屬遮罩11具有對應該通孔100的開孔110，並運用灌入或吸真空方式於該通孔100中填入導電膠12。
但是，由於使用此種金屬遮罩11會有對準失調的問題，在大面積之基板10的情況下，基板10邊緣處會累積誤差，導致該金屬遮罩11對準失敗而無法確實於該通孔100中填入該導電膠12。
另一種於基板中形成導電通孔的方法係如第540279號本國專利所示，其係先在基板上進行鑽孔以形成通孔，並以濺鍍方式於該基板與通孔側壁上形成導電層，再於該基板通孔及表面進行化鍍銅製程，接著，貼上乾膜並進行微影製程，以形成乾膜開孔，再藉由電鍍銅製程將該通孔填滿並於該基板表面形成所需線路，最後，移除該乾膜及其所覆蓋之導電層，並於銅層上形成化鍍鎳層與金層，以同時完成導電通孔與表面線路。
惟，前述電鍍填孔之方式主要是藉由電鍍銅的製程將通孔由側壁向中心填滿，其整體製程繁複，且不易將通孔完整填覆；再者，實施電鍍銅製程時，銅層係同時在通孔內與基板表面進行沉積，而為了使得通孔能充分填滿銅金屬，必須增加電鍍銅製程的時間，同時基板表面的銅層卻也因長時間的電鍍銅製程而增厚，導致基板表面的銅層過厚，使基板的整體厚度超過客戶的需求規格；此外，通孔處的基板表面也容易因電鍍填孔而形成凹穴，又整體製程時間較長，亦影響基板產能及成本。
因此，如何解決上述習知技術中關於基板中形成導電通孔的製程複雜、耗時、與導電通孔的品質不佳，以及基板表面的銅層過厚等問題，進而提昇基板產能並降低成本，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具有導電通孔的基板之製法，係包括：於一基板本體之相對兩表面上形成離型膜；形成貫穿該離型膜與該基板本體的通孔；於該離型膜與該通孔之側壁上形成第一金屬層；移除該離型膜與其上的第一金屬層；以及利用化學鍍方式於該通孔之側壁的第一金屬層上形成第二金屬層。
於前述之具有導電通孔的基板之製法中，復包括於該基板本體上形成電性連接該第二金屬層的圖案化金屬層，且令該第二金屬層係填滿或不填滿該通孔。
依上述製法，若該第二金屬層未填滿該通孔，則本發明之製法復包括於該基板本體上形成電性連接該第二金屬層的圖案化金屬層，且令該圖案化金屬層填滿該通孔。
於本發明之具有導電通孔的基板之製法中，形成該離型膜之方式可為貼附、塗佈或噴塗，且形成該通孔之方式可為雷射鑽孔或蝕刻。
又於上述之製法中，形成該第一金屬層之方式可為濺鍍、蒸鍍、化學鍍或化學氣相沉積，且該第一金屬層的材質可為活化鈀或濺鍍鎳、銅等。
所述之具有導電通孔的基板之製法中，移除該離型膜之方式可為撕離、燒結或化學液溶解，且該第二金屬層之材質可為鎳。
由上可知，本發明之具有導電通孔的基板之製法係使金屬自行沉積於通孔內，因而不會有習知技術之金屬遮罩對準失敗的問題；此外，本發明係將導電通孔與表面線路層分開製作，所以線路層的厚度可依據客戶需求來設計，而不會受到導電通孔的製程的限制。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「側」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2F圖，係本發明之具有導電通孔的基板之製法的剖視圖，其中，第2E’與2F’圖分別係第2E與2F圖的另一實施態樣。
首先，如第2A圖所示，於一基板本體20之相對兩表面上形成離型膜21，其中，形成該離型膜21之方式可為貼附、塗佈或噴塗，該基板本體20可為陶瓷基板，但不以此為限。
如第2B圖所示，形成貫穿該離型膜21與基板本體20的通孔200，其中，形成該通孔200之方式可為雷射鑽孔或蝕刻，但不以此為限。
如第2C圖所示，於該離型膜21與通孔200側壁上形成第一金屬層22，其中，形成該第一金屬層22之方式可為濺鍍、蒸鍍或化學氣相沉積，或者，可利用化學鍍的活化製程來形成該第一金屬層22，且該第一金屬層22之材質可為活化鈀或濺鍍鎳、銅等，但不以此為限。
如第2D圖所示，移除該離型膜21與其上的第一金屬層22，其中，移除該離型膜21之方式可為撕離、燒結或化學液溶解，但不以此為限。
如第2E與2E’圖所示，利用化學鍍(electroless plating)方式於該通孔200側壁的第一金屬層22上形成第二金屬層23，且該第二金屬層23之材質可為鎳，其中，該第二金屬層23係可填滿該通孔200，如第2E圖所示；或者，該第二金屬層23可不填滿該通孔200，而於該通孔200中留下孔隙201，如第2E’圖所示。
如第2F與2F’圖所示，利用薄膜製程技術(例如濺鍍、微影、電鍍、蝕刻與化鍍製程)於該基板本體20上形成電性連接該第二金屬層23的圖案化金屬層24，以做為線路層之用，其中，第2F與2F’圖係分別延續自第2E與2E’圖；又該圖案化金屬層24復可填滿該通孔200，即該圖案化金屬層24係填入該孔隙201中，如第2F’圖所示。
綜上所述，相較於習知技術，由於本發明之具有導電通孔的基板之製法係使金屬自行化學沉積於通孔內，因而不會有習知之對準失敗的問題，且本發明所製作的導電通孔的表面也較為平坦；此外，本發明係導電通孔與表面線路層分開製作，所以線路層的厚度可依據需求而製作，不受導電通孔的製作過程的影響。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
100,200．．．通孔
11．．．金屬遮罩
110．．．開孔
12．．．導電膠
20．．．基板本體
201．．．孔隙
21．．．離型膜
22．．．第一金屬層
23．．．第二金屬層
24．．．圖案化金屬層
第1圖係習知具有導電通孔的基板之剖視圖；以及
第2A至2F圖係本發明之具有導電通孔的基板之製法的剖視圖，其中，第2E’與2F’圖分別係第2E與2F圖的另一實施態樣。
20．．．基板本體
200．．．通孔
22．．．第一金屬層
23．．．第二金屬層

Claims (10)

  1. 一種具有導電通孔的基板之製法，係包括：於一基板本體之相對兩表面上形成離型膜；形成貫穿該離型膜與該基板本體的通孔；於該離型膜與該通孔之側壁上形成第一金屬層；移除該離型膜與其上的第一金屬層；以及利用化學鍍方式於該通孔之側壁的第一金屬層上形成第二金屬層。
  2. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，復包括於該基板本體上形成電性連接該第二金屬層的圖案化金屬層的步驟。
  3. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，於該通孔之側壁的第一金屬層上形成第二金屬層的步驟復包括令該第二金屬層填滿或不填滿該通孔。
  4. 如申請專利範圍第3項所述之具有導電通孔的基板之製法，其中，若該第二金屬層係未填滿該通孔，於該基板本體上形成電性連接該第二金屬層的圖案化金屬層的步驟復包括令該圖案化金屬層填滿該通孔。
  5. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，形成該離型膜之方式係為貼附、塗佈或噴塗。
  6. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，形成該通孔之方式係為雷射鑽孔或蝕刻。
  7. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，形成該第一金屬層之方式係為濺鍍、蒸鍍、化學鍍或化學氣相沉積。
  8. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，該第一金屬層的材質係為活化鈀或濺鍍鎳、銅。
  9. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，移除該離型膜之方式係為撕離、燒結或化學液溶解。
  10. 如申請專利範圍第1項所述之具有導電通孔的基板之製法，其中，該第二金屬層之材質係為鎳。
TW100136701A 2011-10-11 2011-10-11 A method for manufacturing a substrate having conductive vias TWI406618B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100136701A TWI406618B (zh) 2011-10-11 2011-10-11 A method for manufacturing a substrate having conductive vias
CN201110379088.9A CN103052280B (zh) 2011-10-11 2011-11-18 具有导电通孔的基板的制法
US13/410,482 US20130089982A1 (en) 2011-10-11 2012-03-02 Method of Fabricating a Substrate Having Conductive Through Holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136701A TWI406618B (zh) 2011-10-11 2011-10-11 A method for manufacturing a substrate having conductive vias

Publications (2)

Publication Number Publication Date
TW201316870A TW201316870A (zh) 2013-04-16
TWI406618B true TWI406618B (zh) 2013-08-21

Family

ID=48042355

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136701A TWI406618B (zh) 2011-10-11 2011-10-11 A method for manufacturing a substrate having conductive vias

Country Status (3)

Country Link
US (1) US20130089982A1 (zh)
CN (1) CN103052280B (zh)
TW (1) TWI406618B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875894B2 (en) 2012-04-16 2018-01-23 Uchicago Argonne, Llc Graphene layer formation at low substrate temperature on a metal and carbon based substrate
WO2016094322A1 (en) * 2014-12-08 2016-06-16 Uchicago Argonne, Llc Graphene layer formation at low substrate temperature on a metal and carbon based substrate
CN107172808A (zh) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 双面直接镀铜陶瓷电路板及其制造方法
US10356906B2 (en) * 2016-06-21 2019-07-16 Abb Schweiz Ag Method of manufacturing a PCB including a thick-wall via
CN108807653B (zh) * 2018-04-25 2020-02-21 四川省欧玛科技有限公司 陶瓷基板导电通孔制备方法
CN110798764A (zh) * 2019-11-14 2020-02-14 歌尔股份有限公司 传感器和电子设备
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628041A (en) * 2005-01-26 2006-08-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and manufacturing method thereof
TW200638825A (en) * 2005-04-26 2006-11-01 Phoenix Prec Technology Corp Method for fabricating interlayer conducting structure of circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533968B2 (ja) * 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
JP4348815B2 (ja) * 2000-03-13 2009-10-21 パナソニック株式会社 プリント配線基板の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TWI499690B (zh) * 2009-03-13 2015-09-11 Ajinomoto Kk Paste metal laminates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628041A (en) * 2005-01-26 2006-08-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and manufacturing method thereof
TW200638825A (en) * 2005-04-26 2006-11-01 Phoenix Prec Technology Corp Method for fabricating interlayer conducting structure of circuit board

Also Published As

Publication number Publication date
CN103052280A (zh) 2013-04-17
CN103052280B (zh) 2016-04-13
US20130089982A1 (en) 2013-04-11
TW201316870A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
TWI406618B (zh) A method for manufacturing a substrate having conductive vias
EP3030062B1 (en) Manufacturing method for back drilling hole in pcb and pcb
JP2007013092A5 (zh)
WO2009004855A1 (ja) 配線基板の製造方法
TWI415535B (zh) 印刷電路板及其製造方法
JP2011134890A5 (zh)
JP2012114400A5 (zh)
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2022147360A (ja) 多層配線基板およびその製造方法
TWI268130B (en) Method for fabricating a multi-layer packaging substrate
TWI528880B (zh) 在玻璃基板形成導電通孔的方法
US10660202B1 (en) Carrier structure and manufacturing method thereof
TWI399143B (zh) 線路板及其製程
JPH05335713A (ja) 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JP2022050582A (ja) 実装基板及びその製造方法
TWI685939B (zh) 封裝基板及其製法
TWI808706B (zh) 電路板結構的製作方法及所製成的電路板結構
TWI459527B (zh) 半導體元件用基板結構之製法
JPS6035543A (ja) 半導体装置の製造方法
WO2023090197A1 (ja) 配線基板及びその製造方法
TW201138581A (en) Circuit board structure and fabrication method thereof
TWI394246B (zh) 封裝基板及其製法
TWI461134B (zh) 載板結構及其製作方法
TW201124014A (en) Method for fabricating wiring structure of wiring board

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees