TWI394246B - 封裝基板及其製法 - Google Patents
封裝基板及其製法 Download PDFInfo
- Publication number
- TWI394246B TWI394246B TW98135550A TW98135550A TWI394246B TW I394246 B TWI394246 B TW I394246B TW 98135550 A TW98135550 A TW 98135550A TW 98135550 A TW98135550 A TW 98135550A TW I394246 B TWI394246 B TW I394246B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- package substrate
- conductive
- substrate
- substrate body
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 93
- 238000000034 method Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 157
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 239000011889 copper foil Substances 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000002335 surface treatment layer Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000007654 immersion Methods 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000007769 metal material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本發明係有關一種封裝基板及其製法，尤指一種具線路層之封裝基板及其製法。
為符合封裝件輕薄短小、多功能、高速度及高頻化的開發方向，目前封裝基板已朝向細線路及小孔徑發展。於一般印刷電路板或封裝基板中之金屬層形成線路圖案化之線路層時，蝕刻為經常使用之方式，尤以濕蝕刻法(Wet Etching)為經濟方便之蝕刻技術，於封裝基板量產製程中最早被採用。但採用濕蝕刻往往會產生蝕刻底切之問題，故為避免蝕刻之底切問題，且無法製造具有更細小之線寬線距線路，遂有圖案轉移(patterning)製程之發展。
請參閱第1A至1D圖，其係為習知封裝基板之圖案轉移製法示意圖。如第1A圖所示，在一雙面具有銅箔10a之基板本體10中形成複數通孔100a，並於該銅箔10a及該些通孔100a之孔壁上形成導電層11，再於該導電層11上形成係為乾膜之阻層12，且該阻層12中形成複數開口區120，以外露出部分之導電層11表面。再如第1B圖所示，於各該開口區120中之導電層11上電鍍形成線路層13，並於該些通孔100a中形成導電通孔100。如第1C圖所示，剝除該阻層12。最後，如第1D圖所示，蝕刻移除被前述阻層12所覆蓋之導電層11與銅箔10a，以露出電性連接該導電通孔100之線路層13。
惟，上述之習知技術係藉由該阻層12之曝光、顯影以形成圖案化開口區120，再於該開口區120中之導電層11上電鍍形成圖案化之線路層13。由於電鍍形成線路層13之後，需依序剝除該阻層12、導電層11及銅箔10a，在移除該阻層12、導電層11及銅箔10a之蝕刻製程，往往會破壞該線路層13之外形，除會影響線路層13之外形外，而無法達到預設之電性要求，且易造成斷路，導致習知線路層13之良率降低。
另外，若加寬該阻層12之開口區120，以令該線路層13之線寬增加，雖可避免該線路層13之外形於蝕刻移除該導電層11與銅箔10a時受破壞而造成斷路，但因線路層13之線寬加大，卻反而會導致無法滿足細間距之線路的需求。
因此，如何避免習知技術中上述之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明之一目的係提供一種能提高線路成型良率之封裝基板及其製法。
本發明之又一目的係提供一種適用於設計細間距線路之封裝基板及其製法。
為達上述及其他目的，本發明揭露一種封裝基板，係包括：基板本體，該基板本體具有兩相對之表面；以及第一線路層，係設於該基板本體之至少一表面上，該第一線路層係為化鍍金屬材所形成，且於該基板本體與第一線路層之間復具有一導電層，而該第一線路層係完整包覆該導電層之上表面及側表面。
依上所述之封裝基板，該基板本體可為兩相對表面具有銅箔的銅箔基板(CCL)，且該第一線路層係完整包覆該銅箔之側表面、導電層之側表面及上表面。
前述之封裝基板中，該基板本體具有複數貫穿該兩表面之導電通孔，令該些導電通孔電性連接設於該兩表面上之第一線路層，較佳地，該導電通孔係如化鍍金屬材所形成者。
前述之封裝基板復包括絕緣保護層，係設於該基板本體及第一線路層上，該絕緣保護層並具有複數絕緣保護層開孔，以令各該第一線路層之部分表面外露於各該絕緣保護層開孔，俾供作為電性接觸墊。
以具有電性接觸墊為需求，前述之封裝基板復包括表面處理層，係設於各該電性接觸墊上，且形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
本發明復揭露一種封裝基板之製法，係包括：提供一基板本體，係具有兩相對之表面；於該基板本體之表面上形成導電層；於該導電層上形成阻層，且該阻層中形成複數開口區，以外露出該導電層之部分表面；移除各該開口區中之導電層，以令該基板本體之表面外露出各該開口區；移除該阻層；以及於該基板本體之導電層上化鍍形成第一線路層，而該第一線路層係完整包覆該導電層之上表面及側表面。
前述之製法中，該基板本體係為兩相對表面具有銅箔的銅箔基板(CCL)，且於移除各該開口區中之導電層時，並移除該導電層所覆蓋之銅箔，該第一線路層係完整包覆該銅箔之側表面、導電層之側表面及上表面。
前述之製法中，該基板本體可具有複數貫穿該兩表面之通孔，且令該導電層複形成於該些通孔之孔壁上，且當形成第一線路層時，並於各該通孔中化鍍形成導電通孔，以電性連接設於該兩表面上之第一線路層。
前述之製法復包括於該基板本體及第一線路層上形成絕緣保護層，該絕緣保護層並具有複數絕緣保護層開孔，以令各該第一線路層之部分表面外露於各該絕緣保護層開孔，俾供作為電性接觸墊。
以具有電性接觸墊為需求，前述之製法復包括於各該電性接觸墊上形成表面處理層，且形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
由上可知，本發明藉由該阻層之曝光、顯影形成圖案化開口區，再移除該開口區中之導電層，以形成圖案化之導電層，再化鍍金屬於保留下之導電層上，相較於習知技術，本發明不需於該開口區中電鍍線路所需之金屬材，故可避免移除該阻層時破壞該線路外形之情況，且本發明化鍍形成第一線路層後不需再蝕刻，因而可保持線路原形，俾有效提高線路成型之良率，且易於設計細間距之線路。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第2A至2H圖，係為本發明所揭露之一種封裝基板之製法。
如第2A圖所示，提供一基板本體20，且該基板本體20係為銅箔基板(CCL)，即該基板本體20之兩相對表面具有銅箔20a之核心板。或者，亦可如第2A’圖所示，該基板本體20為兩相對表面不具有銅箔之承載板或介電層；然，有關基板之種類繁多，且為業界所熟知，例如內部具有線路之基板等，並不以上述之基板為限，特此述明。
如第2B圖所示，於該基板本體20中形成複數貫穿該兩表面之通孔200a。
如第2C圖所示，於該基板本體20之兩表面的銅箔20a及該些通孔200a之孔壁上形成導電層21。
如第2D圖所示，於該導電層21上形成阻層22，且該阻層22中形成複數開口區220，以外露出該導電層21之部分表面。所述之阻層22係為一例如乾膜或液態光阻等光阻層(Photoresist)，其係利用印刷、旋塗或貼合等方式形成於該導電層21上，再藉由曝光、顯影等方式加以圖案化，以於該阻層22中形成圖案化開口區220，而外露出部份之導電層21。
如第2E圖所示，移除各該開口區220中之導電層21及其所覆蓋之銅箔20a，以令該基板本體20之部份表面外露於各該開口區220。
如第2F圖所示，移除該阻層22，以外露出該基板本體20之部份表面及導電層21。
如第2G圖所示，於該基板本體20之導電層21上化鍍銅材(electroless copper plating)以形成第一線路層23，且於各該通孔200a之導電層21上化鍍銅材而形成導電通孔200，俾令該些導電通孔200電性連接該基板本體20之兩表面上的第一線路層23。
本發明藉由該阻層22之曝光、顯影以形成圖案化開口區220，再移除該開口區220中之導電層21，以形成圖案化之導電層21，再經由化鍍金屬於保留下之導電層21上，相較於習知技術之先電鍍金屬再移除導電層，由於本發明不需於該開口區220中形成電鍍線路所需之金屬材，故可避免移除該阻層22時破壞該第一線路層23外形之情況，且本發明化鍍形成第一線路層23後不需再蝕刻，因而可保持線路之設計原形，俾有效提高線路成型之良率，且易於設計成細間距之線路。
如第2H圖所示，於該基板本體20及第一線路層23上形成絕緣保護層24，該絕緣保護層24中並形成複數絕緣保護層開孔240，以令該第一線路層23之部分表面外露於各該絕緣保護層開孔240，俾供作為電性接觸墊230。
依上所述，亦可在形成該絕緣保護層24之前，重複前述步驟以形成具有複數線路層的增層結構(未以圖式表示)，並於該增層結構之最外層形成絕緣保護層24。
另外，可於各該電性接觸墊230上形成表面處理層25，且形成該表面處理層25之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
如第2H’圖所示，係第2H圖之另一態樣，即該基板本體20為兩相對表面不具有銅箔之承載板或介電層的情況，其製法與上述相同，故在此不加以贅述。
本發明復揭露一種封裝基板，係包括：基板本體20，該基板本體具有兩相對之表面、以及設於該基板本體20表面上之第一線路層23，該第一線路層23係為化鍍金屬材所形成，且於該基板本體20與第一線路層23之間復具有一導電層21，而該第一線路層23係完整包覆該導電層21之上表面及側表面。
於上述之封裝基板中，該基板本體20可為兩相對表面具有銅箔20a的銅箔基板(CCL)，且該第一線路層23係完整包覆該銅箔20a之側表面、導電層21之側表面及上表面。
所述之基板本體20具有複數貫穿兩表面之導電通孔200，以藉該些導電通孔200電性連接設於該兩表面上之第一線路層23，且各該導電通孔200係為該化鍍金屬材所形成者。
所述之封裝基板復包括絕緣保護層24，係設於該基板本體20及第一線路層23上，該絕緣保護層24並具有複數絕緣保護層開孔240，以令各該第一線路層23之部分表面外露於各該絕緣保護層開孔240，俾供作為電性接觸墊230。
所述之封裝基板復包括表面處理層25，係設於各該電性接觸墊230上，且形成該表面處理層25之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
綜上所述，本發明藉由該阻層之曝光、顯影形成圖案化開口區，再移除該開口區中之導電層，以化鍍金屬於保留下之導電層上，而製作出第一線路層；由於本發明不需於該開口區中電鍍線路層，故本發明化鍍形成之第一線路層不受剝除阻層及蝕刻導電層之影響，有效保持線路原形，俾達到提高線路成型之良率之目的，且達到易於設計細間距之線路之目的。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20．．．基板本體
10a,20a．．．銅箔
100a,200a．．．通孔
100,200．．．導電通孔
11,21．．．導電層
12,22．．．阻層
120,220．．．開口區
13．．．線路層
23．．．第一線路層
230．．．電性接觸墊
24．．．絕緣保護層
240．．．絕緣保護層開孔
25．．．表面處理層
第1A至1D圖係為習知封裝基板之製法示意圖；以及
第2A至2H圖係為本發明封裝基板之製法示意圖，其中，第2A’圖係為第2A圖之另一態樣，第2H’圖係為第2H圖之另一態樣。
20．．．基板本體
200．．．導電通孔
21．．．導電層
23．．．第一線路層
Claims (15)
- 一種封裝基板，係包括：基板本體，該基板本體具有兩相對之表面；以及第一線路層，係設於該基板本體之至少一表面上，該第一線路層係為化鍍金屬材所形成，且於該基板本體與第一線路層之間復具有一導電層，而該第一線路層係完整包覆該導電層之上表面及側表面。
- 如申請專利範圍第1項之封裝基板，其中，該基板本體係為兩相對表面具有銅箔的銅箔基板(CCL)，且該第一線路層係完整包覆該銅箔之側表面、導電層之側表面及上表面。
- 如申請專利範圍第1項之封裝基板，其中，該基板本體具有複數貫穿該兩表面之導電通孔，令該些導電通孔電性連接設於該兩表面上之第一線路層。
- 如申請專利範圍第3項之封裝基板，其中，形成該導電通孔之材料係為化鍍金屬材。
- 如申請專利範圍第1項之封裝基板，復包括絕緣保護層，係設於該基板本體及第一線路層上，該絕緣保護層並具有複數絕緣保護層開孔，以令各該第一線路層之部分表面外露於各該絕緣保護層開孔，俾供作為電性接觸墊。
- 如申請專利範圍第5項之封裝基板，復包括表面處理層，係設於各該電性接觸墊上。
- 如申請專利範圍第6項之封裝基板，其中，形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
- 一種封裝基板之製法，係包括：提供一基板本體，係具有兩相對之表面；於該基板本體之表面上形成導電層；於該導電層上形成阻層，且該阻層中形成複數開口區，以外露出該導電層之部分表面；移除各該開口區中之導電層，以令該基板本體之表面外露出各該開口區；移除該阻層；以及於該基板本體之導電層上化鍍形成第一線路層，而該第一線路層係完整包覆該導電層之上表面及側表面。
- 如申請專利範圍第8項之封裝基板之製法，其中，該基板本體係為兩相對表面具有銅箔的銅箔基板(CCL)，且該第一線路層係完整包覆該銅箔之側表面、導電層之側表面及上表面。
- 如申請專利範圍第9項之封裝基板之製法，其中，於移除各該開口區中之導電層時，一併移除該導電層所覆蓋之銅箔。
- 如申請專利範圍第8項之封裝基板之製法，其中，該基板本體具有複數貫穿該兩表面之通孔，且令該導電層復形成於該些通孔之孔壁上。
- 如申請專利範圍第11項之封裝基板之製法，復包括當形成第一線路層時，並於各該通孔中化鍍形成導電通孔，以藉該些導電通孔電性連接設於該兩表面上之第一線路層。
- 如申請專利範圍第8項之封裝基板之製法，復包括於該基板本體及第一線路層上形成絕緣保護層，該絕緣保護層中形成複數絕緣保護層開孔，以令各該第一線路層之部分表面外露於各該絕緣保護層開孔，俾供作為電性接觸墊。
- 如申請專利範圍第13項之封裝基板之製法，復包括於各該電性接觸墊上形成表面處理層。
- 如申請專利範圍第14項之封裝基板之製法，其中，形成該表面處理層之材料係選自由電鍍鎳/金、電鍍銀、電鍍錫、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)、化學金、化學銀及有機保焊劑(OSP)所組成之群組中之其中一者。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98135550A TWI394246B (zh) | 2009-10-21 | 2009-10-21 | 封裝基板及其製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98135550A TWI394246B (zh) | 2009-10-21 | 2009-10-21 | 封裝基板及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201115694A TW201115694A (en) | 2011-05-01 |
| TWI394246B true TWI394246B (zh) | 2013-04-21 |
Family
ID=44934561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98135550A TWI394246B (zh) | 2009-10-21 | 2009-10-21 | 封裝基板及其製法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI394246B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130300529A1 (en) * | 2012-04-24 | 2013-11-14 | Cyntec Co., Ltd. | Coil structure and electromagnetic component using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200944080A (en) * | 2008-04-11 | 2009-10-16 | Phoenix Prec Technology Corp | Method of manufacturing printed circuit board |
-
2009
- 2009-10-21 TW TW98135550A patent/TWI394246B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200944080A (en) * | 2008-04-11 | 2009-10-16 | Phoenix Prec Technology Corp | Method of manufacturing printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201115694A (en) | 2011-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393233B (zh) | 無核心層封裝基板及其製法 | |
| TWI478640B (zh) | 電路板及其製作方法 | |
| TW554651B (en) | Multi-layer wiring substrate and manufacturing method thereof | |
| TWI606765B (zh) | 電路板及其製作方法 | |
| US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
| TWI434638B (zh) | 線路基板製程 | |
| KR20060034613A (ko) | 프린트 기판 제조 방법 및 프린트 기판 | |
| US9699916B2 (en) | Method of manufacturing wiring substrate, and wiring substrate | |
| KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
| TWI331490B (en) | Via hole having fine hole land and method for forming the same | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR20110064216A (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| TWI394246B (zh) | 封裝基板及其製法 | |
| TW200926372A (en) | Packing substrate and method for manufacturing the same | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| TWI636720B (zh) | 電路板結構及其製造方法 | |
| TW201417637A (zh) | 電路板及其製作方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| TWI398936B (zh) | 無核心層封裝基板及其製法 | |
| TWI421992B (zh) | 封裝基板及其製法 | |
| TWI479965B (zh) | 電路板製作方法 | |
| TWI418275B (zh) | 電路板線路導電結構之製造方法 | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |