TWI636720B - 電路板結構及其製造方法 - Google Patents

電路板結構及其製造方法 Download PDF

Info

Publication number
TWI636720B
TWI636720B TW106111667A TW106111667A TWI636720B TW I636720 B TWI636720 B TW I636720B TW 106111667 A TW106111667 A TW 106111667A TW 106111667 A TW106111667 A TW 106111667A TW I636720 B TWI636720 B TW I636720B
Authority
TW
Taiwan
Prior art keywords
layer
metal
metal layer
circuit board
hole
Prior art date
Application number
TW106111667A
Other languages
English (en)
Other versions
TW201838494A (zh
Inventor
陳瑋珅
黃晧威
傅維達
Original Assignee
南亞電路板股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股份有限公司 filed Critical 南亞電路板股份有限公司
Priority to TW106111667A priority Critical patent/TWI636720B/zh
Priority to CN201710311747.2A priority patent/CN108696996A/zh
Application granted granted Critical
Publication of TWI636720B publication Critical patent/TWI636720B/zh
Publication of TW201838494A publication Critical patent/TW201838494A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明實施例係關於一種電路板結構之製造方法，其包括提供覆金屬積層板，上述覆金屬積層板包括底板以及設置於底板上之第一金屬層。上述方法亦包括形成貫穿覆金屬積層板之通孔、形成第二金屬層於第一金屬層上並延伸進入通孔中以形成電鍍通孔、填入塞孔材料於電鍍通孔中、移除部分之第一金屬層及第二金屬層以露出底板之兩相反面、形成第三金屬層於底板及塞孔材料之兩相反面上、形成圖案化罩幕層於第三金屬層上。上述圖案化罩幕層具有線路層溝槽且露出塞孔材料上之第三金屬層。上述方法亦包括形成線路層於線路層溝槽中以及形成金屬墊於塞孔材料上之第三金屬層上。

Description

電路板結構及其製造方法
本發明實施例係有關於一種電路板結構，且特別有關於一種具有金屬墊之電路板結構及其製造方法。
印刷電路板(Printed circuit board，簡稱PCB)係廣泛的使用於各種電子設備當中。印刷電路板不僅可固定各種電子零件外，且能夠提供使各個電子零件彼此電性連接。
隨著電子產品被要求輕、薄、短、小及低價化，印刷電路板被要求具有高佈線密度、高產品良率及低生產成本。因此，雖然現有之印刷電路板大抵符合使用上之需求，但仍有需要對印刷電路板之結構和製程進行改良，以提高其產品良率及效能，並降低其生產成本。
本發明實施例提供一種電路板結構之製造方法，包括：提供覆金屬積層板(metal-clad laminate)，其包括底板以及設置於上述底板兩相反面之第一金屬層；形成貫穿上述覆金屬積層板之通孔；形成第二金屬層於第一金屬層上並延伸進入上述通孔中，以形成電鍍通孔(plated through hole，PTH)；填入塞孔材料於上述電鍍通孔中；移除部分之第一金屬層及第二 金屬層，以露出上述底板之兩相反面；形成第三金屬層於上述底板及塞孔材料之兩相反面上；形成圖案化罩幕層於第三金屬層上，其中上述圖案化罩幕層具有線路層溝槽且露出上述塞孔材料上之第三金屬層；以及形成線路層於上述線路層溝槽中以及形成金屬墊於上述塞孔材料上之第三金屬層上。
本發明實施例亦提供一種電路板結構，包括：底板；電鍍通孔，設置於上述底板中且貫穿上述底板；塞孔材料，設置於上述電鍍通孔中且突出自上述底板；線路層，設置於上述底板之兩相反面上；以及金屬墊，形成於上述塞孔材料上且覆蓋上述電鍍通孔。
10‧‧‧電路板結構
100‧‧‧覆金屬積層板
102‧‧‧底板
102A、102B‧‧‧底板之兩相反面
104‧‧‧第一金屬層
202‧‧‧通孔
202A‧‧‧通孔之側壁
302‧‧‧導電層
402‧‧‧第二金屬層
404‧‧‧電鍍通孔
502‧‧‧塞孔材料
502A、502B‧‧‧塞孔材料之端部
702‧‧‧第三金屬層
802‧‧‧圖案化罩幕層
804‧‧‧線路層溝槽
806‧‧‧金屬墊開口
902‧‧‧線路層
904‧‧‧金屬墊
A‧‧‧接觸面
T1‧‧‧線路層之厚度
T2‧‧‧金屬墊之厚度
W1‧‧‧寬度
L1、L2、L3、L4、L5、L6‧‧‧導線寬度
S1、S2、S3、S4、S5、S6‧‧‧線路間距
h‧‧‧塞孔材料端部之高度
q‧‧‧段差
以下將配合所附圖式詳述本發明之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1、2A、2B、3-10圖係為一系列之剖面圖，其繪示出本發明一些實施例之電路板結構之形成方法。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一元件形成於第二元件之上，其包括第一元件與第二元件是直接接觸的實 施例，另外也包括於第一元件與第二元件之間另外有其他元件的實施例，亦即，第一元件與第二元件並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
本發明實施例之電路板結構之製造方法，係先將覆金屬積層板上之金屬層移除並露出其底板，接著於其底板上形成另一金屬層，後續再於上述金屬層上形成線路層及金屬墊。由於上述底板之粗糙度較高，因此可提升線路層與底板之間的接合力。另外，上述方法所形成之電路板結構可具有較小之線寬，因此可提高佈線面積。
第1圖繪示出本發明一些實施例之電路板結構之製造方法的起始步驟。首先，提供例如銅箔基板之覆金屬積層板100，其可包括底板102以及設置於底板102兩相反面102A及102B上之第一金屬層104。舉例而言，底板102可包括紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)、玻璃纖維(glass fiber)、其他 適當之絕緣材料或上述之組合，且其厚度可為100μm以上。第一金屬層104可包括銅、銀、其他適當之金屬、其合金或上述之組合，且其厚度可為3μm至18μm。可使用適當之方法形成第一金屬層104於底板102上，例如：濺鍍(sputtering)、壓合(laminate)、塗佈(coating)或上述之組合。
舉例而言，可將厚度為3μm至18μm之第一金屬層104與底板102壓合，以形成覆金屬積層板100，而可使第一金屬層104與底板102的接觸面102A及102B具有較高之粗糙度(例如：0.6μm至1.0μm)，而提升後續所形成之線路層與底板102之間的接合力，於後文將更加詳細說明。
接著，請參照第2A-2B圖，形成貫穿覆金屬積層板100之通孔202。舉例而言，在上視圖中，通孔202可為圓形、橢圓形、長圓形、矩形、方形或其他適當之形狀。在一些實施例中，可使用機械鑽孔、雷射鑽孔、其他適當之方法或上述之組合形成通孔202。如第2A圖所示，在一些以機械鑽孔形成通孔202的實施例中，通孔202可具有實質上筆直之側壁202A及實質上均勻之寬度W1。舉例而言，寬度W1可為75μm至200μm。如第2B圖所示，在一些以雷射鑽孔形成通孔202的實施例中，通孔202可具有漸尖之側壁202A。為了方便起見，於後文中將以通孔202具有實質上筆直之側壁202A為例，繼續說明本發明實施例之電路板結構之製造方法，但並不依此為限。
接著，請參照第3圖，形成導電層302於第一金屬層104上並延伸進入通孔202中。在一些實施例中，導電層302可包括銅、鎢、銀、錫、鎳、鉻、鈦、鉛、金、鉍、銻、鋅、 鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些其他的實施例中，導電層302可包括聚乙炔、聚苯胺、有機硫聚合物、其他適當之導電高分子材料或上述之組合。舉例而言，導電層302之厚度可為0.4μm至1.1μm，例如為0.7μm至1.1μm。可使用濺鍍製程、無電鍍製程、其他適當之方法或上述之組合形成導電層302。
接著，如第4圖所示，形成第二金屬層402於第一金屬層104及導電層302上並延伸進入通孔202中，以形成電鍍通孔404。舉例而言，第二金屬層402可包括銅、鎢、銀、錫、鎳、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合，且其厚度可大於或等於10μm，例如為10μm至15μm。舉例而言，可使用導電層302充當導電路徑進行電鍍製程以形成第二金屬層402。
在一些實施例中，於形成第二金屬層402之後，可視需求對第二金屬層402進行表面處理製程。舉例而言，上述表面處理製程可為粗化製程，其可提高第二金屬層402表面之粗糙度，因而可提高後續填入電鍍通孔404中之塞孔材料與第二金屬層402之間的接合力。
接著，如第5圖所示，將塞孔材料502填充於電鍍通孔404中。在一些實施例中，塞孔材料502可包括導電材料，例如：導電銅膏。在另一些實施例中，塞孔材料502可包括絕緣性油墨、其他適當之絕緣材料或上述之組合。
在一些實施例中，於將塞孔材料502填入電鍍通孔404中之後，可視情況進行整平製程，以平坦化第二金屬層402 及塞孔材料502。
接著，如第6圖所示，移除底板102兩相反面102A及102B上之第一金屬層104、導電層302及第二金屬層402，以露出底板102之兩相反面102A及102B。舉例而言，可使用適當之蝕刻液(例如：鹽酸-雙氧水系統、氯酸鈉系統或上述之組合)進行蝕刻製程以移除第一金屬層104、導電層302及第二金屬層402而實質上未移除塞孔材料502，使得塞孔材料502具有自底板102突出之兩相反端部502A及502B。如第6圖所示，塞孔材料502之兩相反端部502A及502B相對於底板102之表面具有高度h，而可增加後續所形成之第三金屬層與金屬墊之間的接觸面積，進而提升兩者之間的接合力，於後文將更加詳細說明。應注意的是，若高度h太大，所形成之電路板結構的厚度可能會過厚而不利於後續之應用，因此在一些實施例中，可藉由導電層302及第二金屬層402之厚度將高度h控制在10μm以下，例如：4μm至10μm。
接著，如第7圖所示，形成第三金屬層702於底板102兩相反面102A及102B、塞孔材料502之兩相反端部502A及502B上。舉例而言，第三金屬層702可包括銅、鎢、銀、錫、鎳、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合，且其厚度可為0.4至1.1μm，例如為0.7至1.1μm。在一些實施例中，可使用濺鍍製程、無電鍍製程、其他適當之方法或上述之組合形成第三金屬層702。
承前述，由於底板102兩相反面102A及102B具有較 高之粗糙度(例如：0.5μm至1.2μm)，因此可提升第三金屬層702與底板102之間的接合力，進而提升後續形成於第三金屬層702上之線路層與底板102之間的接合力。
接著，形成圖案化罩幕層802於第三金屬層702上。如第8圖所示，線路層溝槽804以及露出塞孔材料502上之第三金屬層702之金屬墊開口806係形成於圖案化罩幕層802中。舉例而言，圖案化罩幕層802可包括乾膜、液態光阻、其他適當之材料或上述之組合。在一些實施例中，可使用印刷、旋轉塗佈、貼合、其他適當之方式或上述之組合形成尚未圖案化之罩幕層802於第三金屬層702之上，接著進行曝光、顯影等圖案化製程以形成線路層溝槽804及金屬墊開口806。
如第8圖所示，在一些實施例中，底板102兩相反面102A及102B上之圖案化罩幕層802具有不同之圖案，因此後續形成於底板102兩相反面102A及102B上之線路層亦具有不同之圖案，因而可提高電路設計之彈性，但本發明實施例並不依此為限。
如第8圖所示，在一些實施例中，圖案化罩幕層802係於底板102兩相反面102A及102B上皆具有露出塞孔材料502上之第三金屬層702的金屬墊開口806，因此於後續製程中可同時於塞孔材料502之兩相反端部502A及502B上形成金屬墊，此金屬墊除可得到較佳之機械性質之外，亦可作為後續增層線路之連結，而可提高產品佈線密度並增加傳輸效率，但本發明實施例並不依此為限。
接著，如第9圖所示，形成線路層902於線路層溝 槽804中以及形成金屬墊904於塞孔材料502上之第三金屬層702上。在一些實施例中，線路層902及金屬墊904各自可包括銅、鎢、銀、錫、鎳、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，可於單一電鍍製程中，使用第三金屬層702充當導電路徑進行電鍍，以形成線路層902及金屬墊904。
承前述，由於塞孔材料502之兩相反端部502A及502B相對於底板102之表面具有高度h，因此相較於塞孔材料不具有自底板突出之端部之電路板結構，本發明實施例之電路板結構之金屬墊904與第三金屬層702多出了接觸面A，亦可提升兩者之間的接合情況，此為本案之結構特徵。
接著，如第10圖所示，移除圖案化罩幕層802以及其所覆蓋之第三金屬層702而形成本發明實施例之電路板結構10。舉例而言，可先進行剝膜製程以移除圖案化罩幕層802，然後進行蝕刻製程以移除原來被圖案化罩幕層802所覆蓋之第三金屬層702。在一些實施例中，可使用適當之剝膜液以移除圖案化罩幕層802，例如：NaOH、KOH、其他適當之剝膜液或上述之組合。
在一些線路層902、金屬墊904及第三金屬層702包括相同金屬之實施例中(例如：線路層902及金屬墊904包括電鍍銅，第三金屬層包括化銅)，上述蝕刻製程可為快速蝕刻製程(Quick Etching Process)，其係為選擇性蝕刻製程，主要僅針對第三金屬層702進行咬蝕，以去除原來被圖案化罩幕層802所覆蓋之第三金屬層702並保留足夠厚度之線路層902及金屬墊 901。在另一些實施例中，線路層902及金屬墊904包括與第三金屬層702不同之金屬(例如：線路層902及金屬墊904包括銅，第三金屬層包括鎳)，因此可於上述蝕刻製程中提高蝕刻選擇性，而於移除原來被圖案化罩幕層802所覆蓋之第三金屬層702之後，仍然保留有足夠厚度之線路層902及金屬墊904。舉例而言，於移除原來被圖案化罩幕層802所覆蓋之第三金屬層702之後，線路層902之厚度T1可為10μm至25μm，金屬墊904之厚度T2可為10μm至25μm。
承前述，本發明實施例之線路層902係形成於圖案化罩幕層802中之線路層溝槽804中(例如：以電鍍之方式形成)，其中可利用微影製程得到線寬較窄之線路層溝槽804，因此相較於傳統之負片蝕刻法，本發明實施例之電路板結構可具有較小之導線寬度及線路間距。在一些實施例中，如第10圖所示，電路板結構10之線路層902的導線寬度(例如：L1、L2、L3、L4、L5、L6)最小可為15μm，例如為15μm至25μm，線路間距S(例如：S1、S2、S3、S4、S5、S6)最小可為15μm，例如為15μm至25μm。
在一些實施例中，如第10圖所示，由於金屬墊904係形成於自底板102突出之塞孔材料502上，因此本發明實施例之電路板結構10中之金屬墊904之上表面以及線路層902之上表面具有一段差q。舉例而言，段差q可大抵與塞孔材料502端部之高度h相等。
接著，可視情況於電路板結構10之兩相對側(或其中一側)上形成增層結構(未繪示)。舉例而言，上述增層結構可包括至少一介電層、設置於上述介電層中之導孔(via)以及設置 於上述介電層上之另一線路層及金屬墊。在一些實施例中，可經由上述介電層中之導孔電性連接線路層902或金屬墊904至上述介電層上之另一線路層或另一金屬墊。
綜合上述，本發明實施例之電路板結構之製造方法係先將覆金屬積層板100上之第一金屬層104移除而露出其底板102之兩相反面102A及102B，後續於底板102之兩相反面102A及102B上形成第三金屬層702，接著於第三金屬層702上形成線路層902及金屬墊904。由於上述底板102之兩相反面102A及102B的粗糙度較高，因此可提升第三金屬層702與底板102之間的接合力，進而提升線路層902與底板102之間的接合力。另外，上述方法因直接於圖案化罩幕層802中之線路層溝槽804及金屬墊開口806中形成線路層902及金屬墊904，因此所形成之電路板結構可具有較小之導線寬度及線路間距，因而可提高佈線面積。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (16)

  1. 一種電路板結構之製造方法，包括：提供一覆金屬積層板(metal-clad laminate)，其包括一底板以及設置於該底板兩相反面之一第一金屬層；形成貫穿該覆金屬積層板之一通孔；形成一第二金屬層於該第一金屬層上並延伸進入該通孔中，以形成一電鍍通孔(plated through hole，PTH)；填入一塞孔材料於該電鍍通孔中；移除部分之第一金屬層及第二金屬層，以露出該底板之兩相反面；在移除部分之第一金屬層及第二金屬層之步驟之後，形成一第三金屬層於該底板及該塞孔材料之兩相反面上；形成一圖案化罩幕層於該第三金屬層上，其中該圖案化罩幕層具有一線路層溝槽且露出該塞孔材料上之該第三金屬層；以及形成一線路層於該線路層溝槽中以及形成一金屬墊於該塞孔材料上之該第三金屬層上。
  2. 如申請專利範圍第1項所述之電路板結構之製造方法，其中在該移除部分之第一金屬層及第二金屬層之步驟後，該塞孔材料自該底板突出。
  3. 如申請專利範圍第1項所述之電路板結構之製造方法，更包括：在形成該線路層及金屬墊之步驟之後移除該圖案化罩幕層及該第三金屬層被該圖案化罩幕層覆蓋之部分。
  4. 如申請專利範圍第1項所述之電路板結構之製造方法，其中形成該第三金屬層之步驟包括無電鍍製程、濺鍍製程或上述之組合。
  5. 如申請專利範圍第1項所述之電路板結構之製造方法，其中以同一電鍍製程形成該線路層及金屬墊。
  6. 如申請專利範圍第1項所述之電路板結構之製造方法，其中該金屬墊係覆蓋該電鍍通孔。
  7. 如申請專利範圍第1項所述之電路板結構之製造方法，其中形成該通孔之步驟包括機械鑽孔、雷射鑽孔或上述之組合。
  8. 如申請專利範圍第1項所述之電路板結構之製造方法，其中在形成該通孔之步驟之後以及形成該第二金屬層之步驟之前，更包括：形成一導電層於該第一金屬層上並延伸進入該通孔中。
  9. 如申請專利範圍第8項所述之電路板結構之製造方法，其中以電鍍之方式經由該導電層形成該第二金屬層。
  10. 一種電路板結構，包括：一底板；一電鍍通孔，設置於該底板中且貫穿該底板；一塞孔材料，設置於該電鍍通孔中且突出自該底板；一線路層，設置於該底板之兩相反面上；以及一金屬墊，形成於該塞孔材料上，其中該金屬墊覆蓋該電鍍通孔以及該塞孔材料之側壁之至少一部分。
  11. 如申請專利範圍第10項所述之電路板結構，其中該塞孔材料之一端相對於該底板之突出高度為10μm以下。
  12. 如申請專利範圍第10項所述之電路板結構，其中該線路層之最小導線寬度為15~25μm。
  13. 如申請專利範圍第10項所述之電路板結構，其中該線路層之最小線路間距為15~25μm。
  14. 如申請專利範圍第10項所述之電路板結構，其中該線路層在該底板兩相反面上包括不同之圖案。
  15. 如申請專利範圍第10項所述之電路板結構，其中該電鍍通孔具有實質上筆直的側壁。
  16. 如申請專利範圍第10項所述之電路板結構，其中該線路層及金屬墊包括銅。
TW106111667A 2017-04-07 2017-04-07 電路板結構及其製造方法 TWI636720B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106111667A TWI636720B (zh) 2017-04-07 2017-04-07 電路板結構及其製造方法
CN201710311747.2A CN108696996A (zh) 2017-04-07 2017-05-05 电路板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106111667A TWI636720B (zh) 2017-04-07 2017-04-07 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI636720B true TWI636720B (zh) 2018-09-21
TW201838494A TW201838494A (zh) 2018-10-16

Family

ID=63843614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111667A TWI636720B (zh) 2017-04-07 2017-04-07 電路板結構及其製造方法

Country Status (2)

Country Link
CN (1) CN108696996A (zh)
TW (1) TWI636720B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112312671B (zh) * 2019-07-30 2024-03-12 宏恒胜电子科技（淮安）有限公司 电路板以及电路板的制备方法
CN114725014B (zh) * 2022-04-12 2023-05-05 业成科技（成都）有限公司 导电结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200838386A (en) * 2007-03-14 2008-09-16 Phoenix Prec Technology Corp Circuit board structure and a manufacturing method thereof
TW200913840A (en) * 2007-09-11 2009-03-16 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
TW200952589A (en) * 2008-06-04 2009-12-16 Phoenix Prec Technology Corp Package substrate having double-sided circuits and fabrication method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
CN103384453B (zh) * 2013-07-11 2016-05-11 电子科技大学 一种印制电路内层可靠孔和线的加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200838386A (en) * 2007-03-14 2008-09-16 Phoenix Prec Technology Corp Circuit board structure and a manufacturing method thereof
TW200913840A (en) * 2007-09-11 2009-03-16 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
TW200952589A (en) * 2008-06-04 2009-12-16 Phoenix Prec Technology Corp Package substrate having double-sided circuits and fabrication method thereof

Also Published As

Publication number Publication date
CN108696996A (zh) 2018-10-23
TW201838494A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI478640B (zh) 電路板及其製作方法
TWI665949B (zh) 柔性電路板及其製作方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
TWI454191B (zh) 柔性電路板及其製作方法
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017098422A (ja) 配線基板及び配線基板の製造方法
TWI636720B (zh) 電路板結構及其製造方法
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR100722625B1 (ko) 미소 홀랜드를 갖는 비아홀 및 그 형성 방법
TWI450656B (zh) 電路板及其製作方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP5432800B2 (ja) 配線基板の製造方法
CN211457534U (zh) 微细层间线路结构
JP2013131731A (ja) 配線基板およびその製造方法
KR20210000161A (ko) 인쇄회로기판 및 그 제조방법
TWI634822B (zh) 電路板結構及其製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
TWI461134B (zh) 載板結構及其製作方法
TWI690249B (zh) 微細層間線路結構及其製法
TWI394246B (zh) 封裝基板及其製法
TWI419629B (zh) 電路板製作方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR102435125B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005353841A (ja) 回路基板およびその製造方法