TWI478640B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI478640B
TWI478640B TW101137857A TW101137857A TWI478640B TW I478640 B TWI478640 B TW I478640B TW 101137857 A TW101137857 A TW 101137857A TW 101137857 A TW101137857 A TW 101137857A TW I478640 B TWI478640 B TW I478640B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
metal material
dielectric layer
conductive metal
Prior art date
Application number
TW101137857A
Other languages
English (en)
Other versions
TW201414379A (zh
Inventor
Wen Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201414379A publication Critical patent/TW201414379A/zh
Application granted granted Critical
Publication of TWI478640B publication Critical patent/TWI478640B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

電路板及其製作方法
本發明涉及電路板製作領域，尤其涉及一種電路板及其製作方法。
在電路板的製作過程中，通常需要製作導電孔將兩層或者多層導電線路導通。所述電路板的製作過程通常包括：首先，在銅箔基板中形成通孔。然後，再通孔內形成導電金屬材料，並在銅箔基板的絕緣層的兩表面分別形成第一導電線路層和第二導電線路層。接著，在第二導電線路層的一側壓合介電層，並在介電層中形成與導電金屬材料對應的盲孔，使得導電金屬材料從盲孔露出。由於所述盲孔需要與導電金屬材料進行對位，在形成第二導電線路層時，需要製作環繞通孔的孔環，由於孔環的直徑遠大於通孔的直徑，因此，不利於第二導電線路層的線路密集化排布。另外，由於通孔的電鍍導通與盲孔的電鍍導通工藝差別較大，需要採用不同的設備，增加了電路板製作的成本及困難程度。
有鑑於此，提供一種電路板的製作及其方法，可以得到具有密集分佈的導電線路的電路板實屬必要。
一種電路板的製作方法，包括步驟：提供核心基板，所述核心基 板包括第一介電層，第一介電層具有相對的第一表面和第二表面；在核心基板內形成至少一個第一盲孔，第一盲孔自第一表面向第一介電層內部延伸且不貫穿第一介電層；在第一盲孔內形成第一導電金屬材料，並在第一介電層的第一表面形成第一導電線路層，在第一介電層的第二表面形成第二導電線路層；在第二導電線路層表面及從第二導電線路層的空隙露出的第一介電層表面壓合形成第二介電層；在第二介電層及第一介電層內形成與第一盲孔底部對應連通的第二盲孔；以及在第二盲孔內形成第二導電金屬材料，所述第二導電金屬材料與第一導電金屬材料相互接觸並電導通，並在第二介電層的表面形成第三導電線路層，第一導電線路層通過第一導電金屬材料及第二導電金屬材料與第三導電線路層相互電導通。
一種電路板，包括第一介電層、第二介電層、第一導電線路層、第二導電線路層及第三導電線路層，第一導電線路層和第二導電線路層形成於第一介電層的相對兩表面，第二介電層形成於第二導電線路層一側，自第一介電層靠近第一導電線路層的表面向第一介電層內部延伸的第一盲孔，所述第一盲孔並不貫穿第一介電層，第一盲孔內形成有第一導電金屬材料，在第二介電層內及第一介電層靠近第二介電層的一側形成有與第一盲孔底部對應連通的第二盲孔，在第二盲孔內形成有第二導電金屬材料，第一導電金屬材料與第一導電線路層相互電導通，第三導電線路層與第二導電金屬材料相互電連通，從而第一導電線路層與第三導電線路層通過第一導電金屬材料及第二導電金屬材料相互電連通。
本技術方案提供的電路板及其製作方法，通過先在第一介電層一 側形成第一盲孔並在第一盲孔內形成第一導電金屬材料，在第二介電層和第一介電層的另一側形成與第一盲孔連通的第二盲孔，並在第二盲孔內形成第二導電金屬材料，第一導電金屬材料與第二導電金屬材料相互連通，從而可以將第一導電線路層與第三導電線路層相互電連通。從而可以無需在第二導電線路層內形成用於盲孔對位的孔環，可以有效地提高第二導電線路層的佈線密度。
100、200‧‧‧電路板
110、210‧‧‧核心基板
112、212‧‧‧第一介電層
111、211‧‧‧第一銅箔層
113、213‧‧‧第二銅箔層
114、214‧‧‧第一盲孔
115、215‧‧‧第一導電金屬材料
1161、2161‧‧‧第一化學鍍銅層
1162、2162‧‧‧第二化學鍍銅層
117、217‧‧‧第一電鍍銅層
118、218‧‧‧第二電鍍銅層
1191、2191‧‧‧第一光致抗蝕劑圖形
1192、2192‧‧‧第二光致抗蝕劑圖形
120、220‧‧‧第一導電線路層
130、230‧‧‧第二導電線路層
140、240‧‧‧第三介電層
141、241‧‧‧第三盲孔
142、242‧‧‧第四盲孔
143、243‧‧‧第三導電金屬材料
144、244‧‧‧第四導電金屬材料
150、250‧‧‧第二介電層
151、251‧‧‧第二盲孔
152、252‧‧‧第五盲孔
153、253‧‧‧第二導電金屬材料
154、254‧‧‧第五導電金屬材料
160、260‧‧‧第四導電線路層
161、261‧‧‧第二導電墊
162、262‧‧‧第一保護層
163、263‧‧‧焊接材料
170、270‧‧‧第三導電線路層
171、271‧‧‧第一導電墊
172、272‧‧‧第二保護層
180、280‧‧‧第一防焊層
181、281‧‧‧第一開口
190、290‧‧‧第二防焊層
191、291‧‧‧第二開口
圖1為本技術方案第一實施例提供的核心基板的剖面示意圖。
圖2為圖1的核心基板中形成第一盲孔後的剖面示意圖。
圖3至圖7為圖2中的第一盲孔中形成第一導電金屬材料並在第一介電層的兩相對表面形成第一導電線路層和第二導電線路層後的剖面示意圖。
圖8為在圖7的第一導電線路層一側形成第三介電層並在第二導電線路層一側形成第二介電層後的剖面示意圖。
圖9為在圖8形成第二盲孔、第三盲孔、第四盲孔及第五盲孔後的剖面示意圖。
圖10為圖9形成第二導電金屬材料、第三導電金屬材料、第四導電金屬材料、第五導電金屬材料、第三導電線路層及第四導電線路層後的剖面示意圖。
圖11為圖10的第三導電線路層及第四導電線路層表面形成防焊層後的剖面示意圖。
圖12為本技術方案第一實施例制得的電路板的剖面示意圖。
圖13為本技術方案第一實施例提供的核心基板的剖面示意圖。
圖14為圖13的核心基板中形成第一盲孔後的剖面示意圖。
圖15至圖19為圖14中的第一盲孔中形成第一導電金屬材料並在第一介電層的兩相對表面形成第一導電線路層和第二導電線路層後的剖面示意圖。
圖20為本技術方案第三實施例制得的電路板的剖面示意圖。
本技術方案提供的電路板製作方法包括如下步驟：
第一步，請參閱圖1，提供核心基板110。
本實施例中，核心基板110為雙面覆銅基板，其包括第一銅箔層111、第一介電層112及第二銅箔層113。第一介電層112具有相對的第一表面及第二表面。第一銅箔層111位於第一介電層112的第一表面，第二銅箔層113位於第一介電層112的第二表面。
第二步，請參閱圖2，在核心基板110內形成至少一個第一盲孔114。
本步驟中，第一盲孔114可以採用雷射燒蝕的方式形成。第一盲孔114僅貫穿第一銅箔層111及部分第一介電層112。優選地，位於第一介電層112內的第一盲孔114的深度為第一介電層112厚度的二分之一至四分之三。第一盲孔114位於第一介電層112內的部分，自第一表面向第一介電層112內部延伸且不貫穿第一介電層112。
第一盲孔114的個數可以為一個，也可以為多個。圖2中以形成一個第一盲孔114為例進行說明。
第三步，請參閱圖3至圖7，在第一盲孔114內形成第一導電金屬材料115，並在第一介電層112的第一表面形成第一導電線路層120，並在第一介電層112的第二表面形成第二導電線路層130。
本實施例中，填充第一導電金屬材料115及形成第一導電線路層120和第二導電線路層130可以採用如下方法：首先，在第一盲孔114的內壁及第一銅箔層111的表面形成第一化學鍍銅層1161，在第二銅箔層113的表面形成第二化學鍍銅層1162。
具體的，採用化學鍍銅的方式，在第一盲孔114的內壁及第一銅箔層111的表面形成第一化學鍍銅層1161，在第二銅箔層113的表面形成第二化學鍍銅層1162，以用於後續進電鍍時，第一盲孔114的內壁能夠形成電鍍銅層。
其次，採用電鍍的方式，在第一銅箔層111表面的第一化學鍍銅層1161上形成第一電鍍銅層117，在第二銅箔層113表面的第二化學鍍銅層1162上形成第二電鍍銅層118，在第一盲孔114的內壁的第一化學鍍銅層1161表面形成第一導電金屬材料115。第一導電金屬材料115與第一電鍍銅層117一體成型，第一導電金屬材料115完全填滿第一盲孔114，第一導電金屬材料115遠離第二銅箔層113的表面與第一電鍍銅層117的表面平齊。
最後，採用影像轉移技術及蝕刻技術，選擇性去除部分第一銅箔層111及部分第一電鍍銅層117形成第一導電線路層120，選擇性 去除部分第二銅箔層113及部分第二電鍍銅層118形成第二導電線路層130。
具體的，可以先在第一電鍍銅層117和第二電鍍銅層118的表面分別形成光致抗蝕劑層。接著，採用曝光及顯影的方式，將部分與欲形成第一導電線路層120互補的部分去除得到第一光致抗蝕劑圖形1191，將部分與欲形成第二導電線路層130互補的部分去除得到第二光致抗蝕劑圖形1192。接著，將透過被顯影的光致抗蝕劑層對第一銅箔層111及第一電鍍銅層117進行蝕刻，得到第一導電線路層120，對第二銅箔層113及第二電鍍銅層118進行蝕刻，得到第二導電線路層130，之後，去除第一光致抗蝕劑圖形1191和第二光致抗蝕劑圖形1192。
第一導電線路層120及第二導電線路層130均包括多條導電線路。本實施例中，第一導電線路層120內包括環繞並電連接第一導電金屬材料115的孔環。第二導電線路層130與第一盲孔114相對應的位置並未設置有導電線路。
可以理解的是，在本步驟未形成第一化學鍍銅層1161及第二化學鍍銅層1612之前，可以進一步包括將第一銅箔層111及第二銅箔層113的厚度減薄的步驟。即採用蝕刻的方式，在厚度方向上去除部分或者全部的第一銅箔層111和第二銅箔層113，以使得後續形成的第一導電線路層120和第二導電線路層130的厚度能夠滿足要求。
第四步，請參閱圖8，在第一導電線路層120表面及從第一導電線路層120的空隙露出的第一介電層112表面壓合形成第三介電層140。在第二導電線路層130表面及從第二導電線路層130的空隙 露出的第一介電層112表面壓合形成第二介電層150。
第五步，請參閱圖9，在第三介電層140內形成與第一導電金屬材料115相對應的第三盲孔141及與第一導電線路層120的部分導電線路相對應的第四盲孔142。在第二介電層150及第一介電層112內形成與第一盲孔114的底部對應連通的第二盲孔151，在第二介電層150內形成與第二導電線路層130的部分導電線路相對應的第五盲孔152。
本步驟中，採用雷射燒蝕的方式，在第三介電層140內形成與第一導電金屬材料115相對應的第三盲孔141及與第一導電線路層120中的部分導電線路相對應的第四盲孔142。在第二介電層150內形成與第一盲孔114的底部對應連通的第二盲孔151及與第二導電線路層130的部分導電線路相對應的第五盲孔152。第一導電金屬材料115一端或孔環121從第三盲孔141露出。第一導電線路層120中的部分導電線路從第四盲孔142露出。第一導電金屬材料115的另一端從第二盲孔151露出，第二導電線路層130中的部分導電線路從第五盲孔152露出。
第六步，請參閱圖10，在第三盲孔141內形成第三導電金屬材料143，在第四盲孔142內形成第四導電金屬材料144，並在第三介電層140表面形成第四導電線路層160，第一導電線路層120與第四導電線路層160通過第三導電金屬材料143和第四導電金屬材料144相互電導通。在第二盲孔151內形成第二導電金屬材料153，由於第一盲孔114與第二盲孔151相互連通，從而第二導電金屬材料153與第一導電金屬材料115相互接觸並電導通，在第五盲孔152內形成第五導電金屬材料154，並在第二介電層150的表面形 成第三導電線路層170，第二導電線路層130與第三導電線路層170通過第五導電金屬材料154相互電導通，第一導電線路層120通過第一導電金屬材料115及第二導電金屬材料153與第三導電線路層170相互電導通，第一導電金屬材料115與第二導電金屬材料153形成電連通第一導電線路層120與第三導電線路層170的導電孔101。第四導電線路層160通過第三導電金屬材料143、第一導電金屬材料115及第二導電金屬材料153與第三導電線路層170相互電導通。
本步驟具體方法可以為：首先，在第三介電層140的表面、第二介電層150的表面、第三盲孔141的內壁、第四盲孔142的內壁、第二盲孔151的內壁及第五盲孔152的內壁形成化學鍍銅層。然後，在第三介電層140的表面形成與第四導電線路層160形狀互補的光致抗蝕劑圖形，在第二介電層150的表面形成與第三導電線路層170形狀互補的光致抗蝕劑圖形。再次，採用電鍍的方式在從光致抗蝕劑圖形露出的化學鍍銅層的表面進行電鍍銅，從而得到第三導電金屬材料143、第四導電金屬材料144、第二導電金屬材料153、第五導電金屬材料154、第四導電線路層160及第三導電線路層170。最後，採用剝膜的方式去除光致抗蝕劑圖形，並採用微蝕的方式去除原被光致抗蝕劑圖形覆蓋的化學鍍銅層。
其中，第四導電線路層160包括多個用於與外界進行電連接的第二導電墊161，第三導電線路層170包括多個用於與外界進行電連接的第一導電墊171。
第七步，請參閱圖11，在第四導電線路層160的表面及第三介電層140的表面形成第一防焊層180，所述第一防焊層180內具有與 多個第二導電墊161一一對應的多個第一開口181，每個第二導電墊161從對應的第一開口露出。在第三導電線路層170的表面及第二介電層150的表面形成第二防焊層190，所述第二防焊層190內具有與多個第一導電墊171一一對應的多個第二開口191，每個第一導電墊171從對應的第二開口191露出。
第八步，請參閱圖12，在第二導電墊161從第一開口181露出的表面形成第一保護層162，並在第一保護層162表面形成第一焊接材料163。每個第一焊接材料163填充對應的第一開口181，並凸出於對應的第一開口181。即每個第一焊接材料163凸出於第一防焊層180遠離第三介電層140的表面。在第一導電墊171從第二開口191露出的表面形成第二保護層172。
本實施例中，所述第一保護層162及第二保護層172可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。第一保護層162及第二保護層172也可以為有機保焊層(OSP)。當第一保護層162及第二保護層172為金屬時，可以採用化學鍍的方式形成。所述第一保護層162及第二保護層172為有機保焊層時，可以採用化學方法形成。
所述焊接材料163的材質可以為錫、鉛或銅，或者為錫、鉛或銅的合金。
可以理解的是，在本實施例中，可以僅在第二導電線路層130的一側進行增層製作，而不在第一導電線路層120的一側進行增層製作，即並不形成第三介電層140、第四導電線路層160及第一防焊層180。
請參閱圖12，本技術方案提供一種由第一實施例的製作方法得到的電路板100，電路板100包括第一介電層112、第二介電層150、第三介電層140、第一導電線路層120、第二導電線路層130、第三導電線路層170及第四導電線路層160。
第一導電線路層120和第二導電線路層130形成於第一介電層112的相對兩表面。第三介電層140形成於第一導電線路層120的表面及第一介電層112遠離第二導電線路層130的表面。第二介電層150形成於第二導電線路層130的表面及第一介電層112遠離第一導電線路層120的表面。
第一導電線路層120由依次設置的第一銅箔層111、第一化學鍍銅層1161及第一電鍍銅層117共同構成。第一銅箔層111靠近第一介電層112，第一電鍍銅層117靠近第三介電層140。第二導電線路層130由第二銅箔層113、第二化學鍍銅層1162及第二電鍍銅層118共同構成。第二銅箔層113靠近第一介電層112，第二電鍍銅層118靠近第二介電層150。
可以理解的是，在製作時，如果第一銅箔層111及第二銅箔層113被去除，第一導電線路層120也可以不包括有第一銅箔層111，第二導電線路層130可以不包括第二銅箔層113。
第四導電線路層160形成於第三介電層140遠離第一介電層112的表面，第三導電線路層170形成於第二介電層150遠離第一介電層112的表面。
在第一介電層112靠近第三介電層140的一側內形成有在厚度方向上並不貫穿第一介電層112的第一盲孔114，第一盲孔114內形成 有第一導電金屬材料115，在第一介電層112靠近第二介電層150的一側及第二介電層150內形成有與第一盲孔114底部對應連通的第二盲孔151，在第二盲孔151內形成有第二導電金屬材料153，第一導電金屬材料115與第一導電線路層120相互電導通，第三導電線路層170與第二導電金屬材料153相互電連通，從而第一導電線路層120與第三導電線路層170通過第一導電金屬材料115及第二導電金屬材料153相互電連通。第一導電金屬材料115與第一電鍍銅層117一體成型。第二導電金屬材料153與第三導電線路層170一體成型。
第三介電層140內形成與第一導電金屬材料115相對應的第三盲孔141及與第一導電線路層120的部分導電線路相對應的第四盲孔142。第三盲孔141內形成第三導電金屬材料143，在第四盲孔142內形成第四導電金屬材料144。第二介電層150內形成與第二導電線路層130的部分導電線路相對應的第五盲孔152。第五盲孔152內形成第五導電金屬材料154，第二導電線路層130與第三導電線路層170通過第五導電金屬材料154相互電導通。其中，第三導電金屬材料143與第四導電金屬材料144第四導電線路層160一體成型。第五導電金屬材料154與第三導電線路層170一體成型。
第四導電線路層160包括多個第二導電墊161，第三導電線路層170包括多個第一導電墊171。
電路板100還包括第一防焊層180、第二防焊層190、第一保護層162、焊接材料163及第二保護層172。
第一防焊層180形成在第四導電線路層160的表面及第三介電層140的表面，所述第一防焊層180內具有與多個第二導電墊161一 一對應的多個第一開口181，每個第二導電墊161從對應的第一開口露出。第二防焊層190形成在第三導電線路層170的表面及第二介電層150的表面，所述第二防焊層190內具有與多個第一導電墊171一一對應的多個第二開口191，每個第一導電墊171從對應的第二開口191露出。
第一保護層162形成在第二導電墊161從第一開口181露出的表面，焊接材料163形成在第一保護層162表面。每個焊接材料163填充對應的第一開口181，並凸出於對應的第一開口181。即每個焊接材料163凸出於第一防焊層180遠離第三介電層140的表面。第二保護層172形成在第一導電墊171從第二開口191露出的表面。
本實施例中，所述第一保護層162及第二保護層172可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。第一保護層162及第二保護層172也可以為有機保焊層(OSP)。所述焊接材料163的材質可以為錫、鉛或銅，或者為錫、鉛或銅的合金。
可以理解的是，本實施例的電路板100，可以為僅在第二導電線路層130一側進行增層後得到的結構，即不包括有第三介電層140、第四導電線路層160及第一防焊層180。
本技術方案第二實施例也提供一種電路板的製作方法，該方法包括步驟：
第一步，請參閱圖13，提供核心基板210。
本實施例中，核心基板210為雙面覆銅基板，其包括第一銅箔層211、第一介電層212及第二銅箔層213。第一銅箔層211及第二銅 箔層213位於第一介電層212的相對兩個表面。
第二步，請參閱圖14，在核心基板210內形成至少一個第一盲孔114。
本步驟中，第一盲孔214可以採用雷射燒蝕的方式形成。第一盲孔214僅貫穿第一銅箔層211及部分第一介電層212，第一盲孔214不管穿第一介電層212。優選地，位於第一介電層212內的第一盲孔214的深度為第一介電層212厚度的二分之一至四分之三。
第一盲孔214的個數可以為一個，也可以為多個。圖14中以形成一個第一盲孔214為例進行說明。
第三步，請一併參閱圖15至圖19，在第一盲孔214內形成第一導電金屬材料215，並在第一介電層212的相對兩個表面分別形成第一導電線路層220及第二導電線路層230。
本實施例中，填充第一導電金屬材料215及形成第一導電線路層220和第二導電線路層230可以採用如下方法：首先，採用去除第一銅箔層211和第二銅箔層213。具體地，可以採用蝕刻的方式將第一銅箔層211和第二銅箔層213去除。
然後，採用化學鍍銅的方式，在第一盲孔214的內壁及第一介電層212的一表面形成連續的第一化學鍍銅層2161，在第一介電層212的另一相對表面形成第二化學鍍銅層2162。
其次，在第一化學鍍銅層2161的表面形成與第一導電線路層220形狀互補的第一光致抗蝕劑圖形2191，在第二化學鍍銅層2162的表面形成與第二導電線路層形狀互補的第二光致抗蝕劑圖形2192 。具體的，可以先在第一介電層212的表面分別形成光致抗蝕劑層。接著，採用曝光及顯影的方式，將部分與欲形成第一導電線路層220和第二導電線路層230對應的部分去除，而與第一導電線路層220和第二導電線路層230互補的部分留下。
接著，採用電鍍的方式，在從第一光致抗蝕劑圖形2191露出的第一介電層212一表面形成第一電鍍銅層217，並在第一盲孔214內形成第一導電金屬材料215，第一電鍍銅層217與第一導電金屬材料215相互電導通。第一導電金屬材料215與第一電鍍銅層217一體成型，第一導電金屬材料215完全填滿第一盲孔214。在從第二光致抗蝕劑圖形2192露出的第一介電層212另一相對表面形成第二電鍍銅層218。
最後，去除第一光致抗蝕劑圖形2191、第二光致抗蝕劑圖形2192、原被第一光致抗蝕劑圖形2191覆蓋的第一化學鍍銅層2161及被第二光致抗蝕劑圖形2192覆蓋的第二化學鍍銅層2162，第一電鍍銅層217及被其覆蓋的第一化學鍍銅層2161共同構成第一導電線路層220。第二電鍍銅層218及被其覆蓋的第二化學鍍銅層2162共同構成第二導電線路層230。
第一導電線路層220及第二導電線路層230均包括多條導電線路。本實施例中，第一導電線路層220內包括環繞並電連接第一導電金屬材料215的第一孔環。第二導電線路層230與第一盲孔214相對應的位置並未設置有導電線路。
請參閱圖20，後續的製作步驟與第一實施例的第四步至第八步的製作方法相同，得到電路板200。
請參閱圖20，採用第二實施例提供的方法製作的電路板200，其包括第一介電層212、第二介電層250、第三介電層240、第一導電線路層220、第二導電線路層230、第三導電線路層270及第四導電線路層260。
第一導電線路層220和第二導電線路層230形成於第一介電層212的相對兩表面。第三介電層240形成於第一導電線路層220的表面及第一介電層212遠離第二導電線路層230的表面。第二介電層250形成於第二導電線路層230的表面及第一介電層212遠離第一導電線路層220的表面。
第一導電線路層220由第一化學鍍銅層2161及第一電鍍銅層217共同構成。第二導電線路層230由第二化學鍍銅層2162及第二電鍍銅層218共同構成。第四導電線路層260形成於第三介電層240遠離第一介電層212的表面，第三導電線路層270形成於第二介電層250遠離第一介電層212的表面。
在第一介電層212靠近第三介電層240的一側內形成有在厚度方向上貫穿部分第一介電層212的第一盲孔214，第一盲孔214內形成有第一導電金屬材料215，在第一介電層212靠近第二介電層250的一側及第二介電層250內形成有與第一盲孔214底部對應連通的第二盲孔251，在第二盲孔251內形成有第二導電金屬材料253，第一導電金屬材料215與第一導電線路層220相互電導通，第三導電線路層270與第二導電金屬材料253相互電連通，從而第一導電線路層220與第三導電線路層270通過第一導電金屬材料215及第二導電金屬材料253相互電連通。第一導電金屬材料215與第一電鍍銅層217一體成型。第二導電金屬材料253與其電連通的第三導 電線路層270一體成型。
第三介電層240內形成與第一導電金屬材料215相對應的第三盲孔241及與第一導電線路層220的部分導電線路相對應的第四盲孔242。第三盲孔241內形成第三導電金屬材料243，在第四盲孔242內形成第四導電金屬材料244。第二介電層250內形成與第二導電線路層230的部分導電線路相對應的第五盲孔252。第五盲孔252內形成第五導電金屬材料254，第二導電線路層230與第三導電線路層270通過第五導電金屬材料254相互電導通。其中，第三導電金屬材料243、第四導電金屬材料244均其電連通的第四導電線路層260一體成型。第五導電金屬材料254與第其電連通的第三導電線路層270一體成型。
第四導電線路層260包括多個第二導電墊261，第三導電線路層270包括多個第一導電墊271。
電路板200還包括第一防焊層280、第二防焊層290、第一保護層262、焊接材料263及第二保護層272。
第一防焊層280形成在第四導電線路層260的表面及第三介電層240的表面，所述第一防焊層280內具有與多個第二導電墊261一一對應的多個第一開口281，每個第二導電墊261從對應的第一開口281露出。第二防焊層290形成在第三導電線路層270的表面及第二介電層250的表面，所述第二防焊層290內具有與多個第一導電墊271一一對應的多個第二開口291，每個第一導電墊271從對應的第二開口291露出。
第一保護層262形成在第二導電墊261從第一開口281露出的表面 ，焊接材料263形成在第一保護層262表面。每個焊接材料263填充對應的第一開口281，並凸出於對應的第一開口281。即每個焊接材料263凸出於第一防焊層280遠離第三介電層240的表面。第二保護層272形成在第一導電墊271從第二開口291露出的表面。
本實施例中，所述第一保護層262及第二保護層272可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。第一保護層262及第二保護層272也可以為有機保焊層(OSP)。所述焊接材料263的材質可以為錫、鉛或銅，或者為錫、鉛或銅的合金。
可以理解的是，本實施例的電路板200，可以為僅在第二導電線路層230一側進行增層後得到的結構，即不包括有第三介電層240、第四導電線路層260及第一防焊層280。
本技術方案提供的電路板及其製作方法，通過先在第一介電層一側形成第一盲孔並在第一盲孔內形成第一導電金屬材料，在第二介電層和第一介電層的另一側形成與第一盲孔底部連通的第二盲孔，並在第二盲孔內形成第二導電金屬材料，第一導電金屬材料與第二導電金屬材料相互連通，從而可以將第一導電線路層與第三導電線路層相互電連通。從而可以無需在第二導電線路層內形成用於盲孔對位的孔環，可以有效地提高第二導電線路層的佈線密度。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧電路板
111‧‧‧第一銅箔層
113‧‧‧第二銅箔層
115‧‧‧第一導電金屬材料
1161‧‧‧第一化學鍍銅層
1162‧‧‧第二化學鍍銅層
117‧‧‧第一電鍍銅層
118‧‧‧第二電鍍銅層
120‧‧‧第一導電線路層
130‧‧‧第二導電線路層
143‧‧‧第三導電金屬材料
144‧‧‧第四導電金屬材料
153‧‧‧第二導電金屬材料
154‧‧‧第五導電金屬材料
161‧‧‧第二導電墊
162‧‧‧第一保護層
163‧‧‧焊接材料
171‧‧‧第一導電墊
172‧‧‧第二保護層
180‧‧‧第一防焊層
190‧‧‧第二防焊層
191‧‧‧第二開口

Claims (18)

  1. 一種電路板的製作方法，包括步驟：提供核心基板，所述核心基板包括第一介電層，第一介電層具有相對的第一表面和第二表面；在核心基板內形成至少一個第一盲孔，第一盲孔自第一表面向第一介電層內部延伸且不貫穿第一介電層；在第一盲孔內壁形成化學鍍銅層及與所述化學鍍銅層相互接觸的第一導電金屬材料，並在第一介電層的第一表面形成第一導電線路層，在第一介電層的第二表面形成第二導電線路層；在第二導電線路層表面及從第二導電線路層的空隙露出的第一介電層表面壓合形成第二介電層；在第二介電層及第一介電層內形成與第一盲孔底部對應連通的第二盲孔；以及在第二盲孔內形成第二導電金屬材料，所述第二導電金屬材料與所述第一化學鍍銅層相互接觸，所述第二導電金屬材料通過所述第一化學鍍銅層與所述第一導電金屬材料電導通，並在第二介電層的表面形成第三導電線路層，第一導電線路層通過第一導電金屬材料、第一化學鍍銅層及第二導電金屬材料與第三導電線路層相互電導通。
  2. 如請求項1所述的電路板的製作方法，其中，所述第一盲孔位於第一介電層內的深度為第一介電層厚度的四分之一至四分之三。
  3. 如請求項1所述的電路板的製作方法，其中，所述核心基板為還包括形成在第一介電層兩相對表面的第一銅箔層及第二銅箔層，在第一盲孔內壁形成第一化學鍍銅層及與所述第一化學鍍銅層相互接觸的第一導電金屬 材料，並在第一介電層的相對兩個表面分別形成第一導電線路層及第二導電線路層包括步驟：在第一盲孔的內壁、第一銅箔層的表面形成第一化學鍍銅層，在第二銅箔層的表面形成第二化學鍍銅層；在第一銅箔層表面的第一化學鍍銅層上形成第一電鍍銅層，在第二化學鍍銅層上形成第二電鍍銅層，在第一盲孔的內壁的第一化學鍍銅層形成第一導電金屬材料，第一導電金屬材料與第一電鍍銅層一體成型；以及採用影像轉移技術及蝕刻技術，選擇性去除部分第一銅箔層、部分第一化學鍍銅層及部分第一電鍍銅層以形成第一導電線路層，選擇性去除部分第二銅箔層、部分第二化學鍍銅層及部分第二電鍍銅層形成第二導電線路層。
  4. 如請求項3所述的電路板的製作方法，其中，在第一盲孔的內壁、第一銅箔層的表面及第二銅箔層的表面形成化學鍍銅層之前，還包括在厚度方向上去除部分的第一銅箔層和部分的第二銅箔層的步驟。
  5. 如請求項1所述的電路板的製作方法，其中，所述核心基板還包括形成在第一介電層兩相對表面的第一銅箔層及第二銅箔層，在第一盲孔內壁形成第一化學鍍銅層及與所述第一化學鍍銅層相互接觸的第一導電金屬材料，並在第一介電層的相對兩個表面分別形成第一導電線路層及第二導電線路層包括步驟：去除第一銅箔層和第二銅箔層；在第一盲孔的內壁及第一介電層的一表面形成第一化學鍍銅層，在第一介電層的另一相對表面形成第二化學鍍銅層；在第一化學鍍銅層的表面形成與第一導電線路層形狀互補的第一光致抗蝕劑圖形，第一盲孔內的第一化學鍍銅層從第一光致抗蝕劑圖形露出，所述在第二化學鍍銅層表面形成與第二導電線路層形狀互補的第二光致 抗蝕劑圖形；在從第一光致抗蝕劑圖形露出的第一介電層表面形成第一電鍍銅層，並在第一盲孔內形成第一導電金屬材料，第一電鍍銅層與第一導電金屬材料相互電導通，在從第二光致抗蝕劑圖形露出的第一介電層另一相對表面形成第二電鍍銅層；以及去除第一、第二光致抗蝕劑圖形及被第一、第二光致抗蝕劑圖形覆蓋的第一、第二化學鍍銅層，第一電鍍銅層及被其覆蓋的第一化學鍍銅層共同構成第一導電線路層，第二電鍍銅層及被其覆蓋的第二化學鍍銅層共同構成第二導電線路層。
  6. 如請求項1所述的電路板的製作方法，其中，在第二介電層及第一介電層內形成與第一盲孔對應連通的第二盲孔時，還在第二介電層內形成與部分第二導電線路層對應的第五盲孔，在第二盲孔內形成第二導電金屬材料時，還在第五盲孔內形成第五導電金屬材料，第五導電金屬材料與第二導電線路層相互電連通，第二導電線路層與第三導電線路層通過第五導電金屬材料電連通。
  7. 如請求項1所述的電路板的製作方法，其中，在第二導電線路層表面及從第二導電線路層的空隙露出的第一介電層表面壓合形成第二介電層時，還在第一導電線路層表面及從第一導電線路層的空隙露出的第一介電層表面形成第三介電層。
  8. 如請求項7所述的電路板的製作方法，其中，還包括在第三介電層內形成與第一導電金屬材料對應的第三盲孔及與部分第一導電線路層對應的第四盲孔，在第三盲孔內形成第三導電金屬材料，在第四盲孔內形成第四導電金屬材料，在第二介電層遠離第一介電層的表面形成第四導電線路層，第三導電金屬材料及第四導電金屬材料與第四導電線路層相互電連通，第四導電線路層通過第三導電金屬材料與第一導電金屬材料相互電 導通，第四導電線路層通過第四導電金屬材料與第一導電線路層相互電導通。
  9. 如請求項8所述的電路板的製作方法，其中，所述第四導電線路層包括多個第二導電墊，所述電路板的製作方法還包括在第四導電線路層的一側形成第一防焊層的步驟，第一防焊層中形成有與多個第二導電墊一一對應的第一開口，每個所述第二導電墊從對應的第一開口露出。
  10. 如請求項9所述的電路板的製作方法，其中，還包括在每個從第一開口露出的第二導電墊表面形成第一保護層，並在所述第一保護層表面形成焊接材料。
  11. 如請求項1所述的電路板的製作方法，其中，所述第三導電線路層包括多個第一導電墊，所述電路板的製作方法還包括在第三導電線路層的一側形成第二防焊層的步驟，第二防焊層中形成有與多個第一導電墊一一對應的第二開口，每個所述第一導電墊從對應的第二開口露出，並在每個從第二開口露出的第一導電墊表面形成第二保護層。
  12. 一種電路板，包括第一介電層、第二介電層、第一導電線路層、第二導電線路層及第三導電線路層，第一導電線路層和第二導電線路層形成於第一介電層的相對兩表面，第二介電層形成於第二導電線路層一側，自第一介電層靠近第一導電線路層的表面向第一介電層內部延伸的第一盲孔，所述第一盲孔並不貫穿第一介電層，第一盲孔內壁形成有化學鍍銅層及與化學鍍銅層相互接觸的第一導電金屬材料，在第二介電層內及第一介電層靠近第二介電層的一側形成有與第一盲孔底部對應連通的第二盲孔，在第二盲孔內形成有與所述化學鍍銅層相互接觸的第二導電金屬材料，第一導電金屬材料與第一導電線路層相互電導通，第三導電線路層與第二導電金屬材料相互電連通，從而第一導電線路層與第三導電線路層通過第一導電金屬材料、化學鍍銅層及第二導電金屬材料相互電連 通。
  13. 如請求項12所述的電路板，其中，所述第二介電層內形成與部分第二導電線路層對應的第五盲孔，第五盲孔內形成第五導電金屬材料，第五導電金屬材料與第二導電線路層相互電連通，第二導電線路層與第三導電線路層通過第五導電金屬材料電連通。
  14. 如請求項12所述的電路板，其中，所述電路板還包括第三介電層及第四導電線路層，所述第三介電層形成第一導電線路層一側，所述第四導電線路層形成於第三介電層遠離第一導電線路層的表面，所述第三介電層內形成有與第一導電金屬材料對應的第三盲孔及與部分第一導電線路層對應的第四盲孔，在第三盲孔內形成有第二導電金屬材料，在第四盲孔內形成有第四導電金屬材料，第三導電線路層通過第三導電金屬材料與第一導電金屬材料相互電連通，第三導電線路層通過第四導電金屬材料與第一導電線路層電連通。
  15. 如請求項14所述的電路板，其中，所述第四導電線路層包括多個第二導電墊，所述電路板還包括第一防焊層，第一防焊層形成在第四導電線路層的表面及第三介電層的表面，所述第一防焊層內具有與多個第二導電墊一一對應的多個第一開口，每個第二導電墊從對應的第一開口露出。
  16. 如請求項15所述的電路板，其中，所述電路板還包括第一保護層及焊接材料，所述第一保護層形成在第二導電墊從第一開口露出的表面，焊接材料形成在第一保護層表面，每個焊接材料填充對應的第一開口，並凸出於對應的第一開口。
  17. 如請求項12所述的電路板，其中，所述第一導電線路層由第一化學鍍銅層及第一電鍍銅層共同構成，所述第二導電線路層由第二化學鍍銅層及第二電鍍銅層共同構成。
  18. 如請求項12所述的電路板，其中，所述第一導電線路層由依次設置的第 一銅箔層、第一化學鍍銅層及第一電鍍銅層共同構成，所述第二導電線路層由依次設置的第二銅箔層、第二化學鍍銅層及第二電鍍銅層共同構成。
TW101137857A 2012-09-26 2012-10-12 電路板及其製作方法 TWI478640B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210363035.2A CN103687339B (zh) 2012-09-26 2012-09-26 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201414379A TW201414379A (zh) 2014-04-01
TWI478640B true TWI478640B (zh) 2015-03-21

Family

ID=50323219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137857A TWI478640B (zh) 2012-09-26 2012-10-12 電路板及其製作方法

Country Status (3)

Country Link
US (1) US9295150B2 (zh)
CN (1) CN103687339B (zh)
TW (1) TWI478640B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219892A (zh) * 2013-05-29 2014-12-17 富葵精密组件(深圳)有限公司 电路板制作方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
CN106449584B (zh) * 2015-08-13 2019-06-18 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的封装结构及其制作方法
CN106486382B (zh) * 2015-08-28 2019-06-18 碁鼎科技秦皇岛有限公司 封装基板、封装结构及其制作方法
CN107343361B (zh) * 2016-04-29 2020-02-28 鹏鼎控股(深圳)股份有限公司 多层柔性电路板制作方法
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
MY177199A (en) * 2016-11-30 2020-09-09 Qdos Flexcircuits Sdn Bhd An integrated circuit substrate and method of producing thereof
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
CN107295751B (zh) * 2017-08-16 2019-04-16 梅州市志浩电子科技有限公司 一种图形复合对位的方法
CN113473748A (zh) * 2020-03-30 2021-10-01 健鼎（湖北）电子有限公司 一种多层连接板的制造方法
CN114430624B (zh) * 2020-10-29 2024-03-15 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN113375540B (zh) * 2021-05-17 2023-03-03 深圳市景旺电子股份有限公司 电路板、电路板盲孔测试模块及其测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733841A (en) * 2005-11-02 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board for semiconductor device and process for producing the same
TW201005910A (en) * 2008-07-25 2010-02-01 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201206287A (en) * 2010-03-25 2012-02-01 Ibiden Co Ltd Printed wiring board and method for manufacturing printed wiring board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733841A (en) * 2005-11-02 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board for semiconductor device and process for producing the same
TW201005910A (en) * 2008-07-25 2010-02-01 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201206287A (en) * 2010-03-25 2012-02-01 Ibiden Co Ltd Printed wiring board and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
CN103687339B (zh) 2017-03-01
TW201414379A (zh) 2014-04-01
US20140083757A1 (en) 2014-03-27
CN103687339A (zh) 2014-03-26
US9295150B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
TWI478640B (zh) 電路板及其製作方法
TWI492690B (zh) 電路板製作方法
TWI442861B (zh) 多層電路板及其製作方法
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
TW201446084A (zh) 電路板及其製作方法
CN106304662A (zh) 电路板及其制作方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
TWI450656B (zh) 電路板及其製作方法
CN107645855B (zh) 无导线电镀电路板及其制作方法
JP5110346B2 (ja) 基板及び基板の製造方法
TWI599281B (zh) 封裝載板及其製作方法
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
TW201618621A (zh) 電路板的製作方法
TWI636720B (zh) 電路板結構及其製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011216519A (ja) 配線基板の製造方法
TWI479965B (zh) 電路板製作方法
CN109757037A (zh) 高密度电路板及其制作方法
TWI463929B (zh) 電路板及其製作方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
JP2005353841A (ja) 回路基板およびその製造方法
TWI594675B (zh) 電路板及其製作方法
JP2017011013A (ja) 検査用配線基板及び検査用配線基板の製造方法