CN106449584B - Ic载板、具有该ic载板的封装结构及其制作方法 - Google Patents

Ic载板、具有该ic载板的封装结构及其制作方法 Download PDF

Info

Publication number
CN106449584B
CN106449584B CN201510497247.3A CN201510497247A CN106449584B CN 106449584 B CN106449584 B CN 106449584B CN 201510497247 A CN201510497247 A CN 201510497247A CN 106449584 B CN106449584 B CN 106449584B
Authority
CN
China
Prior art keywords
layer
conductive
substrate
hole
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510497247.3A
Other languages
English (en)
Other versions
CN106449584A (zh
Inventor
黄昱程
陈贻和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding semiconductor technology (Shenzhen) Co.,Ltd.
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201510497247.3A priority Critical patent/CN106449584B/zh
Priority to TW104128728A priority patent/TWI610414B/zh
Publication of CN106449584A publication Critical patent/CN106449584A/zh
Application granted granted Critical
Publication of CN106449584B publication Critical patent/CN106449584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种IC载板的制作方法包括步骤：提供第一承载基板；在所述第一承载基板上压合基材，所述基材包括相背的上表面及下表面，所述上表面与所述第一承载基板相贴覆，在所述下表面开设至少一个第一盲孔；在所述下表面形成第一导电线路层及将所述至少一个第一盲孔制作形成导电孔；去除所述基板上的所述第一承载基板，暴露所述上表面；在所述上表面开设至少一个第二盲孔，所述至少一个第二盲孔与所述至少一个第一盲孔制作形成的导电孔的位置相对应；在所述上表面形成第二导电线路层及将所述至少一个第二盲孔制作形成导电孔。

Description

IC载板、具有该IC载板的封装结构及其制作方法
技术领域
本发明涉及一种IC载板、该IC载板的制造方法以及具有该IC载板的封装结构及其制作方法。
背景技术
随着芯片技术的日益发展，IC载板逐渐朝着轻薄的方向发展。但是薄板在制作过程中容易造成折伤、弯曲等异常现象，在封装制程中也有相同问题产生，造成良率严重损失。
发明内容
有鉴于此，有必要提供一种克服上述问题的IC载板、具有该IC载板的封装结构及其制作方法。
一种IC载板的制作方法包括步骤：提供第一承载基板；在所述第一承载基板上压合基材，所述基材包括相背的上表面及下表面，所述上表面与所述第一承载基板相贴覆，在所述下表面开设至少一个第一盲孔；在所述下表面形成第一导电线路层及将所述至少一个第一盲孔制作形成导电孔；去除所述基板上的所述第一承载基板，暴露所述上表面；在所述上表面开设至少一个第二盲孔，所述至少一个第二盲孔与所述至少一个第一盲孔制作形成的导电孔的位置相对应；在所述上表面形成第二导电线路层及将所述至少一个第二盲孔制作形成导电孔。
一种封装结构的制作方法包括步骤：提供电子元件、焊球及运用上述制作方法制作而成的IC载板；将所述电子元件固定在所述IC载板上；将所述电子元件电性连接至IC载板上。
一种IC载板包括依次接触的第一防焊层、第一导电线路层、基材、第二导电线路层及第二防焊层。所述基材上形成有位置相互对应的第一导电孔与第二导电孔，所述第二导电孔与所述第一导电孔相导通。所述第一导电线路层与所述第二导电线路层之间通过所述第一导电孔及所述第二导电孔电性连接。第二承载基板与所述第一防焊层及所述第一导电线路层相接触。
一种封装结构包括电子元件及如上所述的IC载板。所述电子元件固定在所述IC载板上，并与所述IC载板电性连接。
本发明提供的IC载板通过搭配所述第一承载基板及所述第二承载基板制作完成，避免了制程中折伤、弯曲等问题的产生。并且使用现有IC载板生产设备即可制作超薄板，不需额外投资设备。此外，使用在所述芯片封装后再移除所述第二承载基板的方式制作封装结构，降低了所述IC载板100出现弯曲的概率。
附图说明
图1是本发明实施例所提供的第一承载基板的剖视图。
图2是在图1中的第一铜箔层上压合基材的剖视图。
图3是自图2中基材形成第一盲孔后的剖视图。
图4是图3中基材下表面形成第一晶种层后的剖视图。
图5是在图4所示的第一晶种层通过压覆图案化干膜、曝光及显影步骤后的剖视图。
图6是在图5所示的第一晶种层上形成第一导电线路层后的剖视图。
图7是在图6所示的第一导电线路层上形成形成第一防焊层后的剖视图。
图8是将图7中所示第一铜箔层与第一承载基板分开后在第一防焊层及焊垫上压合第二承载基板并在基材的上表面上形成第二盲孔后的剖视图。
图9是在图8所示的基材在所述第二盲孔壁及上表面形成第二晶种层后的剖视图。
图10是在图9所示的第二晶种层通过压覆图案化干膜、曝光及显影步骤后的剖视图后的剖视图。
图11是在图10所示的第二晶种层上形成第二导电线路层后的剖视图。
图12是移除图11所示的第二导电线路层上形成形成第二防焊层后的剖视图。
图13是在图12所示的IC载板中安装一个芯片后得到的封装结构的剖视图。
图14是在图13所示的封装结构的剖视图与第二承载基板脱离后，并在焊垫上植入焊球后的剖视图。
主要元件符号说明
封装结构 10
IC载板 100
第一承载基板 110
第一铜箔层 112
第一基底层 114
第二铜箔层 116
基材 120
上表面 122
第一盲孔 1220
第一导电孔 1225
下表面 124
第二盲孔 1240
第二导电孔 1245
第一晶种层 130
图案化干膜 140、240
第一电镀层 150
第一导电线路层 160
焊垫 165
第一防焊层 170
IC基板 200
第二承载基板 210
第二基底层 212
第一表面 2122
第二表面 2124
第三铜箔层 214
第二晶种层 230
第二电镀层 250
第二导电线路层 260
接触垫 265
第二防焊层 270
芯片 300
底部填充胶 400
焊球 500、600
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明提供一种IC载板100及具有该IC载板的封装结构10的制造方法，具体步骤如下：
第一步，请参阅图1，提供一个第一承载基板110。
所述第一承载基板110包括第一铜箔层112、第一基底层114及第二铜箔层116。所述第一铜箔层112及所述第二铜箔层116分别粘结于所述第一基底层114的相对两侧。
第二步，请参阅图2，提供一个基材120并将所述基材120与所述第一承载基板110压合。所述基材120为无玻纤基材(不含玻纤布)，由味之素组合胶片ABF(Ajinomoto Build-up Film)材料制成，厚度为15-30um，有利于制作细线路。所述基材120包括相背的上表面122及下表面124。在所述第一铜箔层112上压合所述基材120，所述上表面122贴覆在所述第一铜箔层112上。
第三步，请参阅图3及图4，在所述下表面124上开设多个第一盲孔1220，并在所述下表面124及所述多个第一盲孔1220的孔壁形成第一晶种层130。
所述多个第一盲孔1220通过激光烧蚀的方式形成。所述多个第一盲孔1220贯穿所述基材120。所述第一晶种层130通过化学镀沉铜的方式形成。所述第一晶种层130的厚度为0.5um左右。
第四步，请参阅图5，在所述第一晶种层130上贴覆图案化干膜140。通过曝光及显影制程，将所述图案化干膜140制作形成干膜图形。
第五步，请一并参阅图5及图6，对形成有干膜图形的所述第一晶种层130进行电镀沉铜，在部分所述第一晶种层130上形成第一电镀层150。同时，所述多个第一盲孔1220内沉积有镀铜形成第一导电孔1225。电镀完成之后进行去膜处理，去除贴覆在所述第一晶种层130上的所述图案化干膜140。并快速蚀刻去除未被所述第一电镀层150覆盖的所述第一晶种层130，使剩下的所述第一晶种层130与所述第一电镀层150共同形成第一导电线路层160。
第六步，请参阅图7，在所述第一导电线路层160表面进行防焊处理，形成第一防焊层170。部分所述第一导电线路层160暴露在所述第一防焊层170内形成多个焊垫165。在所述多个焊垫165上进行表面处理，以避免所述焊垫165表面氧化，进而影响其电气特性。表面处理的方式可采用化学镀金、化学镀镍等方式形成保护层(图未示)，或者在所述焊垫165上形成有机防焊性保护层(OSP)(图未示)。
在形成所述第一防焊层170之前还对所述第一导电线路层160表面进行快速蚀刻，使所述第一导电线路层160上呈现粗糙的微结构以利于对所述第一导电线路层160表面进行防焊及表面处理。
第七步，请一并参阅图7及图8，在所述第一防焊层170及所述第一导电线路层160的焊垫165上压合第二承载基板210。所述第二承载基板210可以为铜箔基板、树脂基板、塑料基板或由玻璃纤维材料制成的起支撑作用的基板等。本实施方式中，所述第二承载基板210为铜箔基板。
所述第二承载基板210包括一个第二基底层212及一个第三铜箔层214。所述第二基底层212包括相背的第一表面2122及第二表面2124。所述第三铜箔层214形成于所述第二表面2124。所述第一表面2122为所述第二承载基板210的压合面。去除所述基材120上的第一承载基板110，暴露出所述上表面122。
第八步，请参阅图9，对所述第一导电孔1225进行快速蚀刻，使所述第一导电孔1225内的镀铜层部分被蚀刻去除，从而在背离所述上表面122的方向上开设形成多个第二盲孔1240。之后，在所述上表面122及所述多个第二盲孔1240的孔壁形成第二晶种层230。
其中，所述多个第二盲孔1240与所述多个第一导电孔1225的位置相对应。所述多个第二盲孔1240并未贯穿所述多个第一导电孔1225。
所述第二晶种层230通过化学镀沉铜的方式形成。所述第二晶种层230的厚度为0.5um左右。
第九步，请参阅图10，在所述第二晶种层230上贴覆图案化干膜240。通过曝光及显影制程，将所述图案化干膜240制作形成干膜图形。
第十步，请一并参阅图10及图11，对形成有干膜图形的所述第二晶种层230进行电镀沉铜，在所述第二晶种层230上形成第二电镀层250。同时，所述多个第二盲孔1240内沉积有镀铜形成第二导电孔1245。所述第二导电孔1245与所述第一导电孔1225相导通。电镀完成之后进行去膜处理，去除贴覆在所述第二晶种层230上的所述图案化干膜240。并快速蚀刻去除未被所述第二电镀层250覆盖的所述第二晶种层230，使剩下的所述第二晶种层230与所述第二电镀层250共同形成第二导电线路层260。
第十一步，请参阅图12，在所述第二导电线路层260表面进行防焊，形成第二防焊层270，得到所述IC载板100。其中，部分所述第二导电线路层260暴露在所述第二防焊层270内形成多个接触垫265。在所述多个接触垫265上进行表面处理，以避免所述接触垫265表面氧化，进而影响其电气特性。表面处理的方式可采用化学镀金、化学镀镍等方式形成保护层(图未示)，或者在所述接触垫265上形成有机防焊性保护层(OSP)(图未示)。
在形成所述第二防焊层270之前还对所述第二导电线路层260表面进行快速蚀刻，使所述第二导电线路层260上呈现粗糙的微结构以利于对所述第二导电线路层260表面进行防焊及表面处理。
所述IC载板100包括第二承载基板210及承载在所述第二承载基板210上的IC基板200。
第十二步，请参阅图13，在所述IC载板100上焊接所述电子元件得到封装结构10。本实施方式中，所述电子元件为芯片300。
请参图13，本技术方案还提供一种封装结构10，其包括用上述方法得到的IC载板100，芯片300及焊球500。
所述芯片300与所述多个接触垫265通过所述焊球500电性连接，从而将所述芯片300电性连接在所述IC载板100上。所述芯片300与所述IC载板之间通过底部填充胶400固定。
所述IC载板100包括第二承载基板210及IC基板200。所述第二承载基板210包括一个第二基底层212及一个第三铜箔层214。所述IC基板200位于所述第二承载基板210上，所述IC基板200包括依次接触的第一防焊层170、第一导电线路层160、基材120、第二导电线路层260及第二防焊层270。所述基材120由ABF材料制成。所述基材120上形成有位置相互对应的第一导电孔1225与第二导电孔1245。所述第二导电孔1245与所述第一导电孔1225相导通。所述第一导电线路层160与所述第二导电线路层260之间通过所述第一导电孔1225及所述第二导电孔1245电性连接。所述第二承载基板210的第二基底层212与所述第一防焊层170及所述第一导电线路层160相接触。部分所述第二导电线路层260暴露在所述第二防焊层270内形成接触垫265。所述接触垫265与所述芯片300电性连接。
请一并参阅图13及图14，本技术方案提供的封装结构10及制作方法还可以包括去除所述第二承载基板210，在所述焊垫165上形成所述焊球600及通过所述焊球600电性连接电气组件或封装体的步骤，从而得到不含所述第二承载基板210的封装结构10。
本发明提供的IC载板100通过搭配所述第一承载基板110及所述第二承载基板210制作完成，避免了制程中折伤、弯曲等问题的产生。并且使用现有IC载板生产设备即可制作超薄板，不需额外投资设备。此外，使用在所述芯片300封装后再移除所述第二承载基板210的方式制作封装结构10，降低了所述IC载板100出现弯曲的概率。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。

Claims (9)

1.一种IC载板的制作方法，其特征在于，所述IC载板的制作方法包括步骤：
提供第一承载基板；
在所述第一承载基板上压合基材，所述基材包括相背的上表面及下表面，所述上表面与所述第一承载基板相贴覆，在所述下表面开设至少一个第一盲孔，所述第一盲孔贯穿所述基材；
在所述下表面形成第一导电线路层及将所述至少一个第一盲孔制作形成第一导电孔；
在所述第一导电线路层上压合第二承载基板；
去除所述基板上的所述第一承载基板，暴露所述上表面；
在所述上表面开设至少一个第二盲孔，所述至少一个第二盲孔与所述至少一个第一盲孔制作形成的第一导电孔的位置相对应，所述第二盲孔由所述至少一个第一盲孔制作形成的第一导电孔内的镀铜层部分被蚀刻去除而形成；
在所述上表面形成第二导电线路层及将所述至少一个第二盲孔制作形成第二导电孔。
2.如权利要求1所述的IC载板的制作方法，其特征在于，所述第一承载基板包括第一铜箔层、第一基底层及第二铜箔层，所述第一铜箔层与所述第二铜箔层形成在所述基底层相对两侧。
3.如权利要求1所述的IC载板的制作方法，其特征在于，所述第二承载基板包括第二基底层及第三铜箔层。
4.如权利要求1所述的IC载板的制作方法，其特征在于，所述第二承载基板由玻璃纤维、树脂及塑料中的任何一种材料制作而成。
5.如权利要求1所述的IC载板的制作方法，其特征在于，所述至少一个第一盲孔与所述至少一个第二盲孔的位置相对应，所述第一导电孔与所述第二导电孔相导通。
6.一种封装结构的制作方法，其特征在于，所述封装结构的制作方法包括步骤：
提供电子元件、焊球及运用权利要求1至5任意一项所述的制作方法制作而成的IC载板；
将所述电子元件固定在所述IC载板上；
将所述电子元件电性连接至所述IC载板上。
7.一种IC载板，其特征在于，包括依次接触的第一防焊层、第一导电线路层、基材、第二导电线路层、第二防焊层及第二承载基板，所述基材上形成有位置相互对应的第一导电孔与第二导电孔，第一盲孔从所述基材的一侧贯穿所述基材，所述第一盲孔内沉积镀铜形成所述第一导电孔，第二盲孔在所述基材的另一侧由所述第一导电孔内的镀铜层部分被蚀刻去除而形成，所述第二盲孔内沉积镀铜形成所述第二导电孔，所述第二导电孔与所述第一导电孔相导通，所述第一导电线路层与所述第二导电线路层之间通过所述第一导电孔及所述第二导电孔电性连接，所述第二承载基板与所述第一防焊层及所述第一导电线路层相接触。
8.如权利要求7所述的IC载板，其特征在于，部分所述第二导电线路层暴露在所述第二防焊层内形成接触垫，所述接触垫与电子元件电性连接，部分所述第一导电线路层暴露在所述第一防焊层内形成焊垫，所述焊垫用于与外部电路相连接。
9.一种封装结构，其特征在于，包括电子元件及如权利要求7-8任意一项所述的IC载板，所述电子元件固定在所述IC载板上，并与所述IC载板电性连接。
CN201510497247.3A 2015-08-13 2015-08-13 Ic载板、具有该ic载板的封装结构及其制作方法 Active CN106449584B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510497247.3A CN106449584B (zh) 2015-08-13 2015-08-13 Ic载板、具有该ic载板的封装结构及其制作方法
TW104128728A TWI610414B (zh) 2015-08-13 2015-08-31 Ic載板、具有該ic載板的封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510497247.3A CN106449584B (zh) 2015-08-13 2015-08-13 Ic载板、具有该ic载板的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106449584A CN106449584A (zh) 2017-02-22
CN106449584B true CN106449584B (zh) 2019-06-18

Family

ID=58092597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510497247.3A Active CN106449584B (zh) 2015-08-13 2015-08-13 Ic载板、具有该ic载板的封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN106449584B (zh)
TW (1) TWI610414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
CN103632979A (zh) * 2012-08-27 2014-03-12 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103687339A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103796451A (zh) * 2012-10-26 2014-05-14 揖斐电株式会社 印刷布线板及印刷布线板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956511A (zh) * 2011-08-25 2013-03-06 南茂科技股份有限公司 半导体封装结构及其制作方法
CN103632979A (zh) * 2012-08-27 2014-03-12 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103687339A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN103796451A (zh) * 2012-10-26 2014-05-14 揖斐电株式会社 印刷布线板及印刷布线板的制造方法

Also Published As

Publication number Publication date
CN106449584A (zh) 2017-02-22
TWI610414B (zh) 2018-01-01
TW201712829A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
CN104347434B (zh) 用于制造芯片布置的方法和芯片布置
CN105655319B (zh) 布线衬底及其制造方法、电子组件装置
TWI588912B (zh) 電子封裝件、封裝載板及兩者的製造方法
CN105762131B (zh) 封装结构及其制法
CN105764269B (zh) 一种pcb的加工方法及pcb
JP2008016817A (ja) 埋立パターン基板及びその製造方法
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
TW201446084A (zh) 電路板及其製作方法
TW201320276A (zh) 封裝基板及其製法
CN104066281B (zh) 奇数层基板的制造方法和奇数层基板
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
CN104183567B (zh) 薄型封装基板及其制作工艺
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
CN106449584B (zh) Ic载板、具有该ic载板的封装结构及其制作方法
CN103781292B (zh) 电路板及其制作方法
JP2016127148A (ja) 配線基板の製造方法
CN108257875A (zh) 芯片封装基板、芯片封装结构及二者的制作方法
CN103889169B (zh) 封装基板及其制作方法
CN103367339A (zh) 芯片封装方法及芯片封装结构
CN210694480U (zh) 具有层间导孔的线路结构
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN106486382B (zh) 封装基板、封装结构及其制作方法
CN205944063U (zh) 封装基板
CN104979733B (zh) 连接器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210707

Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.