CN108257875A - 芯片封装基板、芯片封装结构及二者的制作方法 - Google Patents
芯片封装基板、芯片封装结构及二者的制作方法 Download PDFInfo
- Publication number
- CN108257875A CN108257875A CN201611240676.3A CN201611240676A CN108257875A CN 108257875 A CN108257875 A CN 108257875A CN 201611240676 A CN201611240676 A CN 201611240676A CN 108257875 A CN108257875 A CN 108257875A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive circuit
- dielectric layer
- circuit layer
- weld pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000004806 packaging method and process Methods 0.000 title claims description 16
- 238000007747 plating Methods 0.000 claims abstract description 52
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 238000009713 electroplating Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 425
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 230000017525 heat dissipation Effects 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 239000011889 copper foil Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000084 colloidal system Substances 0.000 claims description 11
- 238000012856 packing Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 8
- 238000013007 heat curing Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000010792 warming Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001723 curing Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 229910000906 Bronze Inorganic materials 0.000 claims 1
- 239000010974 bronze Substances 0.000 claims 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims 1
- 239000011888 foil Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10212—Programmable component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种芯片封装基板的制作方法，其包括步骤：提供第一载板，所述第一载板至少包括有第一电镀种子层，在所述第一电镀种子层的表面电镀形成第一导电线路层；在所述第一导电线路层表面涂布防焊油墨，将所述防焊油墨形成覆盖所述第一导电线路层的第一介电层；在所述第一介电层的背离所述第一导电线路层的表面形成第二导电线路层；在所述第二导电线路层的表面形成第二介电层，所述第二介电层包括有多个开口，所述开口显露部分所述第二导电线路层,显露的部分所述第二导电线路层形成为第二焊垫；从所述第一导电线路层的表面移除所述第一载板，将部分所述第一导电线路层形成第一焊垫，从而便可得到所述芯片封装基板。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片封装基板、芯片封装结构及二者的制作方法。
背景技术
随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。常规的芯片封装基板通常采用玻離纖維布作为介电层，导致最终制作形成的芯片封装基板较厚，且由于导电线路是采用蚀刻形成，从而不能制作出细线路，不能实现导电线路的高密度与高集成度。
发明内容
有鉴于此，有必要提供一种能够解决上述技术问题的芯片封装基板、芯片封装结构及二者的制作方法。
一种芯片封装基板的制作方法，其包括步骤：
提供第一载板，所述第一载板至少包括有第一电镀种子层，在所述第一电镀种子层的表面电镀形成第一导电线路层；
在所述第一导电线路层表面涂布防焊油墨，将所述防焊油墨形成覆盖所述第一导电线路层的可弯折的第一介电层；
在所述第一介电层的背离所述第一导电线路层的表面形成第二导电线路层；
在所述第二导电线路层的表面涂布防焊油墨形成可弯折的第二介电层，所述第二介电层包括有多个开口，所述开口显露部分所述第二导电线路层,显露的部分所述第二导电线路层形成为第二焊垫；
从所述第一导电线路层的表面移除所述第一载板，将部分所述第一导电线路层形成第一焊垫，从而便可得到所述芯片封装基板。
一种芯片封装结构的制作方法，其包括步骤：
提供第一载板，所述第一载板至少包括有第一电镀种子层，在所述第一电镀种子层的表面电镀形成第一导电线路层；
在所述第一导电线路层表面涂布防焊油墨，将所述防焊油墨形成覆盖所述第一导电线路层的可弯折的第一介电层；
在所述第一介电层的背离所述第一导电线路层的表面形成第二导电线路层；
在所述第二导电线路层的表面形成可弯折的第二介电层，所述第二介电层包括有多个开口，所述开口显露部分所述第二导电线路层,显露的部分所述第二导电线路层形成为第二焊垫；
从所述第一导电线路层的表面移除所述第一载板，将部分所述第一导电线路层形成第一焊垫；
在所述第一焊垫上设置第一芯片；从而便可得到所述芯片封装基板。
一种芯片封装基板，其包括：第一介电层、嵌入在所述第一介电层内的第一导电线路层、形成在所述第一介电层的背离所述第一导电线路层所在表面的第二导电线路层、形成在第二导电线路层表面的第二介电层以及形成在所述第一导电线路层及第一介电层表面的防焊层；且所述第一导电线路层所在的表面不高于所述第一介电层所在的表面，所述防焊层显露部分所述第一导电线路层，所述第二介电层显露部分所述第二导电线路层，所述防焊层显露的部分所述第一导电线路层形成为第一焊垫，所述第二介电层显露的部分所述第二导电线路层形成为第二焊垫，所述第一介电层及所述第二介电层为热固型防焊油墨经固化后形成且均可弯折。
一种芯片封装结构，其包括：第一介电层、嵌入在所述第一介电层内的第一导电线路层、形成在所述第一介电层的背离所述第一导电线路层所在表面的第二导电线路层、形成在第二导电线路层表面的第二介电层以及形成在所述第一导电线路层及第一介电层表面的防焊层；
且所述第一导电线路层所在的表面不高于所述第一介电层所在的表面，所述防焊层显露部分所述第一导电线路层，所述第二介电层显露部分所述第二导电线路层，所述防焊层显露的部分所述第一导电线路层形成为第一焊垫，所述第二介电层显露的部分所述第二导电线路层形成为第二焊垫，所述第一介电层及所述第二介电层为热固型防焊油墨经固化后形成且均可弯折；
第一焊垫上设置有第一芯片；以及
第二焊垫上设置有锡球。
与现有技术相比，本发明提供的芯片封装基板的制作方法及由此制作而成的芯片封装基板，由于是采用防焊层作为介电层，不仅可以较好地控制制作形成的芯片封装基板的厚度，亦同时使芯片封装基板具备可弯折特性，避免在形成封装结构过程中时因应力集中于载板而造成芯片封装基板的翘曲；且芯片封装基板包括的第一导电线路层与第二导电线路层均是形成在介电层内部，也即形成的是内埋式线路结构，从而使导电线路为细线路，所以，芯片封装基板的整体厚度可以控制在55至85微米范围内，得到薄型化的芯片封装基板。
附图说明
图1是本发明第一实施例提供的第一载板的剖面图。
图2是在第一载板表面形成第一光致抗蚀剂图形层的剖视图。
图3是在在所述第一光致抗蚀剂图形层包括的间隙的位置进行电镀形成一层电镀铜层的剖视图。
图4是移除所述第一光致抗蚀剂图形层的剖视图。
图5是在所述第一导电线路层表面形成第一介电层的剖面图。
图6是在第一介电层背离所述第一导电线路层的表面形成一个第二电镀种子层的剖面图。
图7是在在所述第一介电层中形成第一盲孔的剖视图。
图8是将所述第一盲孔形成所述第一导电孔的剖面图。
图9是在所述第二电镀种子层的表面形成第二光致抗蚀剂图形层的剖面图。
图10是在在所述第二光致抗蚀剂图形层的间隙的位置电镀形成一层电镀铜层及移除所述第二光致抗蚀剂图形层的剖面图。
图11是通过快速蚀刻去掉被所述第二导电线路层显露的所述第二电镀种子层、位于所述第一介电层与所述电镀铜层之间的所述第二电镀种子层及电镀的所述铜层共同形成所述第二导电线路层的剖面图。
图12是在在所述第二导电线路层的表面形成第二介电层的剖面图。
图13是提供一第二载板，将所述第二载板压合在所述第二介电层及所述第二焊垫的表面的剖面图。
图14是利用所述离型膜将所述离型膜与所述第一电镀种子层分离的剖面图。
图15是对所述第一电镀种子层进行快速蚀刻以去掉所述第一电镀种子层的剖面图。
图16在所述第一导电线路层及所述第一介电层的表面形成防焊层的剖面图。
图17是在所述第一焊垫的位置安放设置第一芯片，得到一个单面设置有芯片的芯片封装结构的剖面图。
图18是在防焊层表面形成覆盖第一芯片的封装胶体的剖面图。
图19是使所述第二载板与所述第二导电线路层及第二介电层相剥离的剖面图。
图20是在所述第二焊垫上设置锡球的剖面图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例，对本发明提供的电路板及其制作方法作进一步的详细说明。
请参阅图1-20，本发明第一实施例提供一种芯片封装结构的制作方法，其步骤包括：
第一步，请参阅图1，提供第一载板10，所述第一载板10至少包括有第一电镀种子层17，在所述第一电镀种子层17的表面电镀形成第一导电线路层20。
在本实施方式中，提供的所述第一载板10包括第一基材层11、形成在所述第一基材层11表面的第一铜箔层13，形成在第一铜箔层13表面的离型膜15，以及形成在所述离型膜15表面的第一电镀种子层17。
所述第一基材层11可为聚酯(PET)薄膜或聚酰亚胺(PI)薄膜。所述第一基材层11的厚度约为100至200um。
所述第一铜箔层13的厚度为18微米。
所述离型膜15在后续步骤中用于使所述第一铜箔层13与所述第一电镀种子层17容易分离。在本所述方式中，所述分离层15为镍层。
所述第一电镀种子层17的厚度介于3至5微米。
请参阅图2至图4，电镀形成第一导电线路层20的方法包括步骤：
首先，请参阅图2，在所述第一电镀种子层17的表面形成第一光致抗蚀剂图形层18，所述第一光致抗蚀剂图形层18包括有间隙180。所述第一光致抗蚀剂图形层18是通过在所述第一电镀种子层17的表面压合一层干膜，并且对干膜进行曝光显影后形成。
其次，请参阅图3，在所述间隙180的位置进行电镀形成一层电镀铜层19；
最后，请参阅图4，移除所述第一光致抗蚀剂图形层18，从而在所述第一电镀种子层17的表面形成所述第一导电线路层20。
由于所述第一导电线路层20是通过电镀形成，从而可以较好地控制所述第一导电线路层20的厚度。在本实施方式中，所述第一导电线路层20的厚度为10至15微米。
第二步：请参阅图5，在所述第一导电线路层20表面涂布热固型防焊油墨，并对所述防焊油墨进行预烤，形成可弯折的第一介电层30。所述第一介电层30完全覆盖所述第一导电线路层20及填充所述第一导电线路层20之间的间隙，从而形成了嵌入式的(EmbeddedTrace)第一导电线路层20。
所述第一介电层30是通过在所述第一导电线路层20的表面利用滚轮涂布热固型防焊油墨形成，如此，可以较好地控制其厚度，且形成的所述第一介电层30具有可弯折的特性。在本实施方式中，所述第一介电层30的厚度介于10至20微米。
在本实施方式中，还需要在所述第一介电层30中形成第一导电孔35，所述第一导电孔35后续用于电性导通第一导电线路层20及第二导电线路层40。
其中，形成所述第一导电孔35的方法包括步骤：
首先，请参阅图6，在进行预烤后的第一介电层30背离所述第一导电线路层20的表面形成一个第二电镀种子层32，且对所述第一介电层30进行烘烤，以使第二电镀种子层32与所述第一介电层30稳固固定。在本实施方式中，是通过真空压膜机直接在所述第一介电层30的表面压合一个铜箔作为第二电镀种子层32，可以理解，在其他实施方式中，可以通过化学镀等方式在所述第一介电层30的表面形成第二电镀种子层32。
其次，请参阅图7，在所述第一介电层30中形成第一盲孔33，所述第一盲孔33从所述第二电镀种子层32的表面开设且贯穿所述第一介电层30，且所述第一盲孔33显露部分所述第一导电线路层20。本实施例中，第一盲孔33采用激光烧蚀的方式形成，所述第一盲孔33的纵截面的形状为梯形。所述第一盲孔33在所述第二电镀种子层32一侧的开口大于在第一导电线路层20那一侧的开口。
然后，请参阅图8，对所述第一盲孔33进行电镀，将所述第一盲孔33形成所述第一导电孔35。
第三步：在所述第一介电层30的背离所述第一导电线路层20的表面形成第二导电线路层40。其中，形成第二导电线路层40包括步骤：
首先，请参阅图9，在所述第二电镀种子层32的表面形成第二光致抗蚀剂图形层42，所述第二光致抗蚀剂图形层42包括有间隙420。
其次，请参阅图10，在所述第二光致抗蚀剂图形层42的间隙420的位置电镀形成一层电镀铜层49。所述电镀铜层49还充满所述第一导电孔35。
再次，移除所述电镀铜层49之间隙的所述第二光致抗蚀剂图形层42，再在所述电镀铜层49的表面形成一层蚀刻阻挡层(图未示)，用于防止电镀铜层被蚀刻。
最后，请参阅图11，将被所述第二光致抗蚀剂图形层42显露的所述第二电镀种子层32蚀刻去掉，然后去掉覆盖所述第二导电线路层40表面的所述蚀刻阻挡层(图未示)。位于所述第一介电层30与所述电镀铜层49之间的所述第二电镀种子层32及所述电镀铜层49共同形成所述第二导电线路层40。
第四步：请参阅图12，在所述第二导电线路层40的表面涂布热固型防焊油墨并且固化形成可弯折的第二介电层50。所述第二介电层50包括有多个第二开口52，所述第二开口52显露部分所述第二导电线路层40,显露的部分所述第二导电线路层40形成为第二焊垫44。
所述第二介电层50的形成方式与所述第一介电层30的形成方式相同，且所述第二介电层50的厚度也是与所述第一介电层30的厚度相当，在本实施方式中，所述第二介电层50的厚度也是介于10至20微米的范围内。
对所述第二焊垫44进行表面处理，以避免所述第二焊垫44表面氧化，进而影响其电气特性。表面处理处理的方式可采用化学镀金、化学镀镍等方式形成保护层，或者在第二焊垫44上形成有机保焊膜(OSP)来保护所述第二焊垫44。
完成此步骤，就制作形成了芯片封装基板中间结构54。具体地，所述芯片封装基板中间结构54包括：第一载板10，形成在第一载板10表面的第一导电线路层20，形成在第一导电线路层20表面及所述第一导电线路层20间隙的第一介电层30，形成在所述第一介电层30表面的所述第二导电线路层40，以及形成在所述第二导电线路层40表面的第二介电层50，以及所述第二介电层50显露的部分第二导电线路层40形成的第二焊垫44。后续将所述第一载板10与芯片封装基板中间结构54包括的所述第一导电线路层20分离后，再将部分第一导电线路层20制作形成为第一焊垫22，即可得到芯片封装基板100。
由于所述芯片封装基板100仅包括：第一导电线路层20、形成在第一导电线路层20表面及第一导电线路层20间隙的第一介电层30，形成在所述第一介电层30表面的第二导电线路层40，以及形成在所述第二导电线路层40表面的第二介电层50，所以最终形成的所述芯片封装基板100的整体厚度可以保持在55至85微米的厚度。
第五步：从所述第一导电线路层20的表面移除所述第一载板10，将部分所述第一导电线路层20形成为第一焊垫22。
在将部分所述第一导电线路层20形成第一焊垫22时需要将第一载板10与所述芯片封装基板中间结构54分离，但是由于所述芯片封装基板中间结构54仅为55微米，为了保证所述芯片封装基板中间结构54与第一载板10分离后不翘曲，需要在所述芯片封装基板中间结构54包括的所述第二介电层50及所述第二焊垫44的表面压合一个第二载板56作为芯片封装基板中间结构54的补强结构层之后再进行分离的步骤。所以，形成第一焊垫22大致包括以下步骤：
S51：请参阅图13，提供一第二载板56，将所述第二载板56压合在所述第二介电层50及所述第二焊垫44的表面。
所述第二载板56包括：双面覆铜基板57及形成在双面覆铜基板57表面的散热膜58(Heat release film)。所述散热膜58是在特定温度之下会保持较好的粘性，从而可以较好地与另一个表面或者物体粘贴在一起，当升温到超过所述特定温度，其会膨胀，粘性消失，而从其另一个物体散开脱落的一种膜材。所以，本步骤在压合的时候，是使所述散热膜58覆盖在所述第二介电层50及所述第二焊垫44的表面。
S52：请参阅图14，利用所述离型膜15将所述离型膜15与所述第一电镀种子层17分离，位于离型膜17另外一个表面的所述第一铜箔层13以及位于所述第一铜箔层13表面的所述第一基材层11通过所述离型膜15与所述第一电镀种子层17相分离。
S53：请参阅图15，对所述第一电镀种子层17进行快速蚀刻(Flash Etch)以去掉所述第一电镀种子层17，以暴露所述第一介电层30及所述第一导电线路层20。所述第一导电线路层20所在的表面与所述第一介电层30所在的表面保持齐平或者稍微低于所述第一介电层30所在的表面。在本实施方式中，所述第一导电线路层20的厚度也被蚀刻降低，从而使所述第一导电线路层20所在的表面稍微低于所述第一介电层30所在的表面。
S54：请参阅图16，在所述第一导电线路层20及所述第一介电层30的表面形成防焊层60，所述防焊层60显露部分所述第一导电线路层20，所述防焊层60显露的部分所述第一导电线路层20形成为第一焊垫22，从而得到芯片封装基板100。
S55：对所述第一焊垫22进行表面处理，以避免所述第一焊垫22表面氧化，进而影响其电气特性。表面处理处理的方式可采用化学镀金、化学镀镍等方式形成保护层，或者在第一焊垫22上形成有机保焊膜(OSP)来保护焊垫。
第六步：请参阅图17，在所述第一焊垫22的位置安放设置第一芯片201，得到一个单面设置有芯片的芯片封装结构。
在本实施方式中，所述第一芯片201可以为多个芯片通过串并联形成的多层集成芯片结构，而且又由于芯片封装基板100的厚度属于薄型化的封装基板，所以，在设置第一芯片201时仍然需要保留第二载板56作为支撑补强作用，防止翘曲。
具体地，是在所述第一焊垫22上设置锡球202，所述第一芯片201包括有电极(图未示)，使所述第一芯片201与所述电极电性连接。
由于第二载板56是通过散热膜与所述第二导电线路层40压合固定，后续在第二焊垫44上进行第二芯片安装步骤时，需要对所述散热膜进行加热，使其升温到失去粘性，从而显露出所述第二焊垫44。再在所述第二焊垫44上设置锡球202。
由于芯片封装基板100的厚度属于薄型化，所以，在第二焊垫44上设置第二芯片前还需要在所述第一芯片的周围设置封装胶体203以对所述芯片封装结构进行补强，再移除所述第二载板56，显露出所述第二焊垫44。
第七步：请参阅图18至图20，在所述第二焊垫44上设置锡球。其包括以下步骤：
首先，请参阅图18，在第一芯片201的周围设置封装胶体203，使封装胶体203在后续拆除所述第二载板56以显露所述第二焊垫44时，所述封装胶体203能作为芯片封装基板100的支撑补强板，所述封装胶体203的材料为环氧模塑料(epoxy molding compound)。所述封装胶体203可通过转移模封或压缩模封的方法形成。所述封装胶体203在芯片封装基板100的厚度方向上能完全覆盖所述防焊层60及所述第一芯片201，且述封装胶体203的长度与所述芯片封装基板100的长度一致，如此，更好地防止芯片封装基板100的翘曲。
其次，请参阅图19，加热到所述散热膜失去粘性，从而使所述第二载板56与所述第二导电线路层40及第二介电层50相剥离，显露出所述第二焊垫44。
最后，请参阅图20，在所述第二焊垫44上设置锡球202，以及在所述锡球202上设置一第二芯片(图未示)，从而得到一个双面设置有芯片的芯片封装结构。
请再次参阅图16，为本发明第二实施例提供的芯片封装基板100，所述芯片封转基板100包括：第一介电层30、嵌入在所述第一介电层30内的第一导电线路层20、形成在所述第一介电层30的背离所述第一导电线路层20所在表面的第二导电线路层40、形成在第二导电线路层40表面的第二介电层50以及形成在所述第一导电线路层20及第一介电层30表面的防焊层60。
所述第一导电线路层20所在的表面不高于所述第一介电层30所在的表面，所述防焊层60显露部分所述第一导电线路层20，所述第二介电层50显露部分所述第二导电线路层40，所述防焊层60显露的部分所述第一导电线路层20形成为第一焊垫22，所述第二介电层50显露的部分所述第二导电线路层40形成为第二焊垫44。
所述第二焊垫44及所述第二介电层50的表面还压合有第二载板56，所述第二载板56包括：双面覆铜基板57及形成在所述双面覆铜基板包括的其中一个铜箔层的表面的散热膜58，所述散热膜58在特定温度之下具有粘性能与所述第二焊垫44及所述第二介电层50粘贴在一起，当升温到超过所述特定温度，其粘性消失，而从所述第二焊垫44及所述第二介电层50的表面散开脱落暴露出所述第二焊垫44。
请参阅图20，本发明第三实施例提供的芯片封装结构200，所述芯片封装结构200包括：第一介电层30、嵌入在所述第一介电层30内的第一导电线路层20、形成在所述第一介电层30的背离所述第一导电线路层20所在表面的第二导电线路层40、形成在第二导电线路层40表面的第二介电层50以及形成在所述第一导电线路层20及第一介电层30表面的防焊层60。
所述第一导电线路层20所在的表面不高于所述第一介电层30所在的表面，所述防焊层60显露部分所述第一导电线路层20，所述第二介电层50显露部分所述第二导电线路层40，所述防焊层60显露的部分所述第一导电线路层20形成为第一焊垫22，所述第二介电层50显露的部分所述第二导电线路层40形成为第二焊垫44。
在第一焊垫22上设置有第一芯片201；以及第二焊垫44上设置有锡球202。
综上所述，本发明提供的芯片封装基板的制作方法及由此制作而成的芯片封装基板100，由于第一介电层30及第二介电层50为热固型防焊油墨经固化后形成，不仅可以较好地控制制作形成的芯片封装基板100的厚度，亦同时使芯片封装基板100具备可弯折特性，避免在形成芯片封装结构过程中拆除第一载板10或者第二载板56时因应力集中于载板而造成芯片封装基板100的翘曲而折伤；且芯片封装基板包括的第一导电线路层与第二导电线路层均是通过加成法形成在介电层内部，也即形成的是内埋式线路结构，从而使导电线路为细线路，所以，芯片封装基板的整体厚度可以控制在55至85微米范围内，得到薄型化的芯片封装基板；虽然芯片封装基板很薄，但是在设置芯片得到封装结构的整个过程中，一直有第一载板或者第二载板作为芯片封装基板的补强板，很好地防止了芯片封装基板的翘曲、折伤等问题的产生。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求保护范围之内。
Claims (14)
1.一种芯片封装基板的制作方法，其包括步骤：
提供第一载板，所述第一载板至少包括有第一电镀种子层，在所述第一电镀种子层的表面电镀形成第一导电线路层；
在所述第一导电线路层表面涂布防焊油墨，将所述防焊油墨形成覆盖所述第一导电线路层的可弯折的第一介电层；
在所述第一介电层的背离所述第一导电线路层的表面形成第二导电线路层；
在所述第二导电线路层的表面涂布防焊油墨形成可弯折的第二介电层，所述第二介电层包括有多个开口，所述开口显露部分所述第二导电线路层,显露的部分所述第二导电线路层形成为第二焊垫；
从所述第一导电线路层的表面移除所述第一载板，将部分所述第一导电线路层形成第一焊垫，从而便可得到所述芯片封装基板。
2.如权利要求1所述的芯片封装基板制作方法，其特征在于，所述防焊油墨为热固型防焊油墨，且提供的所述第一载板还包括第一基材层、形成在所述第一基材层表面的第一铜箔层，形成在所述第一铜箔层表面的离型膜，所述第一电镀种子层形成在所述离型膜表面。
3.如权利要求1所述的芯片封装基板制作方法，其特征在于，在形成所述第一介电层之后还包括在所述第一介电层表面形成第二电镀种子层及在所述第一介电层中形成第一导电孔，所述第一导电孔用于电性导通第一导电线路层及第二导电线路层。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，从所述第一导电线路层的表面移除所述第一载板之前还包括在所述第二介电层及所述第二导电线路层的表面压合一个第二载板。
5.如权利要求4所述的芯片封装基板制作方法，其特征在于，提供的所述第二载板为：双面覆铜基板及形成在所述双面覆铜基板包括的其中一个铜箔层的表面的散热膜，且所述散热膜覆盖在所述第二介电层及所述第二焊垫的表面。
6.如权利要求2所述的芯片封装基板制作方法，其特征在于，从所述第一导电线路层的表面移除所述第一载板的方法包括：
利用所述离型膜将所述离型膜与所述第一电镀种子层分离；
对所述第一电镀种子层进行快速蚀刻以去掉所述第一电镀种子层，以暴露所述第一介电层及所述第一导电线路层。
7.如权利要求6所述的芯片封装基板制作方法，其特征在于，蚀刻去掉所述第一电镀种子层之后还包括在所述第一介电层及所述第一导电线路层的表面形成防焊层，所述防焊层显露部分所述第一导电线路层形成为第一焊垫。
8.一种芯片封装结构制作方法，其包括步骤：
提供第一载板，所述第一载板至少包括有第一电镀种子层，在所述第一电镀种子层的表面电镀形成可弯折的第一导电线路层；
在所述第一导电线路层表面涂布防焊油墨，将所述防焊油墨固化形成覆盖所述第一导电线路层的第一介电层；
在所述第一介电层的背离所述第一导电线路层的表面形成第二导电线路层；
在所述第二导电线路层的表面涂布防焊油墨形成可弯折的第二介电层，所述第二介电层包括有多个开口，所述开口显露部分所述第二导电线路层,显露的部分所述第二导电线路层形成为第二焊垫；
从所述第一导电线路层的表面移除所述第一载板，将部分所述第一导电线路层形成第一焊垫；
在所述第一焊垫上设置第一芯片，从而便可得到所述芯片封装基板。
9.如权利要求8所述的芯片封装结构制作方法，其特征在于，其特征在于，从所述第一导电线路层的表面移除所述第一载板之前还包括在所述第二介电层及所述第二导电线路层的表面压合一个第二载板，提供的所述第二载板为：双面覆铜基板及形成在所述双面覆铜基板包括的其中一个铜箔层的表面的散热膜，且所述散热膜覆盖在所述第二介电层及所述第二焊垫的表面。
10.如权利要求9所述的芯片封装结构制作方法，其特征在于，在所述第一焊垫上设置第一芯片之后还包括：在所述第一芯片结构的周围及表面设置封装胶体。
11.如权利要求10所述的芯片封装基板的制作方法，其特征在于，在所述第一焊垫上设置封装胶体之后还包括：加热使所述散热膜失去粘性从而使所述第二载板从所述第二介电层上脱落，从而在所述第二焊垫上设置焊球。
12.一种芯片封装基板，其包括：第一介电层、嵌入在所述第一介电层内的第一导电线路层、形成在所述第一介电层的背离所述第一导电线路层所在表面的第二导电线路层、形成在第二导电线路层表面的第二介电层以及形成在所述第一导电线路层及第一介电层表面的防焊层；且所述第一导电线路层所在的表面不高于所述第一介电层所在的表面，所述防焊层显露部分所述第一导电线路层，所述第二介电层显露部分所述第二导电线路层，所述防焊层显露的部分所述第一导电线路层形成为第一焊垫，所述第二介电层显露的部分所述第二导电线路层形成为第二焊垫，其特征在于，所述第一介电层及所述第二介电层为热固型防焊油墨经固化后形成且均可弯折。
13.如权利要求12所述的芯片封装基板的制作方法，其特征在于，所述第二焊垫及所述第二介电层的表面还压合有第二载板，所述第二载板包括：双面覆铜基板及形成在所述双面覆铜基板包括的其中一个铜箔层的表面的散热膜，所述散热膜在特定温度之下具有粘性能与所述第二焊垫及所述第二介电层粘贴在一起，当升温到超过所述特定温度，其粘性消失，而从所述第二焊垫及所述第二介电层的表面散开脱落暴露出所述第二焊垫。
14.一种芯片封装结构，其包括：第一介电层、嵌入在所述第一介电层内的第一导电线路层、形成在所述第一介电层的背离所述第一导电线路层所在表面的第二导电线路层、形成在第二导电线路层表面的第二介电层以及形成在所述第一导电线路层及第一介电层表面的防焊层；
且所述第一导电线路层所在的表面不高于所述第一介电层所在的表面，所述防焊层显露部分所述第一导电线路层，所述第二介电层显露部分所述第二导电线路层，所述防焊层显露的部分所述第一导电线路层形成为第一焊垫，所述第二介电层显露的部分所述第二导电线路层形成为第二焊垫，其特征在于，所述第一介电层及所述第二介电层为热固型防焊油墨经固化后形成且均可弯折；
第一焊垫上设置有第一芯片；以及
第二焊垫上设置有锡球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611240676.3A CN108257875B (zh) | 2016-12-28 | 2016-12-28 | 芯片封装基板、芯片封装结构及二者的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611240676.3A CN108257875B (zh) | 2016-12-28 | 2016-12-28 | 芯片封装基板、芯片封装结构及二者的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108257875A true CN108257875A (zh) | 2018-07-06 |
| CN108257875B CN108257875B (zh) | 2021-11-23 |
Family
ID=62719847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611240676.3A Active CN108257875B (zh) | 2016-12-28 | 2016-12-28 | 芯片封装基板、芯片封装结构及二者的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108257875B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111148373A (zh) * | 2018-11-06 | 2020-05-12 | 欣兴电子股份有限公司 | 电路板制造方法 |
| CN113784529A (zh) * | 2020-06-09 | 2021-12-10 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| US11419222B2 (en) | 2018-10-29 | 2022-08-16 | Unimicron Technology Corp. | Method of manufacturing circuit board |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697163A (zh) * | 2004-05-12 | 2005-11-16 | 日本电气株式会社 | 布线板及使用该板的半导体封装 |
| CN101023716A (zh) * | 2004-09-21 | 2007-08-22 | Ibiden株式会社 | 柔性印刷配线板 |
| CN101436548A (zh) * | 2007-11-15 | 2009-05-20 | 钰桥半导体股份有限公司 | 无核层多层封装基板的制作方法 |
| CN101507373A (zh) * | 2006-06-30 | 2009-08-12 | 日本电气株式会社 | 布线板、使用布线板的半导体器件、及其制造方法 |
| US20100163293A1 (en) * | 2008-12-29 | 2010-07-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| CN101982028A (zh) * | 2008-03-28 | 2011-02-23 | 日立化成工业株式会社 | 配线板的制造方法、光电复合部件的制造方法以及光电复合基板的制造方法 |
| CN102056398A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 电路板结构及其制法 |
| CN102170745A (zh) * | 2010-02-26 | 2011-08-31 | 日本特殊陶业株式会社 | 多层布线板及其制造方法 |
| CN103367339A (zh) * | 2012-03-26 | 2013-10-23 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装方法及芯片封装结构 |
| TWI474450B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| CN105492557A (zh) * | 2013-08-29 | 2016-04-13 | 三井化学东赛璐株式会社 | 粘接膜和半导体装置的制造方法 |
| CN105874583A (zh) * | 2013-12-26 | 2016-08-17 | 日东电工株式会社 | 电子部件装置的制造方法和电子部件密封用片 |
| CN205595327U (zh) * | 2016-03-07 | 2016-09-21 | 武汉光谷创元电子有限公司 | 无芯封装基板 |
-
2016
- 2016-12-28 CN CN201611240676.3A patent/CN108257875B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1697163A (zh) * | 2004-05-12 | 2005-11-16 | 日本电气株式会社 | 布线板及使用该板的半导体封装 |
| CN101023716A (zh) * | 2004-09-21 | 2007-08-22 | Ibiden株式会社 | 柔性印刷配线板 |
| CN101507373A (zh) * | 2006-06-30 | 2009-08-12 | 日本电气株式会社 | 布线板、使用布线板的半导体器件、及其制造方法 |
| CN101436548A (zh) * | 2007-11-15 | 2009-05-20 | 钰桥半导体股份有限公司 | 无核层多层封装基板的制作方法 |
| CN101982028A (zh) * | 2008-03-28 | 2011-02-23 | 日立化成工业株式会社 | 配线板的制造方法、光电复合部件的制造方法以及光电复合基板的制造方法 |
| US20100163293A1 (en) * | 2008-12-29 | 2010-07-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| CN102056398A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 电路板结构及其制法 |
| CN102170745A (zh) * | 2010-02-26 | 2011-08-31 | 日本特殊陶业株式会社 | 多层布线板及其制造方法 |
| CN103367339A (zh) * | 2012-03-26 | 2013-10-23 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装方法及芯片封装结构 |
| CN105492557A (zh) * | 2013-08-29 | 2016-04-13 | 三井化学东赛璐株式会社 | 粘接膜和半导体装置的制造方法 |
| TWI474450B (zh) * | 2013-09-27 | 2015-02-21 | Subtron Technology Co Ltd | 封裝載板及其製作方法 |
| CN105874583A (zh) * | 2013-12-26 | 2016-08-17 | 日东电工株式会社 | 电子部件装置的制造方法和电子部件密封用片 |
| CN205595327U (zh) * | 2016-03-07 | 2016-09-21 | 武汉光谷创元电子有限公司 | 无芯封装基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11419222B2 (en) | 2018-10-29 | 2022-08-16 | Unimicron Technology Corp. | Method of manufacturing circuit board |
| CN111148373A (zh) * | 2018-11-06 | 2020-05-12 | 欣兴电子股份有限公司 | 电路板制造方法 |
| CN113784529A (zh) * | 2020-06-09 | 2021-12-10 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN113784529B (zh) * | 2020-06-09 | 2023-01-17 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108257875B (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5367331B2 (ja) | 電子部品組込み型印刷回路基板及びその製造方法 | |
| TWI465171B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
| US9462704B1 (en) | Extended landing pad substrate package structure and method | |
| CN105762131B (zh) | 封装结构及其制法 | |
| CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
| CN104168706B (zh) | 承载基板及其制作方法 | |
| TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
| CN108257875A (zh) | 芯片封装基板、芯片封装结构及二者的制作方法 | |
| TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| JP2006019591A (ja) | 配線基板の製造方法および配線基板 | |
| TWI395522B (zh) | 內埋式元件基板結構及其製作方法 | |
| US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
| CN107645855B (zh) | 无导线电镀电路板及其制作方法 | |
| JP2007158069A (ja) | 半導体パッケージの外部接続構造及びその製造方法 | |
| TWI511628B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
| JP2005005545A (ja) | 半導体装置の製造方法 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| JP2019212692A (ja) | 配線基板及びその製造方法 | |
| JP2005072085A (ja) | 配線基板の製造方法、及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240204 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |