CN205595327U - 无芯封装基板 - Google Patents

Abstract

本实用新型涉及一种无芯封装基板。该无芯封装基板(100)包括在贴合层(104)的两个表面上形成的底层线路结构(102)和表层线路结构(104)，并且形成有贯通贴合层(104)的孔(108)，其中在孔(108)的壁面(110)上形成有导电籽晶层(117)，并且底层线路结构(102)和表层线路结构(104)中的至少一个包括形成于贴合层(104)的表面(106)上的导电籽晶层(117)。

Description

无芯封装基板

技术领域

本实用新型涉及封装技术领域，尤其涉及一种无芯封装基板，该封装基板可广泛地应用于各种电子产品中，以满足多功能、小型化、便携式的发展要求。

背景技术

封装基板或IC载板除了支撑IC芯片、内部布有线路以导通芯片与PCB电路板之间的讯号之外，还具有保护电路、专线、设计散热途径、建立零组件模块化标准等附加功能。随着无线通信、汽车电子及其它消费类电子产品朝着多功能、轻薄短小、高频高速、低功耗和高可靠性等方向发展，对于支撑、导通芯片的刚性封装基板而言，其所涉及的线路越来越细，从常规L/S的50/50μm发展到25/25m、15/15μm甚至更小的8/8μm。

面对精细线路需求，目前应用于刚性封装基板的基材(或芯板)主要有如下三种。第一种主要借助表面粗糙度Rz≥3μm的铜箔(12μm厚，防止铜箔压合起皱)压合成基材，厂商对其施以“减薄铜+减法蚀刻工艺”而制作线路。基材制造成本低、线路剥离强度高，但需要减薄12μm铜箔，故而铜厚均匀性难以控制，所制作线路的合格率较低，只能应对L/S>35/35μm的线路设计。此外，还需额外蚀刻3μm以上的铜芽部分，故蚀刻量大，需要较多CAM线路补偿，最终影响线路制作能力。第二种主要借助Rz值约2μm的薄铜箔(2μm厚)压合成基材，厂商对其采用改良型半加成法(MSAP)来制作线路。L/S制作能力虽可提升至≥25/25μm，但2μm薄铜箔价格较贵，限制了该基材的大规模市场应用。第三种主要应对L/S<25/25μm的线路设计，主要以低粗糙度薄铜箔(Rz值≤1μm)或化学沉铜作为底铜，经由增加线路剥离强度的Primer涂层或ABF树脂压合成基材，再采用PSAP或SAP半加成法加工制作线路。该工艺需要更贵的低粗糙度薄铜箔和Primer、ABF材料，制造成本极高，而且由于底铜Rz值太小而容易发生线路剥离及其他制程问题(如外形后边缘余胶等)。

总之，为了应对刚性封装基板不同L/S范围的线路设计，目前业界采用不同的铜箔进行压合来制造基材，导致下游封装基板制造商必须按不同基材选择不同的加工流程并评估其稳定性等，很难在成本与产品合格率间找到最佳基材。特别是对于L/S临界点的产品，其合格率的稳定性一直是让人头疼的问题。与传统的积层芯板工艺相比，近年来发展出一种新的封装基板制作工艺：无芯板技术+埋线路ETS和MIS工艺。凭借将线路埋入PP(半固化片)或模塑胶中，只需蚀刻线路上方的薄铜就可避免线路侧蚀或剥离，不需要额外的Primer、ABF等材料，因而这种工艺具有成本低廉、更薄更轻、电气性能和布线自由度高的优点，容易制得L/S为20/20μm甚至10/10μm的基板，显出较好的市场应用前景。可是，由于无芯板太薄，制作过程超出许多工序的过板能力，因而易于卡板并造成板损报废。为了提升良率和生产率，基板制造商一般采用分离工艺，即借助载体来支撑、增加板厚，在其上下方积层制作无芯板线路，然后从载体分离而得到封装基板。

在现有技术中制作无芯封装基板的线路结构时，通常是先通过高温层压法将铜箔粘合在基材上，接着在基材上进行钻孔并对孔进行金属化，然后进一步通过图形电镀或全板电镀等方法去除基材表面上的部分铜箔，从而得到最终的线路。在激光钻孔时，需要先对铜箔上要钻孔的位置进行蚀刻减薄才能在基材上钻孔。在对孔进行金属化时，先用化学沉铜(PTH)或黑孔、黑影等工艺在孔壁上形成导电籽晶层，再通过电镀在孔壁上形成金属导体层，以提升导电性能。这种工艺需要使用成品铜箔且需要多次蚀刻，因而难以满足精细线路需求，且会产生大量含有金属离子的污水而危害环境。而且，孔壁上的导电籽晶层和电镀铜层与基材之间的结合力较弱，易于从孔壁分离而导致金属化孔的导电性变差。

实用新型内容

本实用新型是鉴于上述情形而作出的，其目的在于，提供一种流程简单、易于控制且能够提升过孔导电性能的无芯封装基板的制造方法，以及一种过孔导电性良好且表面线路结构具有极细的线宽线距的无芯封装基板。

根据一方面，本实用新型提出了一种无芯封装基板，其包括贴合程、以及在贴合层的两个表面上形成的底层线路结构和表层线路结构，并且形成有贯通贴合层的孔，其中在孔的壁面上形成有导电籽晶层，并且底层线路结构和表层线路结构中的至少一个包括形成于贴合层的表面上的导电籽晶层。

优选地，底层线路结构和表层线路结构中的一个包括形成于贴合层的表面上的导电籽晶层，另一个嵌入到贴合层内，其外表面与贴合层的表面平齐，而内表面位于贴合层的内部。

根据一方面，本实用新型提出了一种无芯封装基板，其依次由底层线路结构、贴合层、中间线路结构、贴合层、中间线路结构、……、第N线路结构组成，并且形成有贯通至少一个贴合层的孔，其中在孔的壁面上形成有导电籽晶层，并且底层线路结构和表层线路结构中的至少一个包括形成于相应贴合层的表面上的导电籽晶层。

优选地，底层线路结构和表层线路结构中的一个包括在位于无芯封装基板的一侧的相应贴合层的表面上形成的导电籽晶层，另一个嵌入到位于无芯封装基板的相反侧的另一相应贴合层内，其外表面与另一相应贴合层的表面平齐，而内表面位于另一相应贴合层的内部。

优选地，至少一个中间线路结构是通过去除铜箔的一部分而形成的。

优选地，孔包括激光钻出的倒梯形孔或图形电镀铜柱孔。

优选地，构成贴合层的材料包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种，或者双马来酰亚胺三嗪树脂(BT)、环氧树脂、氰酸酯树脂、聚苯醚树脂以及它们的改性树脂中的一种或多种。

优选地，构成导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

优选地，在导电籽晶层的上方形成有导体加厚层，导体加厚层包含Cu。

优选地，导电籽晶层包括：外表面与贴合层的表面或孔的壁面平齐而内表面位于贴合层内部的离子注入层；或者位于贴合层的表面或孔的壁面上方的等离子体沉积层；或者外表面与贴合层的表面或孔的壁面平齐而内表面位于贴合层内部的离子注入层、以及位于离子注入层上方的等离子体沉积层。

优选地，离子注入层为导电材料与贴合层形成的掺杂结构，其外表面与贴合层的表面或孔的壁面平齐，而内表面位于贴合层的表面或孔的壁面下方1-500nm深度处。

优选地，导电籽晶层与贴合层之间的结合力为0.5N/mm以上。

优选地，离子注入层包括从内到外依次排列的Ni层和Cu层。

优选地，等离子体沉积层包括厚度为0-500nm的金属或金属氧化物沉积层、以及位于金属或金属氧化物沉积层上方且厚度为0-500nm的Cu沉积层，其中金属沉积层包含Ni或Ni-Cu合金，金属氧化物沉积层包含NiO。

在本实用新型的无芯封装基板中，孔的孔壁和至少一个表面线路结构包括导电籽晶层，因而贴合层表面的金属化和孔壁的金属化能够同时进行。因此，可以通过一次成型而直接制得金属化过孔和带有导电籽晶层的贴合层表面，无需像现有技术那样需要事先对基材覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能在基材上钻孔，并且不需要通过化学沉铜或黑孔、黑影等工艺在孔壁上形成导电层以得到金属化过孔。与现有技术相比，工艺流程可以显著缩短，而且可以减少蚀刻液的使用，有利于环境保护。而且，在形成离子注入层作为导电籽晶层的至少一部分时，由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间产生很高的结合力，孔壁的金属层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提升过孔的导电性能，便于制得导通性良好的封装基板。另外，通过调整各种工艺参数，例如电镀时的电压、电流和电镀液浓度等，可以容易地借助于导电籽晶层制得厚度极薄的表面线路结构，易于满足狭窄线宽线距的精细线路需求。

附图说明

在参照附图阅读以下的详细描述之后，本领域技术人员将更容易理解本实用新型的这些及其他的特征、方面和优点。为了清楚起见，附图不一定按比例绘制，而是其中有些部分可能被夸大以示出具体细节。在所有附图中，相同的参考标号表示相同或相似的部分，其中：

图1是表示制造无芯封装基板的方法的流程示意图；

图2(a)-(f)是示出在生产双层封装基板时与图1所示方法的各个步骤相应的结构剖面示意图；

图3(a)-(j)是示出在生产三层封装基板时与图1所示方法的各个步骤相应的结构剖面示意图；以及

图4(a)-(g)是示出在生产三层封装基板时与另一种方法的各个步骤相应的结构剖面示意图；

图5(a)-(b)是示出根据本实用新型的若干实施例的双层封装基板的剖面示意图；以及

图6(a)-(b)是示出根据本实用新型的若干实施例的三层封装基板的剖面示意图。

参考标号：

10 载体

100 封装基板

102 第一线路结构

104 第一贴合层

106 第一贴合层的表面

108 孔

110 孔的壁面

116 导体层

117 导电籽晶层

118 离子注入层

120 等离子体沉积层

122 导体加厚层

124 第二线路结构

126 第二贴合层

127 第二贴合层的表面

128 第三线路结构

136 阻焊层。

具体实施方式

以下，参照附图，详细地描述本实用新型的实施方式。本领域技术人员应当理解，这些描述仅仅列举了本实用新型的示例性实施例，而决不意图限制本实用新型的保护范围。此外，为了便于描述各材料层之间的位置关系，在本文中使用了空间相对用语，例如“上方”和“下方”、以及“内”和“外”等，这些术语均是相对于载体或贴合层的表面而言的。如果A层材料相对于B层材料位于朝向载体或贴合层外侧的方向上，则认为A层材料位于B层材料的上方，反之亦然。另外，在描述封装基板时，所用的“双层”、“三层”和“多层”等术语实际上指代该封装基板中线路结构的层数。

图1是发明人提出的制造无芯封装基板的方法的流程图。该方法包括以下步骤：在载体的表面上形成第一线路结构(步骤S11)；在第一线路结构的上方层压第一贴合层(步骤S12)；对第一贴合层钻孔(步骤S13)；在第一贴合层的表面和孔的壁面上形成导电籽晶层(步骤S14)；在第一贴合层的表面上形成第二线路结构(步骤S15)；以及，剥离载体而获得无芯封装基板(步骤S16)。

通过上述步骤S11至S16，可以获得带有表层和底层线路结构的双层封装基板。应当容易理解，在想要形成多层线路结构(即，除了表层和底层线路结构之外，还存在中间线路结构)的情况下，可以重复上述步骤S12至S15。例如，可以在第二线路结构的上方继续层压第二贴合层，然后对该第二贴合层钻孔，继而在第二贴合层的表面和形成于该第二贴合层中的孔壁上形成导电籽晶层，接着在第二贴合层的表面上形成第三线路结构，最后剥离载体而获得带有三层线路结构的封装基板。依此类推，可以形成带有第一、第二、第三、……第N线路结构的多层封装基板。在形成多层封装基板的中间线路结构，即第二、第三、……第N-1线路结构中的一个或多个时，可以先将铜箔层压到贴合层上，再对该铜箔和贴合层钻孔，然后蚀刻铜箔而获得期望的中间线路结构。由于中间线路结构不会暴露在外，因而可通过这种简便的方法制得对线框、线距要求不那么高的电路图案。此外，在形成多层封装基板时，可以不在每个循环中单独地对各个贴合层钻孔，而是在某一循环中对层压在一起的多个贴合层钻出一个或多个通孔，以便一次性地导通相应的线路结构。

可选地，可以先不在载体的表面上形成第一线路结构，而是在剥离载体之后再在第一贴合层的底面上形成第一线路结构。此时，无芯封装基板的制备流程便成为：在载体的表面上层压第一贴合层；对第一贴合层钻孔；在第一贴合层的表面和孔的壁面上形成导电籽晶层；在第一贴合层的表面上形成第二线路结构；剥离载体；以及在第一贴合层的底面上形成第一线路结构。为了形成多层封装基板，可以重复前四个步骤，并且在剥离载体之后最终形成第一线路结构。

可选地，在形成多层封装基板时，还可以在剥离载体之后，再形成底层(即，在第一贴合层的底面上)和表层的线路结构。此时，制备流程便成为：在载体的表面上层压第一贴合层；对第一贴合层钻孔；在第一贴合层的表面和孔的壁面上形成导电籽晶层；在第一贴合层的表面上形成第二线路结构；在第二线路结构的上方层压第二贴合层；剥离载体；以及在第一贴合层的底面上形成第一线路结构，并且在第二贴合层的上表面上形成第三线路结构，从而制得三层封装基板。当然，在想要形成带有三层以上线路结构的无芯封装基板时，可以重复剥离载体之前的步骤。

作为制造无芯封装基板用的载体，可以使用本领域中常用的载体，例如经由离型膜将超薄铜箔高温压合到半固化片上而形成的承载板，也可以使用在固化树脂的表面上形成易于剥离的导体层而制得的载体。此外，在制造无芯封装基板时，可以仅在载体的单面上形成线路结构，也可以在载体的双面上均形成线路结构，此时可一次性地从载体分离而形成两个单独的封装基板。

作为形成线路结构的方法，可采用现有技术公知的全板电镀或图形电镀法。例如，可以先在载体的导体层上或者在贴合层表面的导电籽晶层上覆盖光阻膜并进行曝光、显影，然后进行蚀刻以去除非电路部分且进行褪膜，从而形成线路结构。也可以先在载体的导体层上或者在贴合层表面的导电籽晶层上覆盖光阻膜并进行曝光、显影，然后进行整体电镀，再进行褪膜和快速蚀刻掉非电路部分，从而形成线路结构。其中，载体的导体层可以是层压到载体表面上的金属箔或者是通过电镀等方法获得的导电层。此外，在形成多层封装基板的中间线路结构时，如上文所述，可以简单地将铜箔层压到贴合层上，对铜箔和贴合层钻孔，然后蚀刻铜箔的非电路部分而获得期望的线路结构。

作为贴合层的材料，典型地使用常见的半固化片，也可以使用PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA等有机高分子薄膜，或者不含玻纤布的纯树脂胶膜(例如环氧树脂胶膜)，还可以使用各种树脂，例如双马来酰亚胺三嗪树脂(BT)、环氧树脂、氰酸酯树脂、聚苯醚树脂以及它们的改性树脂中的一种或多种。在钻孔时，可以采用机械钻孔、冲孔、激光打孔、等离子体刻蚀和反应离子刻蚀等，其中激光打孔又可包括红外激光打孔、YAG激光打孔和紫外激光打孔，可在基材上形成孔径达到2-5微米的微孔。孔的形状可以是圆形、矩形、梯台形等各种各样的形状，在激光钻孔时通常形成截面为倒梯形的孔。此外，还可以形成常规的图形电镀铜柱孔，即，通过图形电镀法在孔壁的导电籽晶层上形成一个实心或中空铜柱的过孔。

步骤S14中，在第一贴合层的表面和孔的壁面上形成导电籽晶层时，可以采用离子注入、等离子体沉积、溅射沉积或化学气相沉积等方法。例如，可通过离子注入将导电材料注入到第一贴合层的表面及孔的壁面下方，以形成离子注入层作为导电籽晶层。可选地，可通过等离子体沉积将导电材料沉积到第一贴合层的表面及孔的壁面上，以形成等离子体沉积层作为导电籽晶层。可选地，还可以先通过离子注入将导电材料注入到第一贴合层的表面及孔的壁面下方以形成离子注入层，之后通过等离子体沉积在离子注入层的上方形成等离子体沉积层，该等离子体沉积层与离子注入层一起组成导电籽晶层。

离子注入可通过以下方法来进行：使用导电材料作为靶材，在真空环境下的离子注入设备中，通过电弧作用使靶材中的导电材料电离而产生离子，然后在高电压的电场下使该离子加速而获得很高的能量，例如为1-1000keV。高能的导电材料离子接着以很高的速度直接撞击到贴合层的表面和孔的壁面上，并且注入到贴合层表面和孔壁下方一定的深度，例如1-500nm。这样，导电材料离子被强行地注入到贴合层内部，与组成贴合层的材料分子之间形成稳定的化学键而构成掺杂结构，相当于在贴合层表面和孔的壁面下方形成了数量众多的“基桩”。掺杂结构(即，离子注入层)的外表面与贴合层的表面或孔的壁面平齐，而其内表面位于贴合层的表面或孔的壁面下方1-500nm的深度处。“基桩”与贴合层之间的结合力较高，可以达到0.5N/mm以上，例如在0.7-1.5N/mm之间，更具体地在0.8-1.2N/mm之间，远远大于通过常规的磁控溅射所能获得的结合力。在离子注入之前，可以对贴合层表面和孔壁进行去污、表面清洁、封孔剂处理、真空环境霍尔源处理、表面沉积处理等，以便于离子注入过程的顺利进行。

可以使用各种金属、合金、导电氧化物、导电碳化物、导电有机物等作为离子注入用的导电材料，例如Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，离子注入层可以包括一层或多层，例如从内到外依次排列的Ni层和Cu层。在离子注入过程中，可通过控制各种参数(例如电压、电流、真空度、离子注入剂量等)而方便地调节离子注入的深度、以及导电籽晶层与贴合层材料之间的结合力。用于离子注入的导电材料离子通常具有纳米级的粒径，在离子注入期间分布较为均匀，而且到贴合层表面和孔壁的入射角度差别不大。因此，可确保离子注入层具有良好的均匀性和致密度，不容易出现针孔现象。而且，孔壁与贴合层表面上的导体层厚度比例可达到1:1，在后续电镀等过程中不会出现镀层不均匀及孔洞或裂缝等问题，能够有效地提高金属化孔的导电性能。

等离子体沉积可采用与离子注入类似的方式来进行，只不过在沉积期间施加较低的电压。即，同样使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，然后在电场下使该离子加速而获得一定的能量且沉积到物体的表面上，从而构成等离子体沉积层。此时，可以使用与离子注入相同或不同的导电材料作为靶材。优选地，可根据所选用的贴合层或离子注入层(若存在)的组分和厚度等来选择等离子体沉积层用的导电材料。此外，等离子体沉积层也可以包括一层或多层，例如从内到外依次排列的金属或金属氧化物沉积层和Cu层，Cu层的厚度可为0-500nm。在一个优选实施例中，金属沉积层是厚度为0-500nm的Ni层，金属氧化物沉积层是厚度为0-500nm的Ni-Cu合金层。在形成有等离子体沉积层的情况下，在贴合层上钻出的孔可能被该等离子体沉积层填满，即，整个孔都被导电材料填充而在宏观上不再存在孔结构。容易理解，用于等离子体沉积的导电材料离子通常也具有纳米级的尺寸，在沉积期间分布较为均匀，而且到固化树脂表面的入射角度差异较小。因此，能够确保所得的等离子体沉积层具有良好的均匀性和致密度，不容易出现针孔现象。

不论如何，通过在贴合层的表面和孔的壁面上形成导电籽晶层，贴合层表面的金属化和孔壁的金属化能够同时进行。因此，可以通过一次成型而直接制得金属化过孔和带有导电籽晶层的贴合层表面，无需像现有技术那样需要事先对基材覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能在基材上钻孔，并且不需要通过化学沉铜或黑孔、黑影等工艺在孔壁上形成导电层以得到金属化过孔。与现有技术相比，上述方法的工艺流程可以显著缩短，而且可以减少蚀刻液的使用，有利于环境保护。此外，在形成离子注入层作为导电籽晶层的至少一部分时，由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间产生很高的结合力(例如0.5N/mm以上、0.7-1.5N/mm之间、更特定地0.8-1.2N/mm之间)，孔壁的金属层不会在后续的各种加工或应用过程中容易脱落或划伤。因此，有利于提升过孔的导电性能，便于制得导通性良好的封装基板。

在步骤S15中形成线路结构时，可以先在贴合层表面上的导电籽晶层上方形成导体加厚层，这样导电籽晶层的整体均被加厚。接着，在导体加厚层的上方覆盖光阻膜并进行曝光、显影，以暴露出非电路部分(即，不需要形成导电层的区域)。然后，进行蚀刻以去除非电路部分中的导电籽晶层和导体加厚层。最后，褪去光阻膜而形成仅在电路部分(即，需要形成导电层的区域)带有导电籽晶层和导体加厚层的线路结构。备选地，也可以先在贴合层的表面上方覆盖光阻膜并进行曝光、显影，以暴露出电路部分。接着，进行电镀以在导电籽晶层的上方形成导体加厚层。然后，褪去光阻膜并进行快速蚀刻，以去除非电路部分的导电籽晶层，从而得到线路结构。此时，导体加厚层也会被蚀刻掉至少与导电籽晶层的厚度相等的厚度，但是这不会较大地影响线路结构的导电性能。

位于导电籽晶层上方的导体加厚层可以采用电镀、化学镀、真空蒸发镀、溅射等方法中的一种或多种处理方式，使用例如Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb及它们之间的合金中的一种或多种来形成。由于之前已经通过离子注入和/或等离子体沉积形成了均匀致密的导电籽晶层，所以很容易通过以上方法在导电籽晶层上形成均匀致密的导体加厚层。通过调整各种工艺参数，例如电镀时的电压、电流和电镀液浓度等，可以很容易制得厚度极薄(例如为12μm以下，如5μm、7μm、9μm等)的底层和表层线路结构，易于满足狭窄线宽线距的精细线路需求。

在步骤S16中，将载体上的整个线路结构从载体分离而得到期望的无芯封装基板。此时，载体上的部分导体层可能会残留在封装基板底面的第一线路结构上。因此，需要对封装基板靠近载体的一面进行快速蚀刻，以去除所残留的导体层而避免第一线路结构的短路。

在分离、快速蚀刻之后，还可以在封装基板的表面上形成阻焊层，在曝光、显影后再在阻焊层上形成窗口，并且固化形成有窗口的阻焊层。阻焊层是一层保护层，可以防止封装基板上线路结构的物理性断线，而且在焊接工艺中，可以防止因桥连产生的短路，并防止因水汽、灰尘等外界因素的污染而造成绝缘恶化及腐蚀线路结构。通过对阻焊层开窗，可以将需要设置贴片和插件的电极裸露出来，以便接入其他的电路或电子元器件。

上文概括地描述了发明人提出的制造无芯封装基板的方法。下面，将举例示出通过上述方法获得的无芯封装基板的若干具体实施例，以便增进对于本实用新型的了解。

(第一实施例)

图2(a)至2(f)示出了根据本实用新型的第一实施例在生产双层封装基板时的产品结构剖面示意图。

首先，如图2(a)所示，使用在固化树脂的表面上形成了易于剥离的导体层而制得的载体10，该载体10包括外表面与固化树脂的表面平齐而内表面位于固化树脂的表面下方的离子注入层、以及位于该离子注入层上方的导体加厚层。在载体10的上、下两个表面上，使用常规的图形电镀或全板电镀方法来形成第一线路结构102。在本实施例中，直接将铜箔压合到载体10的表面上，通过蚀刻去除掉该铜箔的非电路部分，从而获得第一线路结构102。

接着，如图2(b)所示，在第一线路结构102的上方层压第一贴合层104。在该步骤中，可以在高温压膜机中，在210-220℃的温度下，将由半固化片构成的第一贴合层压合在第一线路结构102的上方。在热固化后，半固化片成为固化状态，可以避免双层封装基板的翘曲现象。之后，如图2(c)所示，通过激光钻孔方式在该第一贴合层104上钻出孔108。该孔108直接通向第一线路结构102中的电路图案，以便电连接第一贴合层104双面上的电路图案。虽然在图2(c)中示出了纵截面为矩形的孔108，但应容易理解，该图示仅仅是示例性的。通过激光钻孔所形成的孔通常具有倒梯形的纵向截面，而且孔的形状也可以是圆柱形、矩形、梯台形等各种各样的形状。

然后，如图2(d)所示，通过离子注入将导电材料注入到第一贴合层104的表面106下方和孔108的壁面110下方，以形成离子注入层118，接着通过等离子体沉积来沉积导电材料，在离子注入层118的上方形成等离子体沉积层120，该等离子体沉积层120与离子注入层118一起组成导电籽晶层117。在图2(d)中示出了由离子注入层118和等离子体沉积层120两者构成的导电籽晶层117，但应容易理解，导电籽晶层117也可以仅仅包括离子注入层118和等离子体沉积层120中的任何一种结构，如上文所述。

接着，先在贴合层表面106上的导电籽晶层117上方形成导体加厚层122，再在该导体加厚层122的上方覆盖光阻膜并进行曝光、显影，以暴露出非电路部分。然后，进行蚀刻而去除非电路部分中的导电籽晶层117和导体加厚层122。最后，褪去光阻膜而形成仅在电路部分带有导电籽晶层117和导体加厚层122的线路结构。如图2(e)所示，所得的第二线路结构124包括注入到第一贴合层104的表面106下方的离子注入层118、位于该离子注入层118上方的等离子体沉积层120、以及位于该等离子体沉积层120上方的导体加厚层122。这种方法即是上文提及的“全板电镀法”。

最后，通过施加外力而将载体10的上、下两个表面上的整个线路结构从该载体10剥离，获得两个单独的无芯封装基板100，如图2(f)所示。载体10中的导体层在剥离过程中容易与固化树脂分离，在剥离后会粘附到第一线路结构124的下方。此时，需要通过快速蚀刻等来去除该导体层，然后在所得封装基板100的表面上形成阻焊层并进行开窗，以保护封装基板上的线路结构并形成期望的电连接。

图5(a)示出了通过上述流程制得的双层封装基板100的剖视图。如图所示，封装基板100包括位于第一贴合层104的底面上的第一线路结构102(即，底层线路结构)和位于第一贴合层104的上表面上的第二线路结构124(即，表层线路结构)。第一线路结构102嵌入第一贴合层104的内部，其外表面与第一贴合层104的外表面平齐，而内表面位于第一贴合层104的内部。第二线路结构124包括在第一贴合层104的上表面上形成的导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。封装基板100还形成有孔，以用于导通第一贴合层104的上下两面的线路结构。在孔的壁面上形成有导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。如上文所述，导电籽晶层可包括外表面与孔的壁面或贴合层的表面平齐而内表面位于贴合层内部(例如，1-500nm深度处)的离子注入层、和/或内表面与孔的壁面或贴合层的表面平齐而外表面位于贴合层外部的等离子体沉积层。导电籽晶层与贴合层之间的结合力可以达到0.5N/mm以上，例如在0.7-1.5N/mm之间，更特定地在0.8-1.2N/mm之间。封装基板100表面上的部分电路图案被阻焊层136包围，以免暴露于环境而受到侵蚀或易于短路。

(第二实施例)

图3(a)至3(j)示出了根据本实用新型的第二实施例在生产双层封装基板时的产品结构剖面示意图。

首先，如图3(a)所示，使用经由离型膜将薄铜箔压合至半固化片而形成的载体10。可选地，还可以将半固化片、铜支撑板、离型膜和薄铜箔依次高温压合在一起，从而制得所需的载体。高温压合是指利用高温高压使半固化片受热融化，并使其流动再转化为固化片，从而将半固化片双面的铜支撑板和/或铜箔压合在一起。这样制得的载体使得三层封装基板的起始结构的厚度大幅度提高，从而可提高加工的可操作性并使后续工序易于控制，而且可改善封装基板的制作良率。除了所用的载体不同之外，图3(a)至3(e)所示的结构剖面图分别对应于图2(a)至2(e)。需要注意的是，在形成第二线路结构124时，还可以像形成第一线路结构102时那样，先将铜箔层压到第一贴合层上，接着对该铜箔和第一贴合层钻孔，然后蚀刻铜箔而以简单的方法获得期望的线路结构。此时，可采用常规的溅射等方法，先在孔壁上形成导电籽晶层，然后再通过图形电镀法在孔中形成实心的铜柱而获得金属化过孔。

为了形成三层线路结构，需要在形成第二线路结构124之后，在该第二线路结构124的上方继续层压第二贴合层126，如图3(f)所示。在层压第二贴合层126时，可以如上文所述，在高温压膜机中，在210-220℃的温度下，将由半固化片构成的第二贴合层126高温压合在第二线路结构124的上方。在形成三层封装基板的情况下，使用了两个贴合层104和126。因而优选地，在110-130℃的温度下低温压合第一贴合层104，持续5-20分钟，此时第一贴合层104保持为半固化状态。在后续层压第二贴合层126时，在210-220℃的温度下进行高温压合，此时，第一贴合层104随同第二贴合层126被高温压合而成为固化状态。由于第一和第二贴合层固化时的条件相同，因而它们之间内部应力是均匀的，可以避免三层封装基板的翘曲现象。

然后，通过激光钻孔方式在该第二贴合层126上钻出孔108。该孔108直接通向第二线路结构124中的电路图案，便于电连接第二贴合层126双面上的电路图案，如图3(g)中所示。在该实施例中，也可以事先不在第一贴合层104上钻孔，而是在层压了第二贴合层126之后，分别钻出贯通第一、第二贴合层104、126两者的通孔、以及仅仅贯通第二贴合层126的通孔。这样，可以减少钻孔工序，但是可能不再实现仅在第一贴合层104双面上的线路结构之间需要的电连接。在钻通两个贴合层时，可以先后进行两次或多次激光钻孔，使该孔相继贯通第二贴合层126和第一贴合层104。

接着，采用上文所述的方法，通过离子注入将导电材料注入到第二贴合层126的表面下方和孔108的壁面110下方，以形成离子注入层118，作为导电籽晶层117，如图3(h)所示。当然，导电籽晶层117还可以包括位于离子注入层118上方的等离子体沉积层120，或者可以仅仅包括直接位于第二贴合层126的表面和孔108的壁面110上方的等离子体沉积层120。

然后，通过图形电镀法在第二贴合层126的表面上形成第三线路结构128。即，先在形成于第二贴合层126的表面下方的离子注入层118(即，导电籽晶层117)上覆盖光阻膜并进行曝光、显影，以暴露出电路部分。接着，进行电镀而仅在导电籽晶层117的电路部分上方形成导体加厚层122。然后，褪去光阻膜并进行快速蚀刻，以去除非电路部分的离子注入层118，从而得到第三线路结构128。此时，电路部分中位于导电籽晶层117上方的导体加厚层122也会被蚀刻掉至少与该导电籽晶层117的厚度相同的厚度，但不会对线路结构的导电性能造成较大的负面影响。

最后，通过施加外力而将载体10双面上的整个线路结构从该载体10剥离，从而获得两个单独的带有三层线路结构(即，第一、第二和第三线路结构102、124和128)的无芯封装基板100，如图3(j)所示。在剥离之后，离型膜可能随铜箔一起粘附到第一线路结构的下表面上。此时，需要事先去除离型膜，然后再通过快速蚀刻去除附着于第一线路结构底面上的铜箔而得到最终的封装基板。此后，可以在封装基板100的表面上形成阻焊层并进行开窗，以保护封装基板上的线路结构并形成期望的电连接。当然，离型膜在剥离后也可能保持粘附在半固化片上，此时其粘附性大大降低，需要替换成新的离型膜才能够继续使用。

图6(a)示出了通过上述流程制得的三层封装基板100的剖视图。如图所示，封装基板100包括位于第一贴合层104的底面上的第一线路结构102(即，底层线路结构)、位于第二贴合层126的上表面上的第三线路结构(即，表层线路结构，未示出)、以及位于第一和第二贴合层之间的第二线路结构124(即，中间线路结构)。第一线路结构102嵌入第一贴合层104的内部，其外表面与第一贴合层104的外表面平齐，而内表面位于第一贴合层104的内部。第三线路结构包括在第二贴合层126的上表面上形成的导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。封装基板100还形成有孔，以用于导通各层线路结构。在孔的壁面上形成有导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。如上文所述，导电籽晶层可包括外表面与孔的壁面或贴合层的表面平齐而内表面位于贴合层内部(例如，1-500nm深度处)的离子注入层、和/或内表面与孔的壁面或贴合层的表面平齐而外表面位于贴合层外部的等离子体沉积层。导电籽晶层与贴合层之间的结合力可达到0.5N/mm以上，例如在0.7-1.5N/mm、0.8-1.2N/mm之间。封装基板100表面上的部分电路图案被阻焊层136包围，以免暴露于环境而受到侵蚀或易于短路。

(第三实施例)

图4(a)至4(g)示出了根据本实用新型的第三实施例在生产三层封装基板时的产品结构剖面示意图。

首先，如图4(a)所示，使用经由离型膜将薄铜箔压合至半固化片而形成的载体10，不在该载体10的表面上形成任何线路结构，而是直接将第一贴合层104层压在载体10的上下两个表面上。接着，将铜箔层压到第一贴合层上，然后蚀刻铜箔而获得如图4(b)所示的第二线路结构124。当然，该第二线路结构也可具有如图3(e)所示的包括导电籽晶层和导体加厚层的结构。

然后，如图4(c)、(d)所示，将第二贴合层126层压在第一贴合层104的表面上，接着剥离载体10而获得由第一、第二贴合层104、126夹着第二线路结构124的两个单独构造体。之后，通过激光钻孔方式在第一和/或第二贴合层上钻出孔108。该孔108可以是贯通两个贴合层的通孔，也可以是仅仅贯穿其中一个贴合层的盲孔，以便电连接贴合层双面上的电路图案。在图4(e)中，示出了分别在上下两侧进行钻孔且最终连接在一起的孔108。

接着，采用上文所述的方法，通过离子注入将导电材料注入到第一贴合层104、第二贴合层126的表面下方和孔108的壁面110下方，以形成离子注入层118，然后通过等离子体沉积在离子注入层118的上方形成等离子体沉积层120，该等离子体沉积层120与离子注入层118一起组成导电籽晶层117。在图4(f)中示出了由离子注入层118和等离子体沉积层120两者构成的导电籽晶层117，但应容易理解，导电籽晶层117也可以仅仅包括离子注入层118和等离子体沉积层120中的一种结构。在形成了导电籽晶层117之后，可以进一步通过上文描述的图形电镀或全板电镀法，在第一贴合层104的底面上形成第一线路结构102，并且在第二贴合层124的上表面上形成第三线路结构128。通过适当地设计和粘贴光阻膜，可以同时形成这两个线路结构，有助于制造工序的缩短和生产成本的降低。此后，可以在形成了三层线路结构的封装基板100上形成阻焊层并进行开窗，以保护封装基板上的线路结构并形成期望的电连接。

图6(b)示出了通过上述流程制得的三层封装基板100的剖视图。如图所示，封装基板100包括位于第一贴合层104的底面上的第一线路结构(即底层线路结构，未示出)、位于第二贴合层126的上表面上的第三线路结构(即表层线路结构，未示出)、以及位于第一和第二贴合层之间的第二线路结构124(即，中间线路结构)。第一线路结构和第三线路结构均包括在贴合层的表面上形成的导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。第二线路结构124是通过简单地去除铜箔的非电路部分而形成的。封装基板100还形成有孔，以用于导通各层线路结构，而且封装基板100表面上的部分电路图案被阻焊层136包围而仅漏出需要接入其它电路或电子器件的部分。在孔的壁面上也形成有导电籽晶层、以及位于导电籽晶层上方的导体加厚层。如上文所述，导电籽晶层可包括外表面与孔的壁面或贴合层的表面平齐而内表面位于贴合层内部的离子注入层、和/或内表面与孔的壁面或贴合层的表面平齐而外表面位于贴合层外部的等离子体沉积层。

在仅仅采用一个贴合层时，也可以通过上述流程制得如图5(b)所示的双层封装基板100，例如仅采用图4(a)和4(d)-(g)所示的步骤。图5(b)所示的封装基板100形成有孔，并且包括位于第一贴合层104的底面上的第一线路结构(即底层线路结构，未示出)和位于第一贴合层104的顶面上的第二线路结构124(即表层线路结构)。孔壁和这些线路结构均包括位于孔壁上或者贴合层表面上的导电籽晶层、以及位于该导电籽晶层上方的导体加厚层。在图5(b)和6(b)所示的封装基板100中，上下表面上的线路结构均由导电籽晶层和导体加厚层组成，容易在一次成型中同时形成，因而可以缩短制造工序并降低生产成本。

上文描述的内容仅仅提及了本实用新型的较佳实施例。然而，本实用新型并不受限于文中所述的特定实施例。本领域技术人员将容易想到，在不脱离本实用新型的要旨的范围内，可以对这些实施例进行各种显而易见的修改、调整及替换，以使其适合于特定的情形。实际上，本实用新型的保护范围是由权利要求限定的，并且可包括本领域技术人员可预想到的其它示例。如果这样的其它示例具有与权利要求的字面语言无差异的结构要素，或者如果它们包括与权利要求的字面语言有非显著性差异的等同结构要素，那么它们将会落在权利要求的保护范围内。

Claims (14)

1.一种无芯封装基板，包括贴合层、以及在所述贴合层的两个表面上形成的底层线路结构和表层线路结构，并且形成有贯通所述贴合层的孔，其中在所述孔的壁面上形成有导电籽晶层，并且所述底层线路结构和表层线路结构中的至少一个包括形成于所述贴合层的表面上的导电籽晶层。

2.根据权利要求1所述的无芯封装基板，其特征在于，所述底层线路结构和表层线路结构中的一个包括形成于所述贴合层的表面上的导电籽晶层，另一个嵌入到所述贴合层内，其外表面与所述贴合层的表面平齐，而内表面位于所述贴合层的内部。

3.一种无芯封装基板，依次由底层线路结构、贴合层、中间线路结构、贴合层、中间线路结构、……、第N线路结构组成，并且形成有贯通至少一个所述贴合层的孔，其中在所述孔的壁面上形成有导电籽晶层，并且所述底层线路结构和表层线路结构中的至少一个包括形成于相应贴合层的表面上的导电籽晶层。

4.根据权利要求3所述的无芯封装基板，其特征在于，所述底层线路结构和表层线路结构中的一个包括在位于所述无芯封装基板的一侧的相应贴合层的表面上形成的导电籽晶层，另一个嵌入到位于所述无芯封装基板的相反侧的另一相应贴合层内，其外表面与所述另一相应贴合层的表面平齐，而内表面位于所述另一相应贴合层的内部。

5.根据权利要求3所述的无芯封装基板，其特征在于，至少一个所述中间线路结构是通过去除铜箔的一部分而形成的。

6.根据权利要求1至5中任一项所述的无芯封装基板，其特征在于，所述孔包括激光钻出的倒梯形孔或图形电镀铜柱孔。

7.根据权利要求1至5中任一项所述的无芯封装基板，其特征在于，构成所述贴合层的材料包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种，或者双马来酰亚胺三嗪树脂(BT)、环氧树脂、氰酸酯树脂、聚苯醚树脂以及它们的改性树脂中的一种或多种。

8.根据权利要求1至5中任一项所述的无芯封装基板，其特征在于，构成所述导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。

9.根据权利要求1至5中任一项所述的无芯封装基板，其特征在于，在所述导电籽晶层的上方形成有导体加厚层，所述导体加厚层包含Cu。

10. 根据权利要求1至5中任一项所述的无芯封装基板，其特征在于，所述导电籽晶层包括：

外表面与所述贴合层的表面或所述孔的壁面平齐而内表面位于所述贴合层内部的离子注入层；或者

位于所述贴合层的表面或所述孔的壁面上方的等离子体沉积层；或者

外表面与所述贴合层的表面或所述孔的壁面平齐而内表面位于所述贴合层内部的离子注入层、以及位于所述离子注入层上方的等离子体沉积层。

11.根据权利要求10所述的无芯封装基板，其特征在于，所述离子注入层为导电材料与贴合层形成的掺杂结构，其外表面与所述贴合层的表面或所述孔的壁面平齐，而内表面位于所述贴合层的表面或所述孔的壁面下方1-500nm深度处。

12.根据权利要求10所述的无芯封装基板，其特征在于，所述导电籽晶层与所述贴合层之间的结合力为0.5N/mm以上。

13.根据权利要求10所述的无芯封装基板，其特征在于，所述离子注入层包括从内到外依次排列的Ni层和Cu层。

14.根据权利要求10所述的无芯封装基板，其特征在于，所述等离子体沉积层包括厚度为0-500nm的金属或金属氧化物沉积层、以及位于所述金属或金属氧化物沉积层上方且厚度为0-500nm的Cu沉积层，其中所述金属沉积层包含Ni或Ni-Cu合金，所述金属氧化物沉积层包含NiO。