CN105873381B - Hdi电路板及其制造方法 - Google Patents
Hdi电路板及其制造方法 Download PDFInfo
- Publication number
- CN105873381B CN105873381B CN201510748010.8A CN201510748010A CN105873381B CN 105873381 B CN105873381 B CN 105873381B CN 201510748010 A CN201510748010 A CN 201510748010A CN 105873381 B CN105873381 B CN 105873381B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- circuit board
- core plate
- conductive seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 476
- 238000010030 laminating Methods 0.000 claims abstract description 118
- 238000000034 method Methods 0.000 claims abstract description 105
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000011888 foil Substances 0.000 claims abstract description 53
- 239000002356 single layer Substances 0.000 claims abstract description 32
- 230000008719 thickening Effects 0.000 claims description 50
- 238000007747 plating Methods 0.000 claims description 44
- 229910052802 copper Inorganic materials 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 28
- 229910045601 alloy Inorganic materials 0.000 claims description 16
- 239000000956 alloy Substances 0.000 claims description 16
- 230000036961 partial effect Effects 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 10
- 229910052720 vanadium Inorganic materials 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 7
- 229920002873 Polyethylenimine Polymers 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 claims description 7
- 229920002530 polyetherether ketone Polymers 0.000 claims description 7
- 229920001601 polyetherimide Polymers 0.000 claims description 7
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 7
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000007738 vacuum evaporation Methods 0.000 claims description 4
- 239000002305 electric material Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 69
- 239000010949 copper Substances 0.000 description 44
- 239000011889 copper foil Substances 0.000 description 35
- 239000000243 solution Substances 0.000 description 30
- 239000000463 material Substances 0.000 description 21
- 238000005553 drilling Methods 0.000 description 20
- 238000001465 metallisation Methods 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 239000010931 gold Substances 0.000 description 11
- HEMHJVSKTPXQMS-UHFFFAOYSA-M sodium hydroxide Inorganic materials [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 11
- 238000011161 development Methods 0.000 description 10
- 238000003475 lamination Methods 0.000 description 10
- 239000003292 glue Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000010944 silver (metal) Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- 229910021592 Copper(II) chloride Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 229910010169 TiCr Inorganic materials 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- 206010021703 Indifference Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000005030 aluminium foil Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ion Chemical class 0.000 description 1
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 238000005202 decontamination Methods 0.000 description 1
- 230000003588 decontaminative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010865 sewage Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明涉及HDI电路板及其制造方法。一种制造HDI电路板的方法包括：使用单层电路板或多层电路板作为芯板，按照金属箔、中间贴合层、芯板、中间贴合层、芯板、……、中间贴合层、金属箔的顺序进行配板并层压，其中使用一个或多个芯板(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在孔的孔壁形成导电籽晶层(S3)；去除金属箔的一部分以形成电路图案，从而制得多层电路板(S4)；以及将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板(S5)，其中，步骤S3包括通过离子注入将导电材料注入到孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。
Description
技术领域
本发明涉及HDI电路板及其制造方法。尤其是，本发明涉及以单层或多层电路板作为芯板且继而以该芯板为基础通过增层法形成的HDI电路板及其制造方法。
背景技术
伴随着便携式电子产品的迅猛发展，印刷电路板向以高密度互连技术(HDI：HighDensity Interconnection)为主体的密、薄、平的方向发展，即，趋向于细线路、微小孔、薄介电层的高密度互连电路板(即，HDI电路板)，而制造这种HDI电路板的关键点在于带有超薄金属层的基板、以及带有良好导电性的微小孔。在HDI电路板中，广泛地使用金属化的过孔以导通其中各层电路板上的电路图案或电子元器件等，而且通常使用铜箔作为外层材料来形成表面电路图案。
在现有技术中，制造刚性覆铜板的方法主要为压合法，即，在绝缘基材的单面或双面覆上铜箔，然后用压机将铜箔与绝缘基材压合在一起。在压合过程中，铜箔越薄就越易于产生褶皱变形现象，然而铜箔受限于现有工艺水平而很难制成12μm以下的厚度。所以，在生产超薄覆铜板的过程中，通常是先对基材覆上厚约18μm的铜箔并层压，再对铜箔进行蚀刻减薄而得到超薄铜箔；或者提供具有铜箔载体、层叠在铜箔载体上的中间层以及层叠在中间层上的极薄铜层的铜箔，在生产过程中去除载体层及中间层而制得超薄铜箔。在该方法中，需要对铜箔蚀刻减薄或去除载体铜箔，因而存在工序复杂、铜利用率低、生产成本高等问题。此外，还可使用溅射法来制造刚性覆铜板，即，在真空环境下，用电离的氩离子高速轰击金属靶材的表面，使金属原子被溅射出来并沉积到基材表面上而生成导电籽晶层，然后用电镀等方法镀覆金属层。使用溅射法可容易地以较低成本制造出铜层超薄的覆铜板。但是，在溅射法中，溅射出的金属原子能量通常较小，与基材表面的结合不牢固，所得铜层的剥离强度较低。而且，在溅射法制得的覆铜板上，金属粒子分布不太均匀，存在着针孔等问题。
此外，在现有技术中，制造带有金属化过孔的HDI电路板的方法主要为增层法，包括以下步骤：制造单层电路板；按照铜箔、PP(半固化片)、单层电路板、PP、单层电路板、PP、铜箔的顺序进行配板并层压，得到四层或六层板；对层压后的多层板钻通孔且对表层铜箔钻盲孔，并进行孔金属化；对最上层和最下层的铜箔进行图形电镀或全板电镀，制得带有电路图案的芯板；然后再按照铜箔、PP、芯板、PP、铜箔的顺序进行配板，重复之前的步骤，得到比芯板多两层的HDI电路板。其中，孔金属化通常是通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电籽晶层且然后通过电镀等在导电籽晶层上形成导体加厚层而实现的。
在通过上述方法形成HDI电路板的过程中，如果想要在多层板上钻出孔径小于100μm的孔，则当前只能采用激光钻孔技术。此时，需要事先对要钻孔部位的铜箔进行减薄，之后用激光进行钻孔，再在钻孔后进行沉铜和电镀。可是，在蚀刻减薄过程中，蚀刻位置一旦产生偏差，则导致钻孔位置也会产生偏差。而且，在对微小孔进行金属化时，电镀铜层与孔壁之间的结合力差，铜层容易从孔壁脱离。此外，采用现有技术在覆铜板上钻出微孔的最小孔径为20-50μm，当孔径小于20μm时，会产生孔的厚径比过高而在沉铜和电镀时出现孔壁铜层不均匀等问题。在微孔区域内，电流密度分布不均匀会导致铜在微孔表面的沉积速率大于孔壁和底部。因此，容易在沉积过程中形成孔洞或裂缝，还会导致孔表面的铜厚大于孔壁的铜厚。另外，上述方法需要事先生产成品覆铜板，之后对成品覆铜板进行钻孔和孔金属化，然后通过贴膜、曝光显影、蚀刻等流程来制作表面电路图案，因而工艺流程冗长、生产成本较高。而且，在整个工艺流程中多次蚀刻金属，因而会产生大量含有金属离子的污水，对环境产生重大的危害。
发明内容
本发明是鉴于上述问题作出的，其目的在于，提供一种HDI电路板及其制造方法，以简化该HDI电路板的制造流程，提高其中金属化孔的导电性能，并且制得厚度极薄的表面电路图案层。
本发明的第一技术方案为一种制造HDI电路板的方法，包括：使用单层电路板或多层电路板作为芯板，按照金属箔、中间贴合层、芯板、中间贴合层、芯板、……、中间贴合层、金属箔的顺序进行配板并层压，其中使用一个或多个芯板(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在孔的孔壁形成导电籽晶层(S3)；去除金属箔的一部分以形成电路图案，从而制得多层电路板(S4)；以及将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板(S5)，其中，步骤S3包括通过离子注入将导电材料注入到孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。
依照该方法，在HDI电路板中形成了孔，并且通过离子注入在该孔的孔壁下方形成了离子注入层。在离子注入期间，导电材料的离子以很高的速度强行地注入到孔壁下方，与孔壁下方的材料分子之间形成稳定的化学键而构成掺杂结构，相当于在孔壁下方形成了数量众多的基桩。由于基桩的存在，后续制得的导电层与基桩相连，因此与孔壁之间的结合力较高，远高于常规的磁控溅射。而且，用于离子注入的导电材料离子的尺寸通常为纳米级，在离子注入期间分布较均匀，而且到孔壁的入射角差别不大。因此，能够确保导电籽晶层或后续形成于其上的导体加厚层具有良好的均匀度和致密性，不容易出现针孔现象。而且，在微孔金属化时，容易在孔壁内部形成表面均匀致密的导电籽晶层，在后续电镀等时不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，能够有效地提高金属化孔的导电性。
本发明的第二技术方案为一种制造HDI电路板的方法，包括：使用单层电路板或多层电路板作为芯板，按照表面贴合层、芯板、中间贴合层、芯板、……、表面贴合层的顺序进行配板并层压，其中使用一个或多个芯板(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；在表面贴合层的外表面上形成电路图案，从而制得多层电路板(S4)；以及将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板(S5)，其中，步骤S3包括通过离子注入将导电材料注入到表面贴合层的外表面下方和孔的孔壁下方，以形成离子注入层作为导电籽晶层的至少一部分。
依照该方法，表面贴合层的外表面的金属化与孔的金属化能够同时进行。因此，可以通过一次成型而直接制得带有金属化过孔和表面电路图案的HDI电路板，无需像现有技术那样需要事先覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能钻孔，并且需要通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电层以得到金属化过孔。与现有技术相比，本发明的方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。另外，通过调整各个工艺参数，这样的方法很容易制得厚度极薄的表面电路图案层，所得的HDI电路板很容易制得较窄的线宽、线距，适合用于生产高集成度的小型电子设备。
本发明的第三技术方案为，在第一或第二方案中，在离子注入期间，导电材料的离子获得1-1000keV的能量，被注入到孔的孔壁下方和/或表面贴合层的外表面下方1-500nm的深度，并与孔的孔壁下方和/或表面贴合层的外表面下方的基材形成稳定的掺杂结构。
本发明的第四技术方案为，在第一或第二方案中，步骤S3还包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，等离子体沉积层与离子注入层组成导电籽晶层。
本发明的第五技术方案为，在第四方案中，在等离子体沉积期间，导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的等离子体沉积层。
本发明的第六技术方案为，在第一或第二方案中，构成导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
本发明的第七技术方案为，在第一方案中，在步骤S3之后、步骤S4之前，方法还包括：在导电籽晶层上形成导体加厚层。
本发明的第八技术方案为，在第二方案中，步骤S4包括：先在导电籽晶层上形成导体加厚层，然后在位于表面贴合层的外表面上方的导体加厚层上进行图形电镀或全板电镀，从而得到电路图案。
本发明的第九技术方案为，在第七或第八方案中，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的导体加厚层。
本发明的第十技术方案为，在第二方案中，步骤S4包括：直接在形成于表面贴合层的外表面的导电籽晶层上进行图形电镀或全板电镀，从而得到电路图案。
本发明的第十一技术方案为，在第一或第二方案中，至少一个芯板开设有孔，在该孔的孔壁形成有导电层。
本发明的第十二技术方案为，在第一或第二方案中，至少一个中间贴合层开设有孔，在该孔的孔壁形成有导电层。
本发明的第十三技术方案为，在第一或第二方案中，中间贴合层和/或表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
本发明的第十四技术方案为一种HDI电路板，其依次由金属箔、中间贴合层、芯板、中间贴合层、芯板、……、中间贴合层、金属箔组成，其中包括一个或多个芯板且芯板为单层电路板或多层电路板，HDI电路板开设有孔，在孔的孔壁形成有导电籽晶层，并且金属箔的部分区域被去除以形成电路图案层，其中导电籽晶层包括注入到孔的孔壁下方的离子注入层。
本发明的第十五技术方案为一种HDI电路板，其依次由表面贴合层、芯板、中间贴合层、芯板、……、表面贴合层组成，其中包括一个或多个芯板且芯板为单层电路板或多层电路板，HDI电路板开设有孔，在孔的孔壁和表面贴合层的部分外表面均形成有导电籽晶层，并且在表面贴合层的部分外表面上形成有电路图案层，该电路图案层包括在表面贴合层的部分外表面形成的导电籽晶层。
这样的HDI电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力，因而孔壁的导电层不会在后续的各种加工或应用过程中容易地脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的HDI电路板。
本发明的第十六技术方案为，在第十四或第十五方案中，孔包括贯穿HDI电路板的通孔、形成于HDI电路板的表面上的盲孔、或者形成于芯板或中间贴合层中的盲孔。
本发明的第十七技术方案为，在第十四或第十五方案中，离子注入层位于孔的孔壁下方和/或表面贴合层的部分外表面下方1-500nm的深度。
本发明的第十八技术方案为，在第十四或第十五方案中，导电籽晶层还包括附着于离子注入层上方的等离子体沉积层，该等离子体沉积层具有1-10000nm的厚度。
本发明的第十九技术方案为，在第十四或第十五方案中，在导电籽晶层上方，形成有厚度为0.01-1000μm的导体加厚层，该导体加厚层由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种组成。
本发明的第二十技术方案为，在第十五方案中，电路图案层还包括在位于表面贴合层的部分外表面的导电籽晶层上方形成的导体加厚层。
本发明的第二十一技术方案为，在第十四或第十五方案中，中间贴合层和/或表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
附图说明
在参照附图阅读以下的详细描述后，本领域技术人员将更容易理解本发明的这些及其他的特征、方面和优点。为了清楚起见，附图不一定按比例绘制，而是其中有些部分可能被夸大以示出细节。在所有附图中，相同的参考标号表示相同或相似的部分，其中：
图1是表示根据本发明的第一实施例的制造HDI电路板的方法的流程图；
图2是表示与图1所示方法的各步骤相应的产品的剖面示意图；
图3是表示根据本发明的第二实施例的制造HDI电路板的方法的流程图；
图4是表示与图3所示方法的各步骤相应的产品的剖面示意图；
图5是表示根据本发明的第三实施例的制造HDI电路板的方法的流程图；以及
图6是表示与图5所示方法的各步骤相应的产品的剖面示意图。
参考标号：
10 单层电路板
12 多层电路板
14 导电籽晶层
141 离子注入层
142 等离子体沉积层
16 导体加厚层
18 电路图案层
181 电路区域
182 非电路区域
19 通孔
20 盲孔
22 孔壁
24 HDI电路板
26 金属箔
28 中间贴合层
30 表面贴合层
31 表面贴合层的外表面
32 光阻膜。
具体实施方式
以下，参照附图，详细地描述本发明的实施方式。本领域技术人员应当理解，这些描述仅仅列举了本发明的示例性实施例，而决不意图限制本发明的保护范围。
图1是表示根据本发明的第一实施例的制造HDI电路板的方法的流程图，而图2是表示与图1所示方法的各步骤相应的产品的剖面示意图。如图1所示，该方法包括以下步骤：按照金属箔、中间贴合层、芯板、中间贴合层、芯板、……、中间贴合层、金属箔的顺序进行配板并层压(S1)；在层压后的多层板上钻孔，其包括通孔和/或盲孔(S2)；在孔的孔壁形成导电籽晶层(S3)；去除金属箔的一部分以形成电路图案，从而制得多层电路板(S4)；以及将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板(S5)。图2中的(a)、(b)、(c)、(d)和(e)分别对应于步骤S1、S2、S3、S4和S5。下面同时参考图1和图2，详细地说明该方法的各个步骤。
作为制造HDI电路板的基础，可以选用单层电路板或者多层电路板作为芯板，按照金属箔、中间贴合层、芯板、中间贴合层、芯板、……、中间贴合层、金属箔的顺序进行配板并层压(步骤S1)，其中可以使用一个或多个芯板。单层电路板或多层电路板可为本领域中常见的以覆铜板为基础制得的电路板，也可以是相继在绝缘基材上形成导电籽晶层和导体加厚层(可选)并进而形成表面电路图案的电路板。所选用的单层电路板或多层电路板可以带有或者不带有金属化的通孔和/或盲孔，而且还可以是单面或双面的电路板。此外，在使用多个芯板的情况下，各个芯板可以是相同的，也可以是不同的。作为金属箔的示例，通常使用铜箔或铝箔等导电性良好的材料。另外，中间贴合层用于将芯板之间、以及芯板和金属箔之间压合在一起，通常可使用PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA等、或者不含有玻纤布的纯树脂胶膜(例如环氧树脂胶膜)。各芯板之间、以及芯板与金属箔之间的各个贴合层可以由相同的材料制成，也可以由不同的材料制成。而且，中间贴合层可以带有孔尤其是通孔，其中在孔的孔壁形成有导电层。该导电层可以是如本文中所述的包括离子注入层的导电籽晶层，可带有或不带有导电籽晶层上方的导体加厚层，也可以是通过常规的磁控溅射等方法形成的金属层，还可以是导电胶层等，只要能够导电即可。
在图2(a)所示的示例中，采用了在两个表面形成有电路图案层18的单层电路板10作为芯板，按照从下到上依次为金属箔26、中间贴合层28、芯板、中间贴合层28、金属箔26的顺序进行配板并层压。其中，电路图案层18仅在电路区域181中保留有导电的金属箔26，而非电路区域182中的金属箔已被去除。
接着，在层压后的多层板上钻孔(步骤S2)。尽管在图2(b)中同时示出了通孔19和盲孔20，但是也可以仅仅钻出两者中的一种。通孔19穿透层压后的多层板的整个厚度，而盲孔20仅仅贯穿了上表面的金属箔26和紧邻该金属箔26的中间贴合层28。孔可以是圆形、矩形、三角形、菱形、梯台形等各种各样的形状，图2(b)中示出了圆形的通孔19和梯台形的盲孔20。而且，钻孔可以采用机械钻孔、冲孔、激光打孔、等离子体刻蚀和反应离子刻蚀等来进行，其中激光打孔又可包括红外激光打孔、YAG激光打孔和紫外激光打孔，可形成孔径达到2-5μm的微孔。为了减小热影响区域，防止孔的边缘受热损害，优选地采用紫外激光打孔。在形成孔后，需要采用超声波清洗等技术来清洁孔洞，以清除其中存在的钻屑等杂质。
然后，在孔的孔壁形成导电籽晶层(步骤S3)。由于金属箔位于多层板的外表面，本实施例的方法并非必须要在金属箔的表面上形成导电籽晶层，而是仅需要将导电籽晶层形成于孔壁即可。当然，在不对金属箔采取保护措施而进行离子注入或等离子体沉积的情况下，导电籽晶层也同样会形成于金属箔的外表面上。重要的是，步骤S3包括通过离子注入将导电材料注入到孔的孔壁22下方，以形成离子注入层141，作为导电籽晶层14的至少一部分。应当注意，文中所述的“注入到孔壁下方”实际上是指注入到孔壁处的基材表面(即，孔的壁面)下方。例如，在图2(c)中，离子注入层141注入到通孔19的孔壁22下方，实际上是指离子注入层141位于通孔19的孔壁22处的基材表面(即，孔的壁面)下方。
离子注入层的形成可通过以下方法来实现：使用导电材料作为靶材，在真空环境下的离子注入设备中，通过电弧作用使靶材中的导电材料电离而产生离子，然后在高电压的电场下使该离子加速而获得很高能量，例如为1-1000keV。高能的导电材料离子以很高的速度撞击到孔的孔壁，并且注入到孔壁下方一定的深度，例如1-500nm。在所注入的导电材料离子与孔壁下方的基材分子之间形成了稳定的化学键(例如离子键或共价键)，二者共同构成了掺杂结构，如同半导体中的掺杂结构那样。该掺杂结构(即，离子注入层)的外表面与孔壁相齐平，而其内表面深入到孔壁的下方。作为具体示例，导电材料的离子可在离子注入期间获得50keV、100keV、200keV、300keV、400keV、500keV、600keV、700keV、800keV、900keV的能量，并且可被注入到孔壁下方10nm、20nm、50nm、100nm、200nm、300nm、400nm深度的范围内。
可以使用各种金属、合金、导电氧化物、导电碳化物、导电有机物等作为离子注入用的导电材料，但是并不限于此。优选地，使用与孔壁下方的材料分子之间结合力强的金属或合金来进行离子注入，包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，离子注入层可以包括一层或多层。在离子注入之前，可以对开设有孔的多层板进行去污、表面清洁、封孔剂处理、真空环境下的霍尔源处理、表面沉积处理等前处理。
在离子注入期间，导电材料的离子以很高的速度强行地注入到孔壁下方，与孔壁下方的材料分子之间形成稳定的化学键而构成掺杂结构，相当于在孔壁下方形成了数量众多的基桩。由于基桩的存在，后续制得的导电层与基桩相连，因此与孔壁之间的结合力较高，可达到0.5N/mm以上，例如在0.7-1.5N/mm之间，更特定地介于0.8-1.2N/mm之间。与之相比，在磁控溅射的情况下，溅射粒子的能量最高仅为几个电子伏特，因而该粒子会沉积于孔壁上但不会进入其内部，所得的溅射沉积层与孔壁之间的结合力不高，最高仅为0.5N/mm左右，明显低于本发明。而且，用于离子注入的导电材料离子的尺寸通常为纳米级，在离子注入期间分布较均匀，而且到孔壁的入射角差别不大。因此，能够确保导电籽晶层或后续形成于其上的导体加厚层具有良好的均匀度和致密性，不容易出现针孔现象。而且，在微孔金属化时，容易在孔壁内部形成表面均匀致密的导电籽晶层，在后续电镀等时不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，能够有效地提高金属化孔的导电性。
除了离子注入以外，步骤S3还可以包括通过等离子体沉积将导电材料沉积到离子注入层上方，以形成等离子体沉积层，该等离子体沉积层与离子注入层一同组成导电籽晶层。如图2(c)所示，通过步骤S3，在通孔19的孔壁22下方、以及盲孔20的孔壁22下方均形成离子注入层141，并且在该离子注入层141上方形成了等离子体沉积层142。当然，步骤S3也可以不包括等离子体沉积，此时，图2(c)所示的等离子体沉积层142就不存在，而仅有离子注入层141。在图2(c)所示的示例中，盲孔20已被等离子体沉积层142填实。当然，在等离子体沉积层142的厚度较薄时，该盲孔20可能不会被填实。
等离子体沉积可在离子注入设备中采用与上文所述的离子注入方法类似的方式来进行，只是施加较低的电压而使导电材料离子具有较低的能量。即，使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，然后在电场下使该离子加速而获得一定的能量，例如1-1000eV。加速后的导电材料离子飞向孔壁且沉积到形成于孔壁下方的离子注入层上，构成厚度为1-10000nm的等离子体沉积层。作为具体示例，导电材料离子可在等离子体沉积期间获得50eV、100eV、200eV、300eV、400eV、500eV、600eV、700eV、800eV、900eV的能量，并且形成厚度为100nm、200nm、500nm、700nm、1μm、2μm、5μm、7μm或10μm的等离子体沉积层。
可以使用与离子注入相同或不同的导电材料作为等离子体沉积用的靶材。此外，可以根据多层板的组成成分、以及离子注入层的组成成分和厚度等来选择导电材料。优选地，使用与离子注入层结合性良好的金属或合金来进行等离子体沉积，例如可以使用Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，等离子体沉积层也可以包括一层或多层。
在等离子体沉积期间，导电材料离子以较高速度飞向孔壁且沉积到形成于孔壁下方的离子注入层上，与离子注入层中的导电材料之间形成较大的结合力，因而不容易从孔壁脱落。此外，用于等离子体沉积的导电材料离子的尺寸通常为纳米级，在等离子体沉积时分布较为均匀，而且到孔壁的入射角差别不大，所以能够确保所得的等离子体沉积层具有良好的均匀度和致密性，不容易出现针孔现象。此外，离子注入层的厚度通常较薄、导电性欠佳，而等离子体沉积层的形成能够提高导电籽晶层的导电性，从而改善所得电路板的导通性能。
在孔壁形成导电籽晶层之后，便需要去除金属箔的一部分以形成电路图案，从而制得多层电路板(步骤S4)。由于金属箔具有导电性，因而在此步骤中，仅仅需要通过常规的蚀刻等方式，去除掉非电路区域中的金属箔，便能够获得带有表面电路图案的多层电路板。例如，在步骤S4中，可以在要形成电路区域的金属箔的表面上方覆上一层保护层(例如锡)，之后进行蚀刻以除去位于非电路区域中的金属箔，从而得到最终的电路图案。如图2(d)所示，非电路区域182中的金属箔26被去除，仅仅电路区域181中的金属箔26被保留，从而形成带有电路图案层18的多层电路板12。
最后，将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板(步骤S5)。图2(e)中示出了重复步骤S1至S4一次所得到的HDI电路板24。如图2(e)所示，该HDI电路板24依次由金属箔26、中间贴合层28、芯板(多层电路板12)、中间贴合层28、金属箔26组成，在该HDI电路板24中开设有孔19、20，在孔的孔壁22上形成有导电籽晶层14，并且金属箔26的部分区域被去除以形成电路图案层18，其中导电籽晶层14包括注入到孔壁22下方的离子注入层141和附着于该离子注入层141上的等离子体沉积层142。其中，芯板(多层电路板12)又是由金属箔26、中间贴合层28、单层电路板10、中间贴合层28、金属箔26组成。当然，在步骤S3不包括等离子体沉积的情况下，导电籽晶层14便仅仅由离子注入层141组成。在图2(e)所示的示例中，HDI电路板24包括贯穿该电路板的通孔19、以及形成于芯板12与外面的中间贴合层28之间的盲孔20。当然，还可以在该HDI电路板24的表面上形成盲孔。
备选地，在步骤S3之后、步骤S4之前，本实施例的方法还可以包括在导电籽晶层上形成导体加厚层，以改善其导电性。具体地，可以通过电镀、化学镀、真空蒸发镀、溅射等方法中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，来形成厚度为0.01-1000μm(例如0.5μm、1μm、5μm、10μm、50μm、100μm等)的导体加厚层。容易理解，在多层板上钻出有通孔或盲孔的情况下，该通孔或盲孔可能被导体加厚层填实，即，整个孔都被导电材料填充，在宏观上不再呈现孔结构。电镀法是最常见且最优选的，因为电镀速度快、成本低、而且可电镀的材料范围非常广泛，可用于Cu、Ni、Sn、Ag以及它们的合金等各种导电材料。对于某些导电材料，特别是金属和合金(例如Al、Cu、Ag及其合金)，溅射的速度可以达到100nm/min，因而可以使用溅射方式来在导电籽晶层上快速地镀覆导体层。由于之前已通过离子注入和/或等离子体沉积在孔壁形成了均匀致密的导电籽晶层，所以很容易通过上述方法在导电籽晶层上形成均匀致密的导体加厚层。
依照上述方法，在HDI电路板中形成了孔，并且通过离子注入在该孔的孔壁下方形成了离子注入层。如以上所讨论的，离子注入有助于在孔壁下方的基材分子与导电籽晶层之间形成较大的结合力，而且能使导电籽晶层具有良好的均匀度和致密性，不容易出现针孔现象。此外，在微孔金属化时，不会出现孔壁导体层不均匀以及孔洞或裂缝等问题，因而能够有效地提高金属化孔的导电性。
图3是表示根据本发明的第二实施例的制造HDI电路板的方法的流程图，而图4是表示与图3所示方法的各步骤相应的产品的剖面示意图。如图3所示，该方法包括以下步骤：按照表面贴合层、芯板、中间贴合层、芯板、……、表面贴合层的顺序进行配板并层压(步骤S1)；在层压的多层板上钻孔，其包括盲孔和/或通孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；在导电籽晶层上形成导体加厚层(S41)；在表面贴合层的外表面上方覆盖光阻膜并进行曝光、显影(S42)；进行蚀刻、褪膜，以形成电路图案(S43)；以及将步骤S43中制得的多层电路板作为芯板，重复步骤S1至S43一次或多次，从而制得HDI电路板(S5)。其中，步骤S41至S43均是在表面贴合层的外表面上形成电路图案的步骤，对应于图1所示方法中的步骤S4，在采用电镀法来形成导体加厚层的情况下，这些步骤可统称为“全板电镀”。图4中的(a)、(b)、(c)、(d)、(e)、(f)和(g)分别对应于上述步骤S1、S2、S3、S41、S42、S43和S5。
在本实施例的方法中，步骤S1、S2和S3分别对应于图1所示方法中的步骤S1、S2和S3，可采用上文针对图1所描述的各种方法来进行。不同之处在于：在步骤S1中并未采用金属箔；在步骤S3中，不仅仅在多层板上所钻出孔的孔壁，而且还在表面贴合层的外表面形成导电籽晶层，该导电籽晶层至少包括注入到表面贴合层的外表面下方的离子注入层，在步骤S3包括等离子体沉积的情况下还包括附着于离子注入层上方的等离子体沉积层。此外，步骤S41也可以采用上文所述的方法来进行，即通过电镀、化学镀、真空蒸发镀、溅射等方法，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，在导电籽晶层上形成厚度为0.01-1000μm的导体加厚层。通过步骤S1、S2、S3和S41，在表面贴合层的外表面和孔的孔壁形成了导电籽晶层，并且在该导电籽晶层上方形成了导体加厚层。在图4(d)所示的示例中，导电籽晶层14包括形成于表面贴合层30的外表面31下方和孔的孔壁22下方的离子注入层141、以及附着于该离子注入层141上的等离子体沉积层142，而导体加厚层16进一步附着于等离子体沉积层142上方且填实了贯穿单层电路板10的通孔19。容易理解，在导体加厚层16的厚度较薄的情况下，通孔19可能不会被填实。
在形成导体加厚层之后，便在表面贴合层的外表面上方覆盖光阻膜并进行曝光、显影(步骤S42)。具体而言，如图4(e)所示，在表面贴合层的外表面上涂覆或粘贴上一层光阻膜32，将覆有光阻膜32的多层板放到光刻机上进行曝光显影，之后清洗表面并烘干，得到带有电路正像(即与最终要在多层板表面上形成的电路图案相同的图像)的光阻层。此时，光阻膜32仅仅存在于多层板表面上的电路区域181中，而与其互补的非电路区域182中则不存在光阻膜32。
然后，可以采用常规的蚀刻方法来去除不被光阻膜覆盖的导电籽晶层和导体加厚层，接着再褪去该光阻膜(步骤S43)，从而仅在多层板表面上的电路区域中保留导电籽晶层和导体加厚层，形成表面电路图案。如图4(f)所示，通过上述方法制得的多层电路板12在其表面上的电路区域182中形成有电路图案层18，其由离子注入层141、等离子体沉积层142和导体加厚层16组成，而且在多层板中所钻出孔的孔壁也包括离子注入层141、等离子体沉积层142和导体加厚层16。
最后，将步骤S43中制得的多层电路板作为芯板，重复步骤S1至S43一次或多次，从而制得HDI电路板(步骤S5)。图4(g)中示出了重复步骤S1至S43一次所得到的HDI电路板24。如图4(g)所示，该HDI电路板24依次由表面贴合层30、芯板(多层电路板12)、表面贴合层30组成，其中开设有孔19、20，在孔的孔壁22上形成有导电籽晶层14，并且在表面贴合层30的部分外表面上形成具有导电籽晶层14的电路图案层18，其中导电籽晶层14包括注入到孔壁22下方和表面贴合层30的部分外表面下方的离子注入层141和附着于该离子注入层141上方的等离子体沉积层142。其中，芯板(多层电路板12)又是由贴合层30、单层电路板10、贴合层30组成。当然，在步骤S3不包括等离子体沉积的情况下，导电籽晶层14便仅由离子注入层141组成。在图4(g)所示的示例中，HDI电路板24包括贯穿该电路板的通孔19、以及形成于芯板12与表面贴合层30之间的盲孔20。当然，还可以在该HDI电路板24的表面上形成盲孔。在采用多个芯板进行的情况下，在芯板之间也存在中间贴合层。
图5是表示根据本发明的第三实施例的制造HDI电路板的方法的流程图，而图6是表示与图5所示方法的各步骤相应的产品的剖面示意图。如图5所示，该方法包括以下步骤：按照表面贴合层、芯板、中间贴合层、芯板、……、表面贴合层的顺序进行配板并层压(步骤S1)；在层压后的多层板上钻孔，其包括盲孔和/或通孔(S2)；在表面贴合层的外表面和孔的孔壁形成导电籽晶层(S3)；在表面贴合层的外表面上方覆盖光阻膜并进行曝光、显影(S41)；进行电镀(S42)；进行褪膜、蚀刻，以形成电路图案(S43)；以及将步骤S43中制得的多层电路板作为芯板，重复步骤S1至S43一次或多次，从而制得HDI电路板(S5)。其中，步骤S41至S43均是在表面贴合层的外表面上形成电路图案的步骤，可统称为“图形电镀”。与图3所示的方法相比，本实施例的方法的不同之处在于，采用了图形电镀而不是全板电镀来形成电路图案。图6中的(a)、(b)、(c)、(d)、(e)、(f)和(g)分别对应于上述步骤S1、S2、S3、S41、S42、S43和S5。
在本实施例的方法中，步骤S1、S2和S3分别对应于图3所示方法中的步骤S1、S2和S3，可采用上文针对图3所描述的各种方法来进行。在步骤S41中，如图6(d)所示，在形成了导电籽晶层14的表面贴合层30的外表面上方涂覆或粘贴上一层光阻膜32，将覆有光阻膜32的多层板放到光刻机上进行曝光显影，之后清洗表面并烘干，得到带有电路负像(即与最终要在多层板表面上形成的电路图案互补的图像)的光阻层。此时，光阻膜32仅仅存在于多层板表面上的非电路区域182中，而与其互补的电路区域181中则不存在光阻膜32。
接着，进行电镀(步骤S42)。由于光阻层是绝缘的，因而在电镀过程中，导体加厚层不会形成于光阻层上方，而是仅仅形成于未由光阻层覆盖的导电籽晶层上方。在此情况下，光阻层的下方存在着由离子注入层和等离子体沉积层组成的导电籽晶层，上方不存在导体加厚层。如图6(e)所示，通过电镀，仅在未由光阻膜32覆盖的导电籽晶层14上形成了导体加厚层16，而且该导体加厚层16填实了所钻出的通孔19。当然，容易理解，在通孔19的孔径足够大的情况下，该通孔19便不会被导体加厚层16填实。
然后，需要进行褪膜、蚀刻，以形成电路图案(步骤S43)，从而制得多层电路板，如图6(f)所示。图6(f)所示的多层电路板12具有与图4(f)所示的多层电路板12相同的构造。
褪膜即褪去带有电路负像的光阻层，可通过如下步骤来进行：将形成有导电籽晶层、光阻层以及导体加厚层的多层板放置到适当的剥离液(例如，能使光阻层溶解的有机溶剂或碱液等)中，并辅以搅拌或震荡，加速光阻层的溶解，之后进行清洗并烘干。此时，在多层板表面上的电路区域存在着导电籽晶层和导体加厚层，而在非电路区域中仅存在导电籽晶层。然后，可以对多层板的整个表面进行快速蚀刻，以去除非电路区域中的导电籽晶层，得到最终的电路图案。此时，电路区域中的导体加厚层表面也会被蚀刻掉相当于导电籽晶层的厚度的一部分，但是并不影响其后续使用。备选地，也可以在光阻层完全溶解之后，在位于电路区域中的导体加厚层上方覆上一层保护层(例如锡)，之后进行蚀刻以除去位于非电路区域中的导电籽晶层，从而得到最终的电路图案。此时，电路区域中的导体加厚层不会被蚀刻掉，从而得以维持导体加厚层的良好表面性质。另外，也可以在将多层板放入剥离液之前(即，在光阻层溶解之前)，在位于电路区域中的导体加厚层上方覆上一层保护层(例如锡)，接着相继地进行光阻层的溶解和非电路区域中导电籽晶层的蚀刻去除，在多层板的表面上得到最终的电路图案。当然，在采用了保护层的情况下，在获得最终电路图案之前还需要去除该保护层，例如需要采取褪去锡膜的步骤。
最后，将步骤S43中制得的多层电路板作为芯板，重复步骤S1至S43一次或多次，从而制得HDI电路板(步骤S5)。图6(g)中示出了重复步骤S1至S43一次所得到的HDI电路板24，该HDI电路板24具有与图4(g)中所示的HDI电路板相同的构造。
应该注意，尽管在图3所示的方法中采用了全板电镀法来形成电路图案(即，相继地形成导体加厚层、覆盖光阻膜并进行曝光显影、进行蚀刻褪膜)，而在图5所示的方法中采用了图形电镀法来形成电路图案(即，相继地覆盖光阻膜并进行曝光显影、进行电镀、进行褪膜蚀刻)，但是容易理解，还可以先在导电籽晶层上形成导体加厚层，再在此基础上进行全板电镀，或者也可以直接在导电籽晶层上进行图形电镀(例如在导电籽晶层较厚的情况下)。
依照图3和图5所示的制造HDI电路板的方法，表面贴合层的外表面的金属化与孔的金属化能够同时进行。因此，可以通过一次成型而直接制得带有金属化过孔和表面电路图案的HDI电路板，无需像现有技术那样需要事先覆上较厚金属箔且之后对金属箔进行蚀刻减薄才能钻孔，并且需要通过化学沉铜或黑孔、黑影等工艺在孔壁形成导电层以得到金属化过孔。与现有技术相比，本发明的方法的工艺流程显著缩短，而且可以减少蚀刻液的使用，有利于环境的保护。另外，通过调整各个工艺参数，这样的方法很容易制得厚度极薄(例如为12μm以下，如5μm、7μm、9μm等)的表面电路图案层，所得的HDI电路板很容易制得较窄的线宽、线距，适合用于生产高集成度的小型电子设备。
同样地，通过上述若干方法制得的HDI电路板由于孔壁中离子注入层的存在而会在孔壁与导电籽晶层之间具有很高的结合力(例如可达到0.5N/mm以上，如0.7-1.5N/mm之间，更具体地介于0.8-1.2N/mm之间)，因而孔壁的导电层不会在后续的各种加工或应用过程中容易地脱落或划伤。因此，有利于提高孔的导电性，便于制得导通性良好的HDI电路板。
上文详细描述了根据本发明的制造HDI电路板的若干方法、以及通过这些方法制得的HDI电路板的具体构造。下面，将举例示出用于实施本发明的若干示例，以增进对于本发明的了解。
(示例1)
本示例使用电路板领域中常见的双面覆铜板(例如，以环氧玻纤布作为基材的刚性覆铜板)制作单层电路板，进而以此为基础制得HDI电路板。
首先，使用环氧玻纤布中的FR-4作为基材，用浸渍过酒精的纱布轻擦FR-4基材的上下表面，以除去上面附着的脏污。接着，在FR-4基材的上下表面覆上铜箔，并在铜箔的外面叠放钢板。然后，将覆好铜箔的FR-4基材与钢板一起放入压机中，进行压制，以便将铜箔和基材层压压合在一起。之后，将压合好的覆铜板取出，在覆铜板上覆盖光阻膜，在光刻机中进行曝光、显影，随后通过蚀刻在铜箔上形成期望的电路图案。这样便制得了带有电路图案的单层电路板。
接着，使用环氧树脂胶膜作为贴合层，按照从下到上依次为铜箔、环氧树脂胶膜、单层电路板、环氧树脂胶膜、单层电路板、环氧树脂胶膜、铜箔的顺序进行配板，并放入压机中层压，以形成多层板。根据需要，也可以采用更多或更少层数的单层电路板。
然后，使用机械钻头在层压后的多层板上钻出若干个孔径为大约100μm的通孔，并且在表层的铜箔和环氧树脂胶膜上钻出若干个孔径为大约100μm的盲孔。在钻孔后，进一步利用超声波清洗技术彻底清洁多层板的表面和孔的壁面，并进行烘干处理，以除去残留于其中的钻屑和其它脏污。
之后，对所形成的通孔和盲孔进行孔金属化。具体而言，通过放料机构将烘干且清洁后的多层板放入到离子注入设备中，将离子注入腔室抽真空至2×10-3Pa。以Ni作为靶材，选择适当的注入电压、注入电流，使得Ni离子的注入能量为30keV，并将Ni离子注入到多层板的上下表面和孔壁内，形成离子注入层。之后，选用Cu作为靶材，在多层板的上下表面和孔壁进行等离子体沉积，形成等离子体沉积层。调整等离子体沉积的电压以使沉积的Cu离子能量为1000eV，使得形成有导电籽晶层的FR-4基材的测量方阻小于50Ω/□。然后，在电镀铜生产线上将导电籽晶层上的铜膜加厚至5μm。电镀液的组成为硫酸铜100g/L、硫酸50g/L、氯离子浓度30mg/L及少量的添加剂；电镀的电流密度设置为1A/dm2；温度设置为10℃。
然后，在已形成有金属化孔的多层板的表层铜箔上，通过图形电镀方法获得期望的电路图案。即，在表层铜箔的表面上覆盖光阻膜(例如YQ-30SD膜或AQ-2058膜负片)，并进行曝光显影，之后清洗掉非电路区域中的材料。此时，光阻层仅仅存在于铜箔表面上的电路区域中，而非电路区域中的铜箔则暴露在外。接着，采用酸性蚀刻液(HCl+CuCl2)进行蚀刻，以去除非电路区域中的铜箔。然后，采用NaOH溶液进行褪膜，将仍然覆盖在铜箔上的光阻膜褪掉，以便露出下方的铜箔，最终得到带有期望的表面电路图案的多层电路板。
接着，以制得的多层电路板作为芯板，按照从下到上依次为铜箔、环氧树脂胶膜、芯板、环氧树脂胶膜、铜箔的顺序进行配板，并放入压机中层压，以形成多层板。然后依次进行如上所述的钻孔、孔金属化和形成表面电路图案的步骤，最终获得如图2中所示的层数增加了两层的HDI电路板。
可选地，还可以对HDI电路板进行退火处理，以消除存在于其中的应力并防止铜箔破裂，具体过程可为：将HDI电路板放入100-120℃的烘箱中烘烤12小时。接着，还可以将退火处理后的HDI电路板置于钝化液中浸泡大约1分钟后取出吹干，以防止铜在空气中氧化变色，其中钝化液是浓度为2g/L的苯并三氮唑及其衍生物的水溶液。
(示例2)
本示例使用以有机高分子薄膜(例如，PI膜)作为基材的双面挠性覆铜板制作单层电路板，进而以此为基础制得HDI电路板。
首先要制备单层电路板。具体而言，以PI膜作为基材，用浸渍过酒精的纱布轻擦PI膜的两个表面，以除去上面附着的脏污。接着，采用紫外激光打孔技术在该PI膜上钻出一系列孔径为10μm的通孔，并使用超声波技术彻底清洗PI膜的表面和孔壁，以除去其中残留的钻屑和其它脏污。接着，将钻孔后的PI膜放入到离子注入设备中。在该离子注入设备中，将离子注入腔室抽真空至1×10-4Pa，以Ni作为靶材，选择适当的注入电压、注入电流，使得注入Ni离子的能量为40keV，将Ni离子注入到PI膜基材的上下两个表面及孔壁下方。之后选用Cu作为靶材，对PI膜基材的上下表面及孔壁进行等离子体沉积。调整等离子体沉积的电压以使沉积的Cu离子能量为1000eV，使得形成了导电籽晶层的PI膜基材的测量方阻小于40Ω/□。
然后，在电镀铜生产线上将PI膜基材表面上的铜膜加厚至5μm。在此电镀过程中，电镀液的组成为硫酸铜160g/L、硫酸70g/L、氯离子浓度60mg/L以及少量的添加剂；电镀的电流密度设置为2.5A/dm2；温度设置为25℃。接着，在PI膜基材的加厚铜层表面上涂覆一层光阻膜，并将该基材放在光刻机上进行曝光显影，之后清洗掉基材表面上非电路区域中的材料，得到覆有光阻膜的电路正像。此时，光阻层仅仅存在于导电籽晶层表面上的电路区域中。
之后，进行蚀刻以将非电路区域的导电籽晶层蚀刻掉，电路区域由于光阻膜的保护作用而未被蚀刻。再使用褪膜液除去光阻膜，之后将褪膜后的基材放入烘箱中烘干，这样便可在基材的表面上得到期望的电路图案。由此，获得了带有电路图案和金属化孔的单层电路板。
然后，使用PP膜作为贴合层，按照从下到上依次为PP膜、单层电路板、PP膜、单层电路板、PP膜的顺序进行配板，并放入压机中层压，以形成多层板。接着，采用激光打孔技术，在层压后的多层板上钻出若干个孔径为大约10μm的通孔，并且在表层的PP膜上钻出若干个孔径为大约10μm的盲孔。在钻孔后，可以利用超声波清洗技术彻底清洁多层板的表面和孔的孔壁，并进行干燥处理，以除去残留于其中的钻屑和其它脏污等。
接着，将钻孔后的多层板相继地放入到离子注入设备和等离子体沉积设备中，如上所述地在表层PP膜的外表面和孔的孔壁形成一层导电籽晶层。为了形成电路，在形成有加厚铜膜的表层PP膜的上下两个表面上覆盖光阻层(例如YQ-40PN膜或ASG-302膜正片)，并将基材放入光刻机中进行曝光显影，之后清洗掉电路区域中不需要的光阻膜材料，仅仅露出电路区域中的导电籽晶层。然后，通过电镀将PP膜表面和孔壁的电路区域中的导电籽晶层的铜膜加厚到5μm。在电镀完毕后，在铜膜上电镀一层厚度为8μm的锡，以在后续蚀刻过程中保护镀铜层。接下来，使用NaOH(或KaOH)溶液进行褪膜，以便露出电路区域以外的导电籽晶层。然后，使用碱性蚀刻液NH4Cl/NH3•H2O蚀刻掉电路区域以外的导电籽晶层，并且使用HNO3或H2O2溶液等在专用设备中去除镀铜层表面上的锡，这样便得到了带有表面电路图案的多层电路板。
接着，以制得的多层电路板作为芯板，按照从下到上依次为PP膜、芯板、PP膜的顺序进行配板，并放入压机中层压，以形成多层板。然后依次进行如上所述的钻孔、PP膜表面金属化和孔金属化、以及形成表面电路图案的步骤，最终获得如图4或图6中所示的HDI电路板。在此，采用全板电镀在已形成有导电籽晶层的表层PP膜的外表面上形成电路图案。即，首先通过电镀将PP膜表面上的铜层加厚到5μm，此时孔壁同时完成孔金属化。然后在电镀有加厚铜层的PP膜的外表面覆上光阻膜(例如YQ-30SD膜或AQ-2058负片)，并进行曝光显影，之后清洗掉非电路区域中的材料。此时，光阻层仅存在于PP膜表面上的电路区域中，而非电路区域中的导电籽晶层和金属加厚层则暴露在外。接着，采用酸性蚀刻液(HCl+CuCl2)进行蚀刻，以去除非电路区域中的导电籽晶层和金属加厚层。然后，采用NaOH溶液进行褪膜，将仍然覆盖在加厚铜层上的光阻膜褪掉，以露出下方的加厚铜层，从而获得期望的表面电路图案。
在一块HDI电路板的制造过程中可包括多次层压过程。层压、钻孔、孔金属化与形成表面电路图案的过程每进行一次，所制得的HDI电路板就会增加两层。因此，一块两层电路板在经过N次层压后，最终可制得2N+2层的HDI电路板。
尽管在本示例中，分别在形成单层电路板、芯板(多层电路板)和HDI电路板的过程中使用了不同的方法来形成电路图案，但是本发明并不受限于此。本领域技术人员容易理解，可以在上述三个过程中采用相同的方法来形成电路图案，而且上文描述的几种方法可以互换着使用。此外，其它形成电路图案的方法也可以应用于本发明中。
上文描述的内容仅仅提及了本发明的较佳实施例。然而，本发明并不受限于文中所述的特定实施例。本领域技术人员将容易想到，在不脱离本发明的要旨的范围内，可以对这些实施例进行各种显而易见的修改、调整及替换，以使其适合于特定的情形。实际上，本发明的保护范围是由权利要求限定的，并且可包括本领域技术人员可预想到的其它示例。如果这样的其它示例具有与权利要求的字面语言无差异的结构要素，或者如果它们包括与权利要求的字面语言有非显著性差异的等同结构要素，那么它们将会落在权利要求的保护范围内。
Claims (25)
1.一种制造HDI电路板的方法，包括：
S1：使用单层电路板或多层电路板作为芯板，按照金属箔、中间贴合层、芯板、中间贴合层、芯板、中间贴合层、金属箔的顺序进行配板并层压，其中使用一个或多个芯板；
S2：在层压后的多层板上钻孔，其包括通孔和/或盲孔；
S3：在所述孔的孔壁形成导电籽晶层；
S4：去除所述金属箔的一部分以形成电路图案，从而制得多层电路板；以及
S5：将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板，
其中，步骤S3包括通过离子注入将导电材料注入到孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。
2.一种制造HDI电路板的方法，包括：
S1：使用单层电路板或多层电路板作为芯板，按照表面贴合层、芯板、中间贴合层、芯板、表面贴合层的顺序进行配板并层压，其中使用一个或多个芯板；
S2：在层压后的多层板上钻孔，其包括通孔和/或盲孔；
S3：在所述表面贴合层的外表面和所述孔的孔壁形成导电籽晶层；
S4：在所述表面贴合层的外表面上形成电路图案，从而制得多层电路板；以及
S5：将步骤S4中制得的多层电路板作为芯板，重复步骤S1至S4一次或多次，从而制得HDI电路板，
其中，步骤S3包括通过离子注入将导电材料注入到所述表面贴合层的外表面下方和所述孔的孔壁下方，以形成离子注入层作为所述导电籽晶层的至少一部分。
3.根据权利要求1所述的方法，其特征在于，在所述离子注入期间，所述导电材料的离子获得1-1000keV的能量，被注入到所述孔的孔壁下方1-500nm的深度，并与所述孔的孔壁下方的基材形成稳定的掺杂结构。
4.根据权利要求2所述的方法，其特征在于，在所述离子注入期间，所述导电材料的离子获得1-1000keV的能量，被注入到所述孔的孔壁下方和所述表面贴合层的外表面下方1-500nm的深度，并与所述孔的孔壁下方和所述表面贴合层的外表面下方的基材形成稳定的掺杂结构。
5.根据权利要求1或2所述的方法，其特征在于，步骤S3还包括通过等离子体沉积将导电材料沉积到所述离子注入层上方，以形成等离子体沉积层，所述等离子体沉积层与所述离子注入层组成所述导电籽晶层。
6.根据权利要求5所述的方法，其特征在于，在所述等离子体沉积期间，所述导电材料的离子获得1-1000eV的能量，形成厚度为1-10000nm的等离子体沉积层。
7.根据权利要求1或2所述的方法，其特征在于，构成所述导电籽晶层的导电材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种。
8.根据权利要求1所述的方法，其特征在于，在步骤S3之后、步骤S4之前，所述方法还包括：在所述导电籽晶层上形成导体加厚层。
9.根据权利要求2所述的方法，其特征在于，步骤S4包括：先在所述导电籽晶层上形成导体加厚层，然后在位于所述表面贴合层的外表面上方的所述导体加厚层上进行图形电镀或全板电镀，从而得到所述电路图案。
10.根据权利要求8或9所述的方法，其特征在于，通过电镀、化学镀、真空蒸发镀、溅射中的一种或多种，采用Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种来形成厚度为0.01-1000μm的所述导体加厚层。
11.根据权利要求2所述的方法，其特征在于，步骤S4包括：直接在形成于所述表面贴合层的外表面的所述导电籽晶层上进行图形电镀或全板电镀，从而得到所述电路图案。
12.根据权利要求1或2所述的方法，其特征在于，至少一个所述芯板开设有孔，在该孔的孔壁形成有导电层。
13.根据权利要求1或2所述的方法，其特征在于，至少一个所述中间贴合层开设有孔，在该孔的孔壁形成有导电层。
14.根据权利要求1所述的方法，其特征在于，所述中间贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
15.根据权利要求2所述的方法，其特征在于，所述中间贴合层和所述表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
16.一种通过权利要求1所述的方法制得的HDI电路板，依次由金属箔、中间贴合层、芯板、中间贴合层、芯板、中间贴合层、金属箔组成，其中包括一个或多个芯板且所述芯板为单层电路板或多层电路板，所述HDI电路板开设有孔，在所述孔的孔壁形成有导电籽晶层，并且所述金属箔的部分区域被去除以形成电路图案层，其中所述导电籽晶层包括注入到所述孔的孔壁下方的离子注入层。
17.一种通过权利要求2所述的方法制得的HDI电路板，依次由表面贴合层、芯板、中间贴合层、芯板、表面贴合层组成，其中包括一个或多个芯板且所述芯板为单层电路板或多层电路板，所述HDI电路板开设有孔，在所述孔的孔壁和所述表面贴合层的部分外表面均形成有导电籽晶层，并且在所述表面贴合层的部分外表面上形成有电路图案层，该电路图案层包括在所述表面贴合层的部分外表面形成的导电籽晶层。
18.根据权利要求16或17所述的HDI电路板，其特征在于，所述孔包括贯穿所述HDI电路板的通孔、形成于所述HDI电路板的表面上的盲孔、或者形成于所述芯板或中间贴合层中的盲孔。
19.根据权利要求16所述的HDI电路板，其特征在于，所述离子注入层位于所述孔的孔壁下方1-500nm的深度。
20.根据权利要求17所述的HDI电路板，其特征在于，所述离子注入层位于所述孔的孔壁下方和所述表面贴合层的部分外表面下方1-500nm的深度。
21.根据权利要求16或17所述的HDI电路板，其特征在于，所述导电籽晶层还包括附着于所述离子注入层上方的等离子体沉积层，该等离子体沉积层具有1-10000nm的厚度。
22.根据权利要求16或17所述的HDI电路板，其特征在于，在所述导电籽晶层上方，形成有厚度为0.01-1000μm的导体加厚层，该导体加厚层由Al、Mn、Fe、Ti、Cr、Co、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种组成。
23.根据权利要求17所述的HDI电路板，其特征在于，所述电路图案层还包括在位于所述表面贴合层的部分外表面的导电籽晶层上方形成的导体加厚层。
24.根据权利要求16所述的HDI电路板，其特征在于，所述中间贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
25.根据权利要求17所述的HDI电路板，其特征在于，所述中间贴合层和所述表面贴合层包括PP、PI、PTO、PC、PSU、PES、PPS、PS、PE、PEI、PTFE、PEEK、PA、PET、PEN、LCP、PPA中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510748010.8A CN105873381B (zh) | 2015-11-06 | 2015-11-06 | Hdi电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510748010.8A CN105873381B (zh) | 2015-11-06 | 2015-11-06 | Hdi电路板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105873381A CN105873381A (zh) | 2016-08-17 |
| CN105873381B true CN105873381B (zh) | 2019-04-09 |
Family
ID=56624201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510748010.8A Active CN105873381B (zh) | 2015-11-06 | 2015-11-06 | Hdi电路板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105873381B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107022747B (zh) * | 2017-04-05 | 2019-12-31 | 武汉光谷创元电子有限公司 | 微波介质部件及其制造方法 |
| CN107172819A (zh) * | 2017-06-22 | 2017-09-15 | 庐江县典扬电子材料有限公司 | 采用离子注入和电镀方式制作高频柔性印刷线路板的方法 |
| CN107172820A (zh) * | 2017-06-22 | 2017-09-15 | 庐江县典扬电子材料有限公司 | 采用离子注入电镀方式制作2.2≤Dk＜6.5覆铜板的方法 |
| CN107278061A (zh) * | 2017-06-22 | 2017-10-20 | 庐江县典扬电子材料有限公司 | 一种2.2≤Dk＜6.5的HDI板制作方法 |
| CN107493653A (zh) * | 2017-06-29 | 2017-12-19 | 安徽升鸿电子有限公司 | 采用车削离子注入电镀方式制作Dk＞10高频FPC |
| WO2019140630A1 (zh) * | 2018-01-19 | 2019-07-25 | 武汉光谷创元电子有限公司 | 覆铜板及其微孔金属化方法 |
| CN108411247A (zh) * | 2018-03-30 | 2018-08-17 | 武汉光谷创元电子有限公司 | Lcp基挠性覆铜板的制造方法及其制品 |
| CN111182733A (zh) * | 2020-01-16 | 2020-05-19 | 深圳市志金电子有限公司 | 具有侧壁线路的线路板制造工艺以及线路板制造工艺 |
| CN117042336A (zh) * | 2023-08-17 | 2023-11-10 | 清远市富盈电子有限公司 | 一种焊盘侧边覆盖硬金的hdi电路板制作方法、pcb板 |
| CN117042334B (zh) * | 2023-10-08 | 2023-12-15 | 季华实验室 | 一种印刷电路板基材镀银压合方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427685A (zh) * | 2011-11-22 | 2012-04-25 | 深圳崇达多层线路板有限公司 | 一种hdi板的制作流程 |
| CN103025051A (zh) * | 2012-11-20 | 2013-04-03 | 深圳崇达多层线路板有限公司 | 一种机械背钻孔结构的hdi板及其制作方法 |
| WO2013086911A1 (zh) * | 2011-12-15 | 2013-06-20 | 深圳崇达多层线路板有限公司 | 一种多阶hdi板的生产方法 |
| CN104219899A (zh) * | 2014-04-04 | 2014-12-17 | 珠海市创元电子有限公司 | 一种制造带有金属化过孔的挠性覆铜板的方法 |
| CN104244613A (zh) * | 2014-09-11 | 2014-12-24 | 深圳崇达多层线路板有限公司 | 一种hdi板中金属化孔的制作方法 |
-
2015
- 2015-11-06 CN CN201510748010.8A patent/CN105873381B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102427685A (zh) * | 2011-11-22 | 2012-04-25 | 深圳崇达多层线路板有限公司 | 一种hdi板的制作流程 |
| WO2013086911A1 (zh) * | 2011-12-15 | 2013-06-20 | 深圳崇达多层线路板有限公司 | 一种多阶hdi板的生产方法 |
| CN103025051A (zh) * | 2012-11-20 | 2013-04-03 | 深圳崇达多层线路板有限公司 | 一种机械背钻孔结构的hdi板及其制作方法 |
| CN104219899A (zh) * | 2014-04-04 | 2014-12-17 | 珠海市创元电子有限公司 | 一种制造带有金属化过孔的挠性覆铜板的方法 |
| CN104244613A (zh) * | 2014-09-11 | 2014-12-24 | 深圳崇达多层线路板有限公司 | 一种hdi板中金属化孔的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105873381A (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105873381B (zh) | Hdi电路板及其制造方法 | |
| CN105899003B (zh) | 单层电路板、多层电路板以及它们的制造方法 | |
| CN105873371B (zh) | 基板及其制造方法 | |
| CN106604560B (zh) | 电路板加工方法 | |
| CN107620051B (zh) | 覆铜板及其制造方法 | |
| CN101687390B (zh) | 具有金属表面粗糙化层的金属层叠层体制造方法 | |
| JP2022046488A (ja) | マイクロ波誘電部材及びその製造方法 | |
| JP4741616B2 (ja) | フォトレジスト積層基板の形成方法 | |
| CN105870026B (zh) | 载体、其制造方法及使用载体制造无芯封装基板的方法 | |
| CN102555333A (zh) | 复合金属箔、其制造方法以及印刷布线板 | |
| CN206118161U (zh) | 刚挠结合板 | |
| CN206164982U (zh) | 金手指、印刷电路板和用于制造印刷电路板的基板 | |
| CN205595327U (zh) | 无芯封装基板 | |
| CN105873352B (zh) | 高频通信用基板及其制造方法 | |
| CN110536566B (zh) | 一种柔性双面板的成孔方法 | |
| CN208589535U (zh) | Lcp单层或多层板天线 | |
| CN106416439B (zh) | 配线用基板的制造方法 | |
| CN206713159U (zh) | 挠性基板 | |
| JP2005019513A (ja) | 導電性シート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 519040 Guangdong province Zhuhai Sanzao Science and Technology Industrial Park, building A building B, Jinwan District No. 1-2 Applicant after: ZHUHAI RICHVIEW ELECTRONICS CO.,LTD. Address before: 519040 Guangdong province Zhuhai Sanzao Science and Technology Industrial Park, building A building B, Jinwan District No. 1-2 Applicant before: Zhuhai Chuangyuan Kaiyao Electronic Material Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180115 Address after: East Lake Development Zone 430070 Hubei city of Wuhan Province East Road No. 18 hi tech building 10 floor Applicant after: RICHVIEW ELECTRONICS Co.,Ltd. Address before: 519040 Guangdong province Zhuhai Sanzao Science and Technology Industrial Park, building A building B, Jinwan District No. 1-2 Applicant before: ZHUHAI RICHVIEW ELECTRONICS CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230916 Address after: No. 501, 5th Floor, Gaoke Building, No. 2 Jiayuan Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430073 Patentee after: Wuhan Xinchuangyuan Semiconductor Co.,Ltd. Address before: 430070 10th floor, Gaoke building, 18 guandongyuan Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: RICHVIEW ELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |