CN106604560B - 电路板加工方法 - Google Patents

Abstract

本发明涉及电路板加工方法，该方法包括如下步骤：在基材的至少一个表面上覆盖带有对应于线路图案的中空部分的模具；对所述模具的表面和未被所述模具覆盖的所述基材的表面进行离子注入与等离子体沉积处理，从而在所述模具的表面和未被所述模具覆盖的所述基材的表面形成导电籽晶层；对形成导电籽晶层的所述模具的表面以及未被所述模具覆盖的所述基材的表面镀覆金属加厚层，从而形成包括导电籽晶层和金属加厚层的导体层；以及直接去除所述模具，从而制得单层电路板。

Description

电路板加工方法

技术领域

本发明涉及电路板制造领域。更具体而言，涉及通过离子注入加等离子体沉积工艺结合模具法或贴膜曝光显影法制造电路板或挠性电路板。

背景技术

在电路板的制造过程中，通常使用绝缘材料作为基材，在该基材的单面或双面上复合金属材料并对其进行蚀刻从而制得电路板。作为绝缘基材的示例，可以使用刚性基材(亦称为硬板)，例如有机高分子刚性板、陶瓷板(诸如二氧化硅板)、玻璃板等中的一种或多种，有机高分子刚性板又可包括LCP、PTFE、CTFE、FEP、PPE、合成橡胶板、玻纤布/陶瓷填料增强板中的一种或多种，其中玻纤布/陶瓷填料增强板是以有机高分子材料如环氧树脂、改性环氧树脂、PTFE、PPO、CE、BT等为基础材料、以玻纤布/陶瓷填料为增强相的板材。另外，绝缘基材还可以使用挠性板(亦称为软板)，例如有机高分子薄膜，其包括PI、PTO、PC、PSU、PES、PPS、PS、PE、PP、PEI、PTFE、PEEK、PA、PET、PEN、LCP或PPA中的一种或多种。

现有技术中，制造电路板或挠性电路板(包括PCB、FPC)的制造方法是首先通过压合法制造覆铜板，之后在覆铜板上通过曝光、显影、蚀刻等工艺而得到线路图案(常称为“减成法”)。上述工艺需要蚀刻掉非图形部分的铜箔或采用机械方式去除不需要部分，工艺流程冗长、生产成本较高。而且，在整个工艺流程中多次蚀刻金属，因而会产生大量含有金属离子的污水，对环境产生重大的危害。并且，由于压合法中超薄铜箔难以制造以及层压，以及由于蚀刻精度的限制，导致难以制造精细线路。

与传统的减成法相比，加成法具有一次成型的优点，从而大大缩减了制造流程。近年来，随着导电墨水、纳米压印、磁控溅射等技术的发展，已经出现了利用此类技术直接在基材上通过加成法实现导电线路一次成型的方式制造电路板。然而，导电墨水、纳米压印、磁控溅射等技术制造的电路板存在致命缺陷：导电线路与基材之间的结合力差，无法满足后段工序的要求。

在电路板行业中，广泛地使用金属化过孔来导通电路板的表面和背面的电路图案或电子元器件等，或者将双层或多层电路板中的各层电路板之间的导体层相互电连接，以便于进行多层电路图案的设计。

在形成带有金属化孔的单层或多层电路板的过程中，如果想要在基材上钻出孔径小于100μm的孔，则当前只能采用激光钻孔技术。此时，需要事先对要钻孔部位的铜箔进行减薄，之后用激光进行钻孔，再在钻孔后进行沉铜和电镀。可是，在蚀刻减薄过程中，蚀刻位置一旦产生偏差，则导致基材上的钻孔位置也产生偏差。而且，在对微小孔进行金属化时，电镀铜层与孔壁之间的结合力差，铜层容易从孔壁脱离。此外，采用现有技术在覆铜板上制造出的微孔的最小孔径为20-50μm，当孔径小于20μm时，会产生孔的厚径比过高而在沉铜和电镀时出现孔壁铜层不均匀等问题。在微孔区域内，电流密度分布不均匀会导致铜在微孔表面的沉积速率大于孔壁和底部的沉积速率。因此，容易在沉积过程中形成孔洞或裂缝，还会导致孔表面的铜厚大于孔壁的铜厚。

本领域对于一种实施简单，生产成本低，环境友好，精度高并且导电线路与基材之间的结合力强的电路板加工方法存在持续的需求。

发明内容

本发明的目的是克服上述现有技术领域中存在的缺陷，其提供了一种电路板加工方法，该加工方法具备常见的加成法的一次成型的优点，同时克服了其结合力差的缺陷。此外，该加工方法实施简单，产生的废弃物少，能够制造精细度非常高的电路板。并且，能够形成高质量的带有金属化孔的单层或多层电路板和任意层互连(HDI)电路板。

技术方案1. 一种制造电路板的方法，包括如下步骤：

步骤S1：在基材的至少一个表面上覆盖带有对应于线路图案的中空部分的模具；

步骤S2：对所述模具的表面和未被所述模具覆盖的所述基材的表面进行离子注入与等离子体沉积处理，从而在所述模具的表面和未被所述模具覆盖的所述基材的表面形成导电籽晶层；

步骤S3：对形成导电籽晶层的所述模具的表面以及未被所述模具覆盖的所述基材的表面镀覆金属加厚层，从而形成包括导电籽晶层和金属加厚层的导体层；以及

步骤S4：直接去除所述模具，从而制得单层电路板。

技术方案2. 根据技术方案1所述的方法，其特征在于，在所述步骤S1之前包括步骤S1'：在所述基材上钻孔；并在所述步骤S1中在所述基材的两个表面上均覆盖所述模具，从而最终形成双面电路板。

技术方案3. 根据技术方案2所述的方法，其特征在于，

在所述步骤S2中，同时对所钻孔的孔壁进行离子注入与等离子体沉积处理，从而在所述模具的表面、未被所述模具覆盖的所述基材的表面和所述孔壁上形成导电籽晶层；

在所述步骤S3中，对形成导电籽晶层的所述模具的表面、未被所述模具覆盖的所述基材的表面以及所述孔壁镀覆金属加厚层，从而形成包括导电籽晶层和金属加厚层的导体层。

技术方案4. 根据技术方案3所述的方法，其特征在于，以所述双面电路板为基材，在所述双面电路板的上下表面覆盖半固化片并对覆盖有半固化片的所述双面电路板重复所述步骤S1'到S4一次或多次，从而制得多层电路板。

技术方案5. 根据技术方案1或2所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子的能量为1-1000千电子伏特。

技术方案6. 根据技术方案1或2所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子与所述基材之间形成掺杂结构，注入的所述离子在所述基材中的深度为5-50纳米。

技术方案7. 根据技术方案3所述的方法，其特征在于，在所述步骤S3之后，在所述基材中形成的金属化微孔的孔壁上的导体层的厚度与所述基材的表面上形成的导体层的厚度的比例为1:1。

技术方案8. 根据技术方案2所述的方法，其特征在于，在所述步骤S1'中采用机械钻孔或激光钻孔来对所述基材进行钻孔。

技术方案9. 根据技术方案8所述的方法，其特征在于，所钻的孔为孔径为50-1000微米的盲孔或通孔。

技术方案10. 根据技术方案3所述的方法，其特征在于，在所述步骤S3之后，在所述基材的表面上形成的导体层的厚度在1-12微米的范围内。

技术方案11. 根据技术方案1或2所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括金属、合金、导电氧化物、导电碳化物或导电有机物。

技术方案12. 根据技术方案11所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb中的一种或多种，以及它们之间的二元、三元和四元合金中的一种或多种。

技术方案13. 根据技术方案12所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括NiCr、TiCr、VCr、CuCr、MoV、NiCrV或TiNiCrNb。

技术方案14. 根据技术方案1或2所述的方法，其特征在于，在所述步骤S2中，在形成所述导电籽晶层后，所述基材的表面的方阻小于200 Ω/□。

技术方案15. 根据技术方案1或2所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到30微米以下。

技术方案16. 根据技术方案15所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到5微米。

技术方案17. 根据技术方案2所述的方法，其特征在于，在所述步骤S1'和所述步骤S2之间对所述模具的表面、未被所述模具覆盖的所述基材的表面以及所钻孔的孔壁进行离子注入前处理，包括：去钻污、表面清洁、封孔剂处理，真空环境下霍尔源处理或表面沉积处理中的一种或多种。

技术方案18. 根据技术方案1或2所述的方法，其特征在于，所述模具的厚度为1微米到12微米。

技术方案19. 根据技术方案18所述的方法，其特征在于，所述模具的厚度为1-2微米。

技术方案20. 根据技术方案1或2所述的方法，其特征在于，去除所述模具的方式是直接揭除。

技术方案21. 根据技术方案1或2所述的方法，其特征在于，所述模具是超薄金属模具或导电薄膜模具。

技术方案22. 根据技术方案21所述的方法，其特征在于，形成所述模具的材料是铜或银。

技术方案23. 根据技术方案1所述的方法，其特征在于，在所述步骤S1中仅在所述基材的一个表面上覆盖所述模具，从而最终形成单面电路板。

技术方案24. 一种制造电路板的方法，包括如下步骤：

步骤S1：在基材的至少一个表面上形成具有电路负像的光阻层；

步骤S2：对所述光阻层的表面和未被所述光阻层覆盖的所述基材的表面进行离子注入与等离子体沉积处理，从而在所述光阻层的表面、未被所述光阻层覆盖的所述基材的表面和所述孔壁上形成导电籽晶层；

步骤S3：对形成导电籽晶层的所述光阻层的表面和所述基材的表面镀覆金属加厚层；

步骤S4：对经过镀覆金属加厚层的所述光阻层的表面和所述基材的表面做加厚电镀以形成加厚电镀层，从而形成包括导电籽晶层、金属加厚层和加厚电镀层的导体层；

步骤S5：对形成加厚电镀层的所述光阻层的表面与所述基材的表面同时进行蚀刻，直至显露出所述光阻层的顶部；以及

步骤S6：对显露出的所述光阻层应用剥离液以使所述光阻层溶解，从而制得单层电路板。

技术方案25. 根据技术方案24所述的方法，其特征在于，在所述步骤S1之前包括步骤S1'：在所述基材上钻孔，并在所述步骤S1中在所述基材的两个表面上均形成所述光阻层，从而最终形成双面电路板。

技术方案26. 根据技术方案25所述的方法，其特征在于，

在所述步骤S2中，同时对所钻孔的孔壁进行离子注入与等离子体沉积处理，从而在所述光阻层的表面、未被所述光阻层覆盖的所述基材的表面和所述孔壁上形成导电籽晶层；

在所述步骤S3中，对形成导电籽晶层的所述光阻层的表面、所述基材的表面以及所述孔壁镀覆金属加厚层；

在所述步骤S4中，对经过镀覆金属加厚层的所述光阻层的表面、所述基材的表面以及所述孔壁做加厚电镀以形成加厚电镀层，从而形成包括导电籽晶层、金属加厚层和加厚电镀层的导体层。

技术方案27. 根据技术方案26所述的方法，其特征在于，以所述双面电路板为基材，在所述双面电路板的上下表面覆盖半固化片并对覆盖有半固化片的所述双面电路板重复所述步骤S1'到S6一次或多次，从而制得多层电路板。

技术方案28. 根据技术方案24或25所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子的能量为1-1000千电子伏特。

技术方案28. 根据技术方案24或25所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子与所述基材之间形成掺杂结构，注入的所述离子在所述基材中的深度为5-50纳米。

技术方案30. 根据技术方案26所述的方法，其特征在于，在所述步骤S4之后，在所述基材中形成的金属化微孔的孔壁上的导体层的厚度与所述基材的表面上形成的导体层的厚度的比例为1:1。

技术方案31. 根据技术方案25所述的方法，其特征在于，在所述步骤S1'中采用机械钻孔或激光钻孔来对所述基材进行钻孔。

技术方案32. 根据技术方案31所述的方法，其特征在于，所钻的孔为孔径为50-1000微米的盲孔或通孔。

技术方案33. 根据技术方案26所述的方法，其特征在于，在所述步骤S4之后，在所述基材的表面上形成的导体层的厚度在1-12微米的范围内。

技术方案34. 根据技术方案24或25所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括金属、合金、导电氧化物、导电碳化物或导电有机物。

技术方案35. 根据技术方案34所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb中的一种或多种，以及它们之间的二元、三元和四元合金中的一种或多种。

技术方案36. 根据技术方案35所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括NiCr、TiCr、VCr、CuCr、MoV、NiCrV或TiNiCrNb。

技术方案37. 根据技术方案24或25所述的方法，其特征在于，在所述步骤S2中，在形成所述导电籽晶层后，所述基材的表面的方阻小于200 Ω/□。

技术方案38. 根据技术方案24或25所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到30微米以下。

技术方案39. 根据技术方案38所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到5微米。

技术方案40. 根据技术方案24或25所述的方法，其特征在于，所述步骤S1包括：在所述基材的表面涂覆或粘贴上感光材料，并将所述基材放在光刻机上曝光显影，之后清洗所述基材的表面，得到有感光材料涂层的电路负像，之后烘干。

技术方案41. 根据技术方案25所述的方法，其特征在于，在所述步骤S1和所述步骤S2之间对所述模具的表面、未被所述模具覆盖的所述基材的表面以及所钻孔的孔壁进行离子注入前处理，包括：去钻污、表面清洁、封孔剂处理，真空环境下霍尔源处理或表面沉积处理中的一种或多种。

技术方案42. 根据技术方案24或25所述的方法，其特征在于，所述光阻层是液态光阻层或干膜光阻层。

技术方案43. 根据技术方案24所述的方法，其特征在于，在所述步骤S1中仅在所述基材的一个表面上形成所述光阻层，从而最终形成单面电路板。

依照上述方法，可以形成单面或双面电路板以及任意层互连(HDI)电路板。上述方法通过离子注入和等离子体沉积在基材上形成导体层并对基材中的孔(如果有的话)进行金属化。在离子注入期间，导电材料的离子以很高的速度强行地注入到基材表面下方，与基材的材料分子之间形成稳定的化学键而构成掺杂结构，相当于在基材表面下方形成了数量众多的基桩。由于基桩的存在，后续制得的导电层与基桩相连，因此与基材之间的结合力较高，远高于常规的导电墨水、纳米压印、磁控溅射等技术。而且，用于离子注入的导电材料离子的尺寸通常为纳米级，在离子注入期间分布较均匀，而且到基材表面的入射角差别不大。因此，能够确保导电籽晶层或后续形成于其上的导体加厚层具有良好的均匀度和致密性，不容易出现针孔现象。而且，容易在基材表面形成表面均匀致密的导电籽晶层，且孔壁的导体层厚度与基材表面的导体层厚度的比例可达到1:1，在后续电镀等工艺期间不会出现导体层不均匀以及孔洞或裂缝等问题，能够在基材表面形成结合力强、致密均匀的超薄金属层(其厚度在1-12微米范围内)并有效地提高基材中的孔(如果有的话)的导电性。

在采用模具形成线路图案时，发明人发现，通过选取合适的模具材质(例如金属铜或银)以及模具厚度(例如1微米－12微米，优选地为1-2微米)，在经过离子注入、等离子体沉积以及镀覆金属加厚层之后，就能够得到表面质量非常好的超薄金属层，而不需要对该金属层做进一步加厚电镀来填平可能出现的凹凸表面。并且在完成全部镀覆步骤之后，可以直接通过机械的手段(例如揭除)去除该模具，而留下的线路图案边缘非常整齐，没有线路毛边等缺陷。这样的结果与通过离子注入和等离子体沉积所形成的导电籽晶层所提供的良好的结合力、以及后续镀覆过程中形成的金属层的均匀性、致密性有着直接的关系。此外，如果采用的是金属模具，由于金属模具的导电特性，能够更进一步地改善所形成的金属线路的质量。但是，其他材质的导电模具也都是可行的。

在采用光阻层形成线路图案时，与传统减成法形成的线路图案相比，需要通过金属蚀刻去除的金属层非常少，因而产生的污染物也非常少。在通过蚀刻露出光阻层顶部之后，在采用剥离液使光阻层溶解期间，剥离液是从上向下逐步溶解光阻层，因而在高度逐步降低的光阻层周围留下的金属层阻止了剥离液的任意漫延，进而阻止了可能出现的对光阻层的侧蚀现象，这对于进一步提高形成的金属线路图案的质量起到了非常重要的作用。

总体而言，无论是采用模具或者光阻层形成线路图案，根据本发明来形成电路板的方法工艺步骤少、产生的污染物少、金属层结合力强、线路图案质量好并且能够实现高精度的线路，最终制得的线路图案的线宽/线距可达到30微米以下，甚至达到5微米。并且，孔的金属化质量好，避免了现有技术中金属化孔容易存在的缺陷。

附图说明

在参照附图阅读以下的详细描述后，本领域技术人员将更容易理解本发明的这些及其他的特征、方面和优点。为了清楚起见，附图不一定按比例绘制，而是其中有些部分可能被夸大以示出细节。在所有附图中，相同的参考标号表示相同或相似的部分，其中：

图1是根据本发明的一个示例性实施例，利用模具制造双面电路板的方法的流程图；

图2是根据本发明的一个示例性实施例，利用光阻层制造双面电路板的方法的流程图；

图3a到图3g是与图2所示的方法的各步骤相对应的产品的剖面示意图；

图4是在图2所示的方法的基础上制造多层电路板和任意层互连(HDI)电路板的各步骤及其产品的剖面示意图；

图5是离子注入和等离子体沉积的设备原理示意图；以及

图6是离子注入和等离子沉积的工作原理示意图。

具体实施方式

以下，参照附图，详细地描述本发明的实施方式。本领域技术人员应当理解，这些描述仅仅列举了本发明的示例性实施例，而决不意图限制本发明的保护范围。

图1是根据本发明的一个示例性实施例，利用模具制造电路板的方法的流程图。如图1所示，该方法包括如下步骤：确认要制作单面电路板还是双面电路板，如果制造的是双面电路板，在基材上进行钻孔(步骤S1')；在基材的至少一个表面上覆盖带有对应于线路图案的中空部分的模具(步骤S1)；对模具的表面、未被模具覆盖的基材的表面(以及孔壁)同时进行离子注入与等离子体沉积处理(步骤S2)；对形成了导电籽晶层的模具表面、基材表面(以及孔壁)镀覆金属加厚层(步骤S3)；去除模具(步骤S4)。

应注意到，如果制造的是单面电路板，因为仅需要在基材的一个表面形成金属层且没有穿过基材传递电力或信号的需求，可以直接从步骤S1开始并且在步骤S1中仅在基材的一个表面上覆盖模具。此外，本领域技术人员容易理解的是，通过模具的实体部分来覆盖基材表面的一部分，在模具的中空部分镀覆的金属在去除模具之后，就会形成最终的线路图案。因而，为了金属化的孔与最终的线路图案之间最优的电力与信号连通，钻孔的位置应尽量位于模具的中空部分(即线路图案)范围内。孔一般为穿过基材的通孔，但是也可能形成部分盲孔，具体应视电路板的设计而定。若孔径较大，可以采用机械钻孔的方式。在孔径较小时(小于100微米)，则可采用激光钻孔。模具的中空部分对应于最终的线路图案。在覆盖模具后以及进行离子注入和等离子体沉积之前，可能需要对模具表面和基材的表面进行必要的清洁，但这显然并不是根据本发明的方法的实质性部分。在进行离子注入和等离子体沉积以及后续的电镀加厚时，不需要区分线路图案区域与非线路图案区域，而是形成了覆盖模具表面、未被模具覆盖的基材表面和全部微孔区域的连续金属层，因而能够实现表面金属化与孔金属化的一次成型，这极大地简化了工艺流程。并且，上述方法的一个突出的特点在于，几乎不需要通过传统的蚀刻或其他工艺去除多余的材料。形成最终线路图案的步骤极为简单，只需要通过最简单的机械手段去除(例如揭除)模具即可。因而，整个方法所产生的废弃物极少，工艺流程简单。利用模具制造的电路板质量较高，适合大规模批量重复生产。

图2是根据本发明的一个示例性实施例，利用光阻层制造电路板的方法的流程图。其与图1中所示的利用模具制造电路板的方法基本类似，不同之处在于，在基材上不是覆盖模具而是形成具有电路负像的光阻层(步骤S1)。光阻层可以是液态光阻层或干膜光阻层。通常而言，用曝光机对光阻层形成电路负像光阻层，显影露出的基材区域是要被金属化以形成线路图案的区域。此外，在形成镀覆金属加厚层之后，对于使用光阻层的加工方法，还需要进行进一步加厚电镀，以填平可能存在的凹陷区域(步骤S4)。之后，通过快速蚀刻露出光阻层的顶部(步骤S5)。再采用剥离液使得光阻层溶解，从而得到最终的线路图案(步骤S6)。

应注意到，对上述图2的方法而言，如果制造的是单面电路板，也可以直接从步骤S1开始并且在步骤S1中仅在基材的一个表面上形成光阻层。并且同样，为了金属化的孔与最终的线路图案之间最优的电力与信号连通，钻孔的位置应尽量位于线路图案区域内。

图3a到图3g是利用上述图2所示的方法在基材上制造带有通孔的双面电路板产品在不同步骤的剖面图。以下将结合相关附图对各步骤做详细描述。在此基础上，本领域技术人员也能够轻易理解根据本发明采用模具进行制造的方法的本质。

如图3a所示，在基材1上形成通孔2(步骤S1')。基材可以是绝缘基材，例如环氧玻纤布中的FR-4。通孔2可以是通过机械或激光钻孔形成的通孔。通常，在形成通孔后还需要对孔进行清洁和去除残屑以及超声波清洗等处理，从而得到彻底清洁的基材表面和孔壁表面。

图3b和图3c示出了在形成通孔的基材上覆盖光阻层以及随后对光阻层进行处理得到具有电路负像的光阻层的步骤(步骤S1)。在该示例中采用的光阻层是干膜层。在光刻机中进行对光阻层进行绘负像图案的正性底片或LDI直接曝光，然后用Na₂CO₃溶液显影，清洗掉线路图案区域中的材料，就得到了具有电路负像的光阻层。

图3d示出了经过离子注入和等离子体沉积后形成导电籽晶层的步骤(步骤S3)。该步骤是一种孔面一体金属化的步骤。如图中所示，经过离子注入和等离子体沉积之后，在光阻层表面、未被光阻层覆盖的基材表面以及通孔内壁上都形成了同样的导电籽晶层。这样，不需要对微孔部分进行特别的单独处理，得到的导电籽晶层质地均匀且与基材之间的结合力强。所沉积的导电籽晶层厚度不限，但需根据后续工艺要求来设定，例如方阻需小于200Ω/□，以利于后续的电镀工序进行。并且尤其重要的是，与现有技术相比，极大地简化了工艺流程。

离子注入可通过以下方法来实现：使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，从而形成例如金属蒸汽真空弧(MEVVA)离子源；然后，使该离子在高电压的电场下加速而获得很高的能量(例如5-1000keV，如10keV、50keV、100keV、200keV、500keV等)；高能的导电材料离子接着以很高的速度直接撞击孔壁上的绝缘层，并且注入到绝缘层的表面下方一定的深度范围内(例如1-100nm，如5nm、10nm、20nm、50nm等)，在所注入的导电材料离子与绝缘层的材料分子之间形成了化学键或填隙结构，从而组成掺杂结构。由此得到的第一离子注入层的外表面(或称为上表面)与之前形成的绝缘层的表面相齐平，而其内表面(或称为下表面)则深入到绝缘层的内部，例如，位于绝缘层的表面下方1-100nm(例如5-50nm)的深度处。此时，之前形成的绝缘层的外侧部分由于形成有离子注入层而构成为扩散阻挡层的一部分。

通过控制离子注入过程中的各种相关参数，例如注入电流、电压、注入剂量等，可以调整离子注入层进入到绝缘层内部的深度，即，离子注入层的内表面在绝缘层的表面下方所处的深度。在一个优选的实施方案中，注入离子的能量为5-1000keV，注入的剂量为1.0×10¹²至1.0×10¹⁸ions/cm²(更特定地，注入剂量为1.0×10¹⁵至5.0×10¹⁶ions/cm²)，从而使注入离子的深度为5-50nm。在离子注入过程中，根据后续形成导体层所用的材料来选择靶材，使得扩散阻挡层能够阻挡导体层的材料扩散透过绝缘层。例如，可以使用Ta、TaN/Ta合金、TiN、TiW、Cr、Ti中的一种或多种作为靶材，其中Ti、TiN、Ta、TaN尤其适用于导体层由Cu组成的情形。在采用多种材料的情况下，可以在一个靶材中同时包括多种材料，也可以使用多个靶材，其中各个靶材包括一种或多种材料。

在形成注入到绝缘层表面下方的第一离子注入层之后，还可以通过等离子体沉积或者溅射沉积方式在该第一离子注入层的上方形成第一沉积层，由第一离子注入层和第一沉积层组成扩散阻挡层。其中，等离子体沉积可以采用与离子注入相似的方式来进行，只不过在沉积期间施加较低的电压。即，同样使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，然后在加速电场下驱使该离子加速而获得一定的能量且沉积到离子注入层的表面上，从而构成等离子体沉积层。在此期间，通过调节加速电压而使导电材料的离子获得1-1000eV(例如5、10、50、100、200、300、400、500、600、700、800、900eV等)的能量，并且通过控制沉积时间而得到厚度为10-1000nm(例如50、100、200、300、400、500、600、700、800、900nm等)的等离子体沉积层。在绝缘层上形成的扩散阻挡层包括第一离子注入层和第一沉积层。第一沉积层的材料可以与第一离子注入层的材料相同，也可以不相同，只要能够阻挡导体层的材料扩散透过绝缘层即可。

图5示出了离子注入和等离子体沉积的设备原理示意图。如图所示，用于执行离子注入的设备主要由等离子体形成区(触发系统)和离子束形成区(引出系统)这两部分组成。等离子体形成区包括阴极、阳极和触发电极，离子束形成区一般由一组多孔三电极构成。在触发电压的作用下，阴极和阳极之间形成高密度的等离子体并向引出区扩散。在引出电场的加速作用下，等离子体中的带电离子被引出并加速形成离子束，该离子束的种类和纯度由阴极靶材料决定。典型地，阴极触发电极和阳极为同轴结构。阴极为圆柱形并由所需离子的导电材料制成。阳极为圆柱筒形且套在阴极外面，中心开孔为等离子体通道。采用脉冲高压触发方式，例如将触发电极套在阴极外，之间用氮化硼绝缘，触发电压为10kV左右，触发脉宽为10ms左右。当触发电压施加在阴极和触发电极上时，由火花放电产生的等离子体使阴极和阳极电路接通而形成真空弧放电，在阴极表面形成只有微米级大小但电流密度高达10⁶A/cm²的阴极斑，致使阴极靶材料蒸发并高度电离成等离子体。等离子体以大约10⁴m/s的速度喷射，一部分通过阳极中心孔扩散到引出电极。然后，等离子体在引出电场的作用下被引出，形成高速的离子束。施加在阴、阳电极之间的弧电压越高，弧电流就越大，所产生的等离子体密度也就越高，从而有可能引出更大的束流。引出束流大小还与离子源的工作参数、引出电压、引出结构和阴极材料等有关。例如，离子束形成区(引出系统)的引出电压越高，带电粒子的离子束就被加速到越高的速度，从而可以注入到基材的内部越深的部位。另外，真空弧放电在产生等离子体的同时也会产生很多尺寸在0.1-10μm的不带电微粒。这些微粒的存在对所沉积薄膜的性能有极大的影响，造成薄膜表面粗糙，致密性差，光泽度和与基材的结合力下降等。为了去掉或减少阴极真空弧产生的大颗粒，可以采用磁过滤器，即，建立一个弯曲的磁场，过滤到不带电的大颗粒，仅将需要的带电等离子体沿着弯曲的磁场导向到基材的表面，此时得到的等离子体可称为磁过滤阴极真空弧(FCVA)离子源。可以使用各种金属、合金、导电氧化物、导电碳化物、导电有机物等作为离子注入用的导电材料，但是并不限于此。优选地，使用与基材分子结合力强的金属或合金来进行离子注入，包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb中的一种或多种以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，离子注入层可以包括一层或多层。在离子注入之前，可以对开设有孔的基材进行去污、表面清洁、封孔剂处理、真空环境下的霍尔源处理、表面沉积处理等前处理。

等离子体沉积可在离子注入设备中采用与上文所述的离子注入类似的方式来进行，只是施加较低的电压而使导电材料离子具有较低的能量。即，使用导电材料作为靶材，在真空环境下，通过电弧作用使靶材中的导电材料电离而产生离子，然后在电场下使该离子加速而获得一定的能量，例如1-1000eV。加速后的导电材料离子飞向基材表面和孔壁且沉积到形成于基材表面和孔壁下方的离子注入层上，构成厚度为1-10000nm的等离子体沉积层。作为具体示例，导电材料离子可在等离子体沉积期间获得50eV、100eV、200eV、300eV、400eV、500eV、600eV、700eV、800eV、900eV的能量，并且形成厚度为100nm、200nm、500nm、700nm、1μm、2μm、5μm、7μm或者10μm的等离子体沉积层。在等离子体沉积层较厚的情况下，在基材上钻出的通孔或盲孔可能被填实。也就是说，整个孔都被导电材料填充，在宏观上不再存在孔的结构。

在等离子体沉积中，可以使用与离子注入相同或不同的导电材料作为靶材。此外，可以根据所选用的基材、以及离子注入层的组成成分和厚度等来选择导电材料。优选地，使用与离子注入层结合性良好的金属或合金来进行等离子体沉积，例如可以使用Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb以及它们之间的合金中的一种或多种，该合金例如为NiCr、TiCr、VCr、CuCr、MoV、NiCrV、TiNiCrNb等。而且，等离子体沉积层也可以包括一层或多层。

在等离子体沉积期间，导电材料离子以较高速度飞向基材表面和孔壁且沉积到形成于基材表面和孔壁下方的离子注入层上，与离子注入层中的导电材料之间形成较大的结合力，因而不容易从基材表面和孔壁脱落。此外，用于等离子体沉积的导电材料离子的尺寸通常为纳米级别，在等离子体沉积期间分布较为均匀，而且到基材表面和孔壁的入射角差别不大，所以能够确保所得的等离子体沉积层或后续形成于其上的导体加厚层具有良好的均匀度和致密性，不容易出现针孔现象。此外，离子注入层的厚度通常较薄、导电性欠佳，而等离子体沉积层能够提高导电籽晶层的导电性，从而改善所得电路板的性能。

如图6所示，在离子注入过程中，高压电场在金属靶材的表面进行弧光放电，从而形成电弧斑，电弧斑处的靶材表面的金属粒子通过离子化，并脱离靶材表面，离子化的靶材粒子受到电压为1-1000KV的加速电场的作用，获得能量(1-1000KeV)，成为高速粒子，这些被电场加速的高速粒子继而注入到基材内部一定深度，形成离子注入层。

在等离子体沉积过程中，高压电场在金属靶材的表面进行弧光放电，从而形成电弧斑，电弧斑处的靶材表面的金属粒子通过离子化，并脱离靶材表面，离子化的靶材粒子受到电压为1-1000V的加速电场的作用，获得能量(1-1000eV)，这些被电场加速的粒子继而沉积在离子注入层上或直接沉积在基材上，形成等离子体沉积层。

图3e示出了经过镀覆金属加厚层并且进一步电镀填平后的电路板的状态(步骤S3,步骤S4)。由于光阻层和基材之间存在着一定的高度差，在光阻层与基材的交界处有一定的台阶。通过形成导电籽晶层，如图3d所示，已经在光阻层与基材的交界处形成了连续的表面。经过镀覆金属加厚层并且进一步电镀填平，如图3e所示，进一步消除了可能存在的“凹陷”区域，所形成的覆盖在基材整个表面上的金属层的高度都完全一致且均匀致密，适于进行下一步加工。

图3f示出了通过快速蚀刻后露出光阻层顶部的产品状态(步骤S5)。如图中所示，在基材的两侧，通过快速蚀刻(酸性蚀刻液)去除了一部分多余的加厚金属层5，使得光阻层3的顶部暴露出来。但是光阻层的两侧(周围)依然被金属层所包围，这对于后续的操作有极大的益处。此外，与传统的工艺相比，根据本发明需要通过快速蚀刻去除的多余金属的量极少，有效地减少了生产工艺所造成的污染。

图3g示出了经过最后的溶解光阻层步骤(步骤S6)而形成电路板的状态。由图中可见，通过采用剥离液(碱性褪膜液)等技术手段，使得光阻层被完全溶解，从而在基材1上仅剩下了形成线路图案的金属层5(通孔2中也填充了金属部分，从而形成金属化微孔)。结合图3f所示，本领域技术人员能够理解，在光阻层的溶解过程中，由于光阻层周围剩余的金属层5的保护作用，使得剥离液仅能够自上而下地对光阻层进行逐步溶解，而防止了剥离液从光阻层的侧面漫延而发生的侧蚀现象。这进一步提升了最终形成的电路板的质量。

经过上述过程，得到的是一种双面单层电路板。以得到的双面单层电路板为基础，又可以进一步制造多层电路板和任意层互连电路板。

图4示出了在图3a-3g所示工艺流程获得的双面单层电路板的基础上，进一步制造多层电路板和任意层互连电路板的步骤及对应产品的剖面示意图。该过程实质上与以上描述的基本相同，只是需要对形成的电路板做进一步的处理。具体而言，在经过以上描述的过程获得了双面单层电路板之后(步骤4a)，在该电路板上下表面分别覆盖半固化片PP(步骤4b)。接下来对覆盖了半固化片的电路板进行钻孔并在上表面的半固化片和下表面的半固化片上覆盖光阻层(步骤4c)。之后，对光阻层进行曝光显影形成具有电路负像的光阻层(步骤4d)。同样，通过离子注入和等离子体沉积形成导电籽晶层(步骤4e)。并且，做镀覆加厚和电镀填平(步骤4f)。在通过快速蚀刻露出光阻层顶部(步骤4g)之后，剥离剩余的光阻层，得到新的线路图案(步骤4h)。重复此过程，可按期望获得任意层电路板。

以上以利用模具或光阻层制造双面单层电路板以及多层和任意层互连电路板为例说明了根据本发明的用于制造电路板的方法。下面将举例示出用于实施本发明的若干示例，以增进对于本发明的了解。

(示例1)

本示例对贴干膜的基材(例如以环氧玻纤布或者PI(聚酰亚胺)为基材)使用离子注入法制作单层电路板，进而以此为基础制得HDI电路板。

首先，使用环氧玻纤布中的FR-4作为基材，用机械或激光钻孔机在FR-4基材上打若干孔径100-1000微米的通孔。接着，用祛钻污药水或等离子体祛钻污方法对孔壁碎屑、残渣等进行去除和清洁，且进一步利用超声波清洗技术并进行烘干处理其它脏污，得到彻底清洁多层板的表面和孔的壁面，

接着，在FR-4基材上覆盖光阻膜，在光刻机中进行绘负性图案的正性底片或LDI直接曝光，然后用Na₂CO₃溶液显影，清洗掉电路区域中的材料。此时，光阻层仅存在于铜箔表面上的非功能线路区域中，而将来要成为功能线路区域中的基材则暴露在外。

之后，对局部覆盖有光阻层的表面和所形成的通孔进行孔面一体金属化。具体而言，通过放料机构将烘干且清洁后的多层板放入到离子注入设备中，将离子注入腔室抽真空至2×10^-3Pa。以Ni作为靶材，选择适当的注入电压、注入电流，使得Ni离子的注入能量为30keV，并将Ni离子注入到多层板的上下表面和孔壁内，形成离子注入层。之后，选用Cu作为靶材，在多层板的上下表面和孔壁进行等离子体沉积，形成等离子体沉积层。调整等离子体沉积的电压以使沉积的Cu离子能量为1500eV，使得局部覆盖有光阻层FR-4基材表面和孔壁同时沉积上一层导电籽晶层，光阻层和基材由于高度差在交界处有台阶，但形成的导电籽晶层在此处连续，同时导电籽晶层测量方阻小于50Ω/□，表面被覆盖。然后，在电镀铜生产线上将导电籽晶层加厚覆盖并填平，使原先未覆盖光阻层“凹陷”区域被加厚铜层填平至和光阻层上的铜层一样高度。电镀液的组成为硫酸铜100g/L、硫酸50g/L、氯离子浓度30mg/L及少量的填平和其他功能的添加剂；电镀的电流密度设置为1A/dm²；温度设置为10℃，电镀添加剂可以确保在Cu²⁺在无光阻层覆盖的“凹陷”区域沉积速度远远快于有光阻层覆盖的表面，这样就能保证整个表面全部被填充齐平。

然后，先用CuCl₂为主要成分的酸性蚀刻液闪蚀电镀后的板件刚好完全露出光阻层，再用碱性褪膜液去掉光阻层即得到需要的金属铜线路。得到单层电路板。

之后对制得的单层电路板的上下表面分别覆盖PP(半固化片)，之后对覆盖了PP的电路板进行钻孔。

再次分别对上表面的PP以及下表面的PP使用前述覆盖光阻膜以及进行离子注入后电镀加厚，最终去掉光阻膜的方式，获得四层HDI电路板。

可选地，还可以对HDI电路板进行退火处理，以消除存在于其中的应力并防止铜箔破裂，具体过程可为：将HDI电路板放入100-120℃的烘箱中烘烤12小时。

(示例二)

本示例使用模具法，对覆盖了模具的基材(例如以环氧玻纤布为基材)使用离子注入法制作单层电路板，进而以此为基础制得HDI电路板。

首先，使用环氧玻纤布中的FR-4作为基材，用机械或激光钻孔机在FR-4基材上打若干孔径100-1000μm通孔。接着，用祛钻污药水或等离子体祛钻污方法对孔壁碎屑、残渣等进行去除和清洁，进一步利用超声波清洗技术并进行烘干处理其它脏污，得到彻底清洁多层板的表面和孔的壁面，

接着，在FR-4基材上覆盖具有线路图案的模具，基材的一部分表面通过模具的中空部分显露出来，在该位置将来可形成电路图形，模具的实体部分覆盖基材表面。

通过离子注入和等离子体沉积方式在模具表面和露出的基材表面以及孔壁同时沉积金属，作为导电籽晶层。具体而言，通过放料机构将烘干且清洁后的多层板放入到离子注入设备中，将离子注入腔室抽真空至2×10^-3Pa。以Ni作为靶材，选择适当的注入电压、注入电流，使得Ni离子的注入能量为30keV，并将Ni离子注入到多层板的上下表面和孔壁内，形成离子注入层。之后，选用Cu作为靶材，在多层板的上下表面和孔壁进行等离子体沉积，形成等离子体沉积层。调整等离子体沉积的电压以使沉积的Cu离子能量为1500eV，使得模具表面以及模具中空露出基材表面部分(将来形成线路)的基材表面和孔壁同时沉积上一层导电籽晶层，模具和基材由于高度差在交界处有台阶，但形成的导电籽晶层在此处连续。由于模具的厚度仅有2微米，因此台阶的高度不超过2微米，同时导电籽晶层测量方阻小于20Ω/□。然后，在电镀铜生产线上将导电籽晶层加厚覆盖，使原先模具中空露出基材的区域被加厚铜层覆盖至和模具上的铜层一样高度。

电镀液的组成为硫酸铜100g/L、硫酸50g/L、氯离子浓度30mg/L及少量的填平和其他功能的添加剂；电镀的电流密度设置为1A/dm²；温度设置为10℃，电镀添加剂可以确保在Cu²⁺在无模具覆盖的“凹陷”区域沉积速度远远快于有模具覆盖的表面，这样就能保证整个表面全部被填充齐平。

移除模具以及模具表面的金属层，形成线路图案，从而制得单层线路板。

之后对制得的单层电路板的上下表面分别覆盖PP(半固化片)，之后对覆盖了PP的电路板进行钻孔。

再次分别对上表面的PP以及下表面的PP使用前述覆盖具用于制造线路图案的模具进行离子注入后电镀加厚，之后去除模具，获得四层HDI电路板。

作为优选实施方式，模具可为金属铜或银模具，模具的厚度为1微米-12微米，优选地为1-2微米，由于铜和银的导电性好，所以只需1-2微米可实现电镀过程中的导电作用。模具中空部分以及金属部分交接处将来会形成线路边沿，而由于模具厚度极薄，因此，在电镀以及去除模具之后形成的线路边沿非常整齐，不会出现线路毛边、缺陷等现象。

其中模具的材质可为超薄金属或导电薄膜，模具的尺寸与基材大小相匹配。在电镀结束之后，可以很容易地剥离模具，即形成线路图案。

(示例三)

本示例使用先以高Tg、高刚性双马来酰亚胺-三嗪树脂(简称BT树脂)玻纤布作为基材制作双层电路板，进而以此为基础制得HDI电路板。

首先要制备双层电路板作为HDI增层的芯板，具体方法和实施例1相同，也可直接用BT树脂玻纤布基的覆铜板，采用传统工艺制作双层板作为芯板。

然后，使用半固化片Prepreg，简称PP膜作为贴合层，按照从下到上依次为PP膜、芯板、PP膜的顺序进行配板，并放入压机中层压，以形成4层板。接着，采用紫外激光打孔技术，在层压后的4层板上钻出若干个孔径为50-100μm的盲孔，在钻孔后，可以利用气体等离子体彻底清洁多层板的表面和孔的孔壁，并进行干燥处理

接着，在BT树脂基材表面上涂覆一层厚度10μm的液体光阻膜，并将该基材放在LDI曝光机上进行电路负性曝光，之后显影清洗掉基材表面上功能线路区域中的材料，得到覆有光阻膜的电路负像。此时，光阻层仅仅覆盖表面上的非功能线路区域。

接着，将钻孔后的PI膜放入到离子注入设备中，在该离子注入设备中，将离子注入腔室抽真空至7×10^-4Pa，以Ni作为靶材，选择适当的注入电压、注入电流，使得注入Ni离子的能量为40keV，将Ni离子注入到BT基材的上下两个表面及孔壁下方。之后选用Cu作为靶材，对BT基材的上下表面及孔壁进行等离子体沉积。调整等离子体沉积的电压以使沉积的Cu离子能量为1000eV，使得局部覆盖有光阻层BT基材表面和孔壁同时沉积上一层导电籽晶层，光阻层和基材由于高度差在交界处有台阶，但注入沉积的导电籽晶层在此处连续，同时使得形成了导电籽晶层的BT基材的测量方阻小于30Ω/□。

然后，在电镀铜生产线上将BT膜基材表面上的导电籽晶层加厚电镀。选择合适的电镀添加剂可使镀液中Cu²⁺在原本基材无光阻层“凹陷”区域电沉积速度远高于原本基材有光阻层的“凸起”，这就可以实现电籽晶层被加厚覆盖并填平，使原先未覆盖光阻层“凹陷”区域导电籽晶层被加厚铜至和原先“凸起”光阻层上的加厚铜层一样高度。在此电镀过程中，电镀液的组成为硫酸铜160g/L、硫酸70g/L、氯离子浓度60mg/L以及少量的添加剂；电镀的电流密度设置为1.5A/dm²；温度设置为25℃。

然后，先用H₂SO₄/H₂O₂为主要成分的微蚀液微蚀电镀后的板件至完全露出光阻层顶部，再用碱性褪膜液去掉光阻层即得到需要的金属铜线路，最终获得如原芯板基础上层数增加了两层的4层HDI电路板。

可选地，还可以对HDI电路板进行退火处理，以消除存在于其中的应力并防止铜箔破裂，具体过程可为：将HDI电路板放入100-150℃的烘箱中烘烤1小时。

如果加工4层以上HDI电路板的制造过程中可包括多次层压、钻孔、注入沉积、图形过程。层压、钻孔、孔金属化与形成表面电路图案的过程每进行一次，所制得的HDI电路板就会增加两层。因此，一块两层电路板在经过N次层压后，最终可制得2N+2层的HDI电路板。

尽管在上述示例中，分别在形成单层电路板、芯板(多层电路板)和HDI电路板的过程中使用了不同的方法来形成电路图案，但是本发明并不受限于此。本领域技术人员容易理解，可以在上述三个过程中采用相同的方法来形成电路图案，而且上文描述的几种方法可以互换着使用。此外，其它形成电路图案的方法也可以应用于本发明中。

上文描述的内容仅仅提及了本发明的较佳实施例。然而，本发明并不受限于文中所述的特定实施例。本领域技术人员将容易想到，在不脱离本发明的要旨的范围内，可以对这些实施例进行各种显而易见的修改、调整及替换，以使其适合于特定的情形。实际上，本发明的保护范围是由权利要求限定的，并且可包括本领域技术人员可预想到的其它示例。如果这样的其它示例具有与权利要求的字面语言无差异的结构要素，或者如果它们包括与权利要求的字面语言有非显著性差异的等同结构要素，那么它们将会落在权利要求的保护范围内。

Claims (20)

1.一种制造电路板的方法，包括如下步骤：

步骤S1：在基材的至少一个表面上形成具有电路负像的光阻层；

步骤S2：对所述光阻层的表面和未被所述光阻层覆盖的所述基材的表面进行离子注入与等离子体沉积处理，从而在所述光阻层的表面和未被所述光阻层覆盖的所述基材的表面上形成导电籽晶层；

步骤S3：对形成导电籽晶层的所述光阻层的表面和所述基材的表面镀覆金属加厚层；

步骤S4：对经过镀覆金属加厚层的所述光阻层的表面和所述基材的表面做加厚电镀以形成加厚电镀层，从而形成包括导电籽晶层、金属加厚层和加厚电镀层的导体层，使得所形成的覆盖在所述基材整个表面上的金属层的高度都完全一致；

步骤S5：对形成加厚电镀层的所述光阻层的表面与所述基材的表面同时进行蚀刻，直至显露出所述光阻层的顶部；以及

步骤S6：对显露出的所述光阻层应用剥离液以使所述光阻层溶解，从而制得单层电路板。

2.根据权利要求1所述的方法，其特征在于，在所述步骤S1之前包括步骤S1'：在所述基材上钻孔，并在所述步骤S1中在所述基材的两个表面上均形成所述光阻层，从而最终形成双面电路板。

3.根据权利要求2所述的方法，其特征在于，

在所述步骤S2中，同时对所钻孔的孔壁进行离子注入与等离子体沉积处理，从而在所述光阻层的表面、未被所述光阻层覆盖的所述基材的表面和所述孔壁上形成导电籽晶层；

在所述步骤S3中，对形成导电籽晶层的所述光阻层的表面、所述基材的表面以及所述孔壁镀覆金属加厚层；

在所述步骤S4中，对经过镀覆金属加厚层的所述光阻层的表面、所述基材的表面以及所述孔壁做加厚电镀以形成加厚电镀层，从而形成包括导电籽晶层、金属加厚层和加厚电镀层的导体层。

4.根据权利要求3所述的方法，其特征在于，以所述双面电路板为基材，在所述双面电路板的上下表面覆盖半固化片并对覆盖有半固化片的所述双面电路板重复所述步骤S1'到S6一次或多次，从而制得多层电路板。

5.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子的能量为1-1000千电子伏特。

6.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，在所述离子注入期间，注入的所述离子与所述基材之间形成掺杂结构，注入的所述离子在所述基材中的深度为5-50纳米。

7.根据权利要求3所述的方法，其特征在于，在所述步骤S4之后，在所述基材中形成的金属化微孔的孔壁上的导体层的厚度与所述基材的表面上形成的导体层的厚度的比例为1:1。

8.根据权利要求2所述的方法，其特征在于，在所述步骤S1'中采用机械钻孔或激光钻孔来对所述基材进行钻孔。

9.根据权利要求8所述的方法，其特征在于，所钻的孔为孔径为50-1000微米的盲孔或通孔。

10.根据权利要求3所述的方法，其特征在于，在所述步骤S4之后，在所述基材的表面上形成的导体层的厚度在1-12微米的范围内。

11.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括金属、合金、导电氧化物、导电碳化物或导电有机物。

12.根据权利要求11所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括Ti、Cr、Ni、Cu、Ag、Au、V、Zr、Mo、Nb中的一种或多种，以及它们之间的二元、三元和四元合金中的一种或多种。

13.根据权利要求12所述的方法，其特征在于，在所述步骤S2中，通过离子注入和等离子体沉积形成所述导电籽晶层的材料包括NiCr、TiCr、VCr、CuCr、MoV、NiCrV或TiNiCrNb。

14.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，在形成所述导电籽晶层后，所述基材的表面的方阻小于200 Ω/□。

15.根据权利要求1或2所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到30微米以下。

16.根据权利要求15所述的方法，其特征在于，最终制得的线路图案的线宽/线距达到5微米。

17.根据权利要求1或2所述的方法，其特征在于，所述步骤S1包括：在所述基材的表面涂覆或粘贴上感光材料，并将所述基材放在光刻机上曝光显影，之后清洗所述基材的表面，得到有感光材料涂层的电路负像，之后烘干。

18.根据权利要求2所述的方法，其特征在于，在所述步骤S1和所述步骤S2之间对所述光阻层的表面、未被所述光阻层的覆盖的所述基材的表面以及所钻孔的孔壁进行离子注入前处理，包括：去钻污、表面清洁、封孔剂处理，真空环境下霍尔源处理或表面沉积处理中的一种或多种。

19.根据权利要求1或2所述的方法，其特征在于，所述光阻层是液态光阻层或干膜光阻层。

20.根据权利要求1所述的方法，其特征在于，在所述步骤S1中仅在所述基材的一个表面上形成所述光阻层，从而最终形成单面电路板。

Images