JP2008235755A - スルーホールフィリング方法 - Google Patents

スルーホールフィリング方法 Download PDF

Info

Publication number
JP2008235755A
JP2008235755A JP2007076184A JP2007076184A JP2008235755A JP 2008235755 A JP2008235755 A JP 2008235755A JP 2007076184 A JP2007076184 A JP 2007076184A JP 2007076184 A JP2007076184 A JP 2007076184A JP 2008235755 A JP2008235755 A JP 2008235755A
Authority
JP
Japan
Prior art keywords
metal
hole
recess
filling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007076184A
Other languages
English (en)
Other versions
JP4925881B2 (ja
Inventor
Takahiro Sugiyama
隆啓 杉山
Shinichi Sugimoto
晋一 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007076184A priority Critical patent/JP4925881B2/ja
Publication of JP2008235755A publication Critical patent/JP2008235755A/ja
Application granted granted Critical
Publication of JP4925881B2 publication Critical patent/JP4925881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 アスペクト比の高いビアを簡便に形成することができるスルーホールフィリング方法を提供する。
【解決手段】 スルーホール内に誘電体を充填し、その一部を除去することにより、第1の凹部を形成する。その第1の凹部内に金属膜を形成し、ブラインドビアホールを形成する。ブラインドビアホール内に電解メッキ法により金属を充填する。裏面側からも同様にブラインドビアホール内に金属を充填する。
【選択図】 図1

Description

本発明は、基板に形成したスルーホールに金属を充填し、ボイド等のないビアを形成するスルーホールフィリング方法に関する。
プリント基板やセラミック基板などからなる基板に形成されたスルーホールやブラインドビアホールを金属で充填する方法として、基板表面に導電化処理を施し、その後メッキ法によって、スルーホール内やブラインドビアホール内にメッキ金属を充填するビアフィリング方法が種々提案されている。
しかしながら、スルーホール内をメッキ金属で充填する際には、スルーホール内に析出するメッキ金属の厚さが必ずしも均一とはならず、ボイドが形成されやすくなる。そのため、アスペクト比が1を越えるスルーホールを電解メッキ法により充填することは非常に困難であった。
図5は従来提案されているブラインドビアホールのフィリング方法の説明図である。裏面に銅箔が貼り付けられている厚さ60μmのエポキシ樹脂からなる基板20に対し、最も効率的に穴埋めを行うため、直径80〜100μmのブラインドビアホール21を形成する(図5A)。この後、無電解銅メッキを行い、基板20表面及びブラインドビアホール21内壁に、無電解銅メッキ層22を形成する。その後、この無電解銅メッキ層22を電極として使用して電解メッキ法により、ブラインドビアホール21内が電解銅メッキ層23で充填される(特許文献1参照)。このようなブラインドビアホールフィリング方法において、アスペクト比が1を越える場合には電解メッキ法により充填することは非常に困難であることが知られている。
一方、図6は従来提案されているスルーホールのフィリング方法の説明図である。厚さ300μmの基板30に直径が1mm以下のスルーホール31を形成する。この後、基板30表面及びスルーホール31内壁に金属薄膜32を形成し(図6A)、促進剤や抑制剤を含まないメッキ液を用い、基板30の一方の面側の電流密度と他方の面側の電流密度を異ならせて電解メッキを行う。その結果、スルーホール31の高電流密度の面がメッキ金属33で塞がれる(図6B)。その後、開口する面側の電流密度を高くし、メッキ金属33で塞がれた面側の電流密度を低くして、促進剤や抑制剤を含むメッキ液で電解メッキを行う。このようにすることにより、スルーホール31内にメッキ金属33を充填することが可能となる(図6C)(特許文献2参照)。
特開2001−200386号公報 特開2006−111896号公報
従来のスルーホールのフィリング方法は、2種類のメッキ液を使用したり、メッキ工程の途中で電流密度を反転させるなど、簡便な方法ではなかった。またアスペクト比が1を越えるスルーホール内をメッキ金属で充填することが難しいという問題があった。さらに、ブラインドビアホールのフィリング方法においても、アスペクト比が1を越えると、その内部をメッキ金属で充填することが難しくなることが知られている。
本発明は上記問題点を解消し、アスペクト比の高いビアを簡便に形成することができるスルーホールフィリング方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、前記スルーホール内に誘電体を充填する工程と、前記基板の一方の面から前記スルーホール内に充填した前記誘電体の一部を除去し、第1の凹部を形成する工程と、該第1の凹部内を第1の金属で充填する工程と、前記基板の他方の面から前記スルーホール内に残る前記誘電体を除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、該第2の凹部内を第2の金属で充填する工程とを含み、前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とする。
本願請求項2に係る発明は、基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、前記スルーホール内にフォトレジストあるいは感光性ポリイミドを充填する工程と、前記基板の一方あるいは他方の面から前記フォトレジストあるいは前記感光性ポリイミドを露光し、該露光の結果生じた溶解度の差を利用して、前記フォトレジストあるいは前記感光性ポリイミドの一部を除去し、前記第1の凹部を形成する工程と、該第1の凹部内を第1の金属で充填する工程と、前記基板の他方の面から前記スルーホール内に残る前記フォトレジストあるいは前記感光性ポリイミドを除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、該第2の凹部内を第2の金属で充填する工程とを含み、前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とする。
本願請求項3に係る発明は、基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、前記スルーホール内にネガ型フォトレジストあるいはネガ型ポリイミドを充填する工程と、該スルーホール内に充填された前記ネガ型フォトレジストあるいはネガ型ポリイミドの一部が露光され、未露光部の前記ネガ型フォトレジストあるいはネガ型ポリイミドを除去することにより、少なくとも前記基板の一方の面に開口する第1の凹部を形成する工程と、該第1の凹部内を第1の金属で充填する工程と、前記基板の他方の面から前記スルーホール内に残る露光された前記ネガ型フォトレジストあるいはネガ型ポリイミドを除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、該第2の凹部内を第2の金属で充填する工程とを含み、前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とする。
本願請求項4に係る発明は、基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、前記スルーホール内に、液状誘電体を充填させた後、該充填された前記液状誘電体を加熱することにより、体積が減少した誘電体を前記スルーホール内に残し、少なくとも前記基板の一方の面に開口する第1の凹部を形成する工程と、該第1の凹部内を第1の金属で充填する工程と、前記基板の他方の面から前記スルーホール内に残る前記誘電体を除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、該第2の凹部内を第2の金属で充填する工程とを含み、前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とする。
本願請求項5に係る発明は、請求項1乃至4いずれかに記載のスルーホールフィリング方法において、前記第1の凹部内を前記第1の金属で充填する工程は、前記第1の凹部を形成した後、前記基板の一方の面表面と前記第1の凹部内を第3の金属からなる膜で被覆した後、電解メッキ法により前記第1の凹部内に前記第4の金属を析出させる工程からなり、前記第2の凹部内を前記第2の金属で充填する工程は、前記第2の凹部を形成した後、前記基板の他方の面表面と前記第2の凹部内を第5の金属からなる膜で被覆した後、電解メッキ法により前記第2の凹部内に前記第6の金属を析出させる工程からなることを特徴とする。
本願請求項6に係る発明は、請求項5記載のスルーホールフィリング方法において、前記基板の一方の面及び他方の面の表面を被覆する前記第3の金属、前記第4の金属、前記第5の金属及び前記第6の金属を除去し、前記基板表面を露出する工程を含むことを特徴とする。
本発明のスルーホールフィリング方法は、スルーホールの深さのほぼ半分の位置に金属膜を形成することで、アスペクト比が比較的小さい2つのブラインドビアホールを形成し、そのぞれぞれの内部に金属を充填する構成となっている。それぞれのブラインドビアホールは、アスペクト比が比較的小さいので、穴埋め性が低下することはなく、その内部に効率よく金属を充填することができる。その結果、スルーホール全体でも穴埋め性が低下することはなく、スルーホール全体を金属で充填したビアを形成することができる。
特にアスペクト比が1.0を越えるスルーホールの場合、穴埋め性を低下させることなく、効率よく金属を充填することができるので、効果が大きい。
本発明の方法は、メッキ法によりスルーホール内部全体に金属を充填することができるため、スルーホール側壁と充填した金属(メッキ金属)との密着性が良く、熱伝導性の優れたビアを形成することができ、サーマルビアとして好適となる。また、導電性に優れているため、接地用ビアとしても好適となる。
以下、本発明のスルーホールフィリング方法について詳細に説明する。本発明のスルーホールフィリング方法は、まず、スルーホールの深さの所望の位置に、金属膜を形成し、ブラインドビアホールを形成する。その結果、スルーホール両端それぞれに、アスペクト比の小さいブラインドビアホールが形成される。通常、アスペクト比が1.0を越えないのブラインドビアホールは、穴埋め性が良く、金属を充填することができるので、スルーホール両端それぞれに、アスペクト比が1.0を越えない程度のブラインドビアホールを形成するのが好ましい。
その後、通常の方法により、それぞれのブラインドビアホール内に金属を充填する。それぞれのブラインドビアホールは、穴埋め性良く金属が充填されるので、スルーホール全体として、穴埋め性良く金属が充填される。以下、実施例について詳細に説明する。
図1は本発明の第1の実施例の説明図である。まず、スルーホール2が形成されたセラミックスからなる基板1上に、ポジ型フォトレジストからなる誘電体3を載置する(図1A)。次に、レジスト塗布用のスキージ4を用いて、基板1表面に誘電体3を塗布する(図1B)。このとき粘度の高い(例えば900CP程度)フォトレジストを用いると、基板1のスルーホール2の裏面側から誘電体3が流れ出すことはなく、スルーホール2内部が誘電体3で充填される(図1C)。
次に、基板1の一方の面から、紫外線を照射し、フォトレジストを露光させる(図1D)。ここでフォトレジストは、所定の深さ(スルーホール2のほぼ半分の深さ)まで露光されるように、露光量を調整する。その後、フォトレジストの現像液を用いて、露光したフォトレジストを除去し、第1の凹部5を形成する(図1E)。このように誘電体3として、ポジ型フォトレジストを用いると、通常の露光、現像によって、所定の深さの第1の凹部5を形成することができる。なお、フォトレジストを除去する方法は、ドライエッチング法によることも可能である。またポジ型フォトレジストの代わりに、他の誘電体を用いても良い。例えば、ネガ型フォトレジストを用いる場合、露光によりネガ型フォトレジストは現像液に対して難溶性となるので、未露光部分のネガ型フォトレジストが除去されることになる。つまり、図1(E)の基板1の表面側のスルーホール内に露光されたネガ型フォトレジストが残ることになる。フォトレジストの代わりに感光性ポリイミドを用いることもできる。さらに感光性のないポリイミドであってもよい。このように形成された第1の凹部5は、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。
次に、第1の凹部5が形成された基板1表面及び第1の凹部5内(側壁及び底面)を被覆するように、約0.5μmの第1の給電用金属膜6(第3の金属からなる膜に相当)を形成する(図1F)。この第1の給電用金属膜6は、第1の凹部5の側壁全面を被覆するように形成する必要があるので、スパッタ法により形成するのが好ましい。なお、第1の凹部5の側壁全面を被覆することができれば、無電解メッキ法、蒸着法などによって形成しても良い。
その後、第1の給電用金属膜6を形成した面の裏面側から、誘電体3を全て除去し、第2の凹部7を形成する(図1G)。この第2の凹部7も、第1の凹部5同様、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。次に、第2の凹部7を形成した基板1表面及び第2の凹部7内(側壁及び底面)を被覆するように、先に形成した第1の給電用金属膜6同様、約0.5μmの第2の給電用金属膜8(第5の金属からなる膜に相当)を形成する(図1H)。
次に、基板1を支持用治具9に貼り付け、第1の給電用金属膜6を電極として用いて、銅の電解メッキを行い、第1のメッキ層10(第4の金属からなる膜に相当)を形成する。第1の凹部5はアスペクト比が1以下なので、この第1のメッキ層10と先に形成した第1の給電用金属膜6によって、第1の凹部5は充填される構造となる(図1I)。次に、第1のメッキ層10が形成された面に支持用治具9を貼り付け直して、第2の給電用金属膜8を電極として用いて、銅の電解メッキを行い、第2のメッキ層11(第6の金属からなる膜に相当)を形成する。第2の凹部7はアスペクト比が1以下なので、この第2のメッキ層11と先に形成した第2の給電用金属膜8によって、第2の凹部7は充填される構造となる(図1J)。
支持用治具9を除去した基板1を図1(K)に示す。図に示すように基板1の両面には、第1、第2のメッキ層10、11及び第1、第2の給電用金属膜6、8が形成されているので、これらを除去するため、基板1両面を研磨し、基板1の両面を露出させ、ビア12を備えた基板1が完成する(図1L)。
次に第2の実施例について説明する。まず、スルーホール2が形成されたセラミックスからなる基板1上に、第1の実施例と異なりネガ型感光性ポリイミドからなる誘電体3を載置する(図2A)。次に第1の実施例同様、スキージ4を用いて、基板1表面に誘電体3を塗布する(図2B)。このとき粘度の高いポリイミドを用いると、基板1のスルーホール2の裏面側から誘電体3が流れ出すことはなく、スルーホール2内部が誘電体3で充填される(図2C)。
次に、基板1の一方の面から、レーザ光を照射し、ポリイミドを感光させる(図2D)。ここで、所定の深さ(スルーホール2のほぼ半分の深さ)のポリイミドが感光するように、レーザ光の焦点を設定する。その結果、スルーホール2のほぼ半分の深さのポリイミドのみが感光して硬化するが、その他の部分のポリイミドは感光しないので、硬化しないことになる。その後、リムーバーを用いて、感光していないポリイミドを除去すると、スルーホール2のほぼ半分の深さの位置に、厚さ10μm程度のブリッジ状の誘電体3が残され、その両端に凹部が形成される(図2E)。ここで、その一方の凹部を第1の凹部5とする。この第1の凹部5は、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。なお、ネガ型感光性ポリイミドの代わりに、ネガ型フォトレジストを用いることもできる。
次に、第1の凹部5が形成された基板1表面及び第1の凹部5内(側壁及び底面)を被覆するように、約0.5μmの第1の給電用金属膜6(第3の金属からなる膜に相当)を形成する(図2F)。この第1の給電用金属膜6は、第1の凹部5の側壁全面を被覆するように形成する必要があるので、スパッタ法により形成するのが好ましい。なお、第1の凹部5の側壁全面を被覆することができれば、無電解メッキ法、蒸着法などによって形成しても良い。
その後、第1の給電用金属膜6を形成した面の裏面側から、スルーホール内に残る誘電体3を除去し、第2の凹部7を形成する(図2G)。ここで、感光して硬化したポリイミドあるいはフォトレジストは、ドライエッチングまたはヒドラジン系エッチャントを用いたウエットエッチングにより除去することができる。この第2の凹部7も、第1の凹部5同様、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。次に、第2の凹部7を形成した基板1表面及び第2の凹部7内(側壁及び底面)を被覆するように、先に形成した第1の給電用金属膜6同様、約0.5μmの第2の給電用金属膜8(第5の金属からなる膜に相当)を形成する(図2H)。
次に、基板1を支持用治具9に貼り付け、第1の給電用金属膜6を電極として用いて、銅の電解メッキを行い、第1のメッキ層10(第4の金属からなる膜に相当)を形成する。第1の凹部5はアスペクト比が1以下なので、この第1のメッキ層10と先に形成した第1の給電用金属膜6によって、第1の凹部5は充填される構造となる(図2I)。次に、第1のメッキ層10が形成された面を支持用治具9に貼り付け直して、第2の給電用金属膜8を電極として用いて、銅の電解メッキを行い、第2のメッキ層11(第6の金属からなる膜に相当)を形成する。第2の凹部7はアスペクト比が1以下なので、この第2のメッキ層11と先に形成した第2の給電用金属膜8によって、第2の凹部7は充填される構造となる(図2J)。
支持用治具9を除去した基板1を図2(K)に示す。図に示すように基板1の両面には、第1、第2のメッキ層10、11及び第1、第2の給電用金属膜6、8が形成されているので、これらを除去するため、基板1両面を研磨し、基板1の表面を露出させ、ビア12を備えた基板1を完成する(図2L)。
次に第3の実施例について説明する。第1の実施例同様、スルーホール2が形成されたセラミックスからなる基板1上に、ポジ型フォトレジストからなる誘電体3を載置する(図3A)。次に、レジスト塗布用のスキージ4を用いて、基板1表面に誘電体3を塗布する(図3B)。このとき粘度の高いフォトレジストを用いると、基板1のスルーホール2の裏面側から誘電体3が流れ出すことはなく、スルーホール2内部が誘電体3で充填される(図3C)。
次に、基板1の一方の面から、紫外線を斜めに照射し、フォトレジストを露光させる(図3D)。その後、フォトレジストの現像液を用いて、露光したフォトレジストを除去し、三角形に開口する第1の凹部5を形成する(図3E)。この第1の凹部5は、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。
次に、第1の凹部5が形成された基板1表面及び第1の凹部5内(側壁及び底面)を被覆するように、約0.5μmの第1の給電用金属膜6(第3の金属からなる膜に相当)を形成する(図3F)。この第1の給電用金属膜6は、第1の凹部5の側壁全面を被覆するように形成する必要があるので、スパッタ法により形成するのが好ましい。なお、第1の凹部5の側壁全面を被覆することができれば、無電解メッキ法、蒸着法などによって形成しても良い。
その後、第1の給電用金属膜6を形成した面の裏面側から、誘電体3を全て除去し、三角形の第2の凹部7を形成する(図3G)。この第2の凹部7も、第1の凹部5同様、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。次に、第2の凹部7を形成した基板1表面及び第2の凹部7内(側壁及び底面)を被覆するように、先に形成した第1の給電用金属膜6同様、約0.5μmの第2の給電用金属膜8(第5の金属からなる膜に相当)を形成する(図3H)。
次に、基板1を支持用治具9に貼り付け、第1の給電用金属膜6を電極として用いて、銅の電解メッキを行い、第1のメッキ層10(第4の金属からなる膜に相当)を形成する。この第1のメッキ層10と先に形成した第1の給電用金属膜6によって、第1の凹部5は充填される構造となる(図2I)。次に、第1のメッキ層10が形成された面に支持用治具9を貼り付け直して、第2の給電用金属膜8を電極として用いて、銅の電解メッキを行い、第2のメッキ層11(第6の金属からなる膜に相当)を形成する。この第2のメッキ層11と先に形成した第2の給電用金属膜8によって、第2の凹部7は充填される構造となる(図3J)。このように第1の凹部5、第2の凹部7を三角形状とすると、特に穴埋め性が向上することが知られている。
支持用治具9を除去し4基板1を図3(K)に示す。図に示すように基板1の両面には、第1、第2のメッキ層10、11及び第1、第2の給電用金属膜6、8が形成されているので、これらを除去するため、基板1両面を研磨し、基板1の両面を露出させ、ビア12を備えた基板1が完成する(図3L)。
次に第4の実施例について説明する。まず、スルーホール2が形成されたセラミックスからなる基板1上に、第1の実施例と異なり低粘度ポジ型フォトレジストからなる液状の誘電体3を載置する(図4A)。次に第1の実施例同様、レジスト塗布用のスキージ4を用いて、基板1表面に誘電体3を塗布する(図4B)。このとき粘度の低い(例えば35cSt程度)フォトレジストを用いると、圧力をかけなくても気泡を抱えることなくスルーホール2内部が誘電体3で充填される(図4C)。
次に、加熱して溶媒を蒸発させる。その結果、誘電体3の体積が減少して第1の凹部5が形成される(図4D)。このように形成された第1の凹部5は、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。
次に、第1の凹部5が形成された基板1表面及び第1の凹部5内(側壁及び底面)を被覆するように、約0.5μmの第1の給電用金属膜6(第3の金属からなる膜に相当)を形成する(図4E)。この第1の給電用金属膜6は、第1の凹部5の側壁全面を被覆するように形成する必要があるので、スパッタ法により形成するのが好ましい。なお、第1の凹部5の側壁全面を被覆することができれば、無電解メッキ法、蒸着法などによって形成しても良い。
その後、第1の給電用金属膜6を形成した面の裏面側から、誘電体3を全て除去し、第2の凹部7を形成する(図4F)。この第2の凹部7も、第1の凹部5同様、アスペクト比が1以下の通常のブラインドビアホールと同様の構造となる。次に、第2の凹部7を形成した基板1表面及び第2の凹部7内(側壁及び底面)を被覆するように、先に形成した第1の給電用金属膜6同様、約0.5μmの第2の給電用金属膜8(第5の金属からなる膜に相当)を形成する(図4G)。
次に、基板1を支持用治具9に貼り付け、第1の給電用金属膜6を電極として用いて、銅の電解メッキを行い、第1のメッキ層10(第4の金属からなる膜に相当)を形成する。この第1のメッキ層10と先に形成した第1の給電用金属膜6によって、第1の凹部5は充填される構造となる(図4H)。次に、第1のメッキ層10が形成された面に支持用治具9を貼り付け直して、第2の給電用金属膜8を電極として用いて、銅の電解メッキを行い、第2のメッキ層11(第6の金属からなる膜に相当)を形成する。この第2のメッキ層11と先に形成した第2の給電用金属膜8によって、第2の凹部7は充填される構造となる(図4I)。ここで、第2の凹部7の底部は、中央部分が盛り上がった構造となるが、周辺の隙間にも第2のメッキ層11は入り込み、充填することができる。
支持用治具9を除去した基板1を図4(J)に示す。図に示すように基板1の両面には、第1、第2のメッキ層10、11及び第1、第2の給電用金属膜6、7が形成されているので、これらを除去するため、基板1両面を研磨し、基板1の両面を露出させ、ビア12を備えた基板1が完成する(図4K)。
以上説明したように本発明によれば、アスペクト比が1.0を越えるスルーホールに、電解メッキ法を用いて金属を充填する場合でも、アスペクト比が1.0を越えないブラインドビアホールに金属を充填する方法と同等となるので、ボイド等が発生することはない。その結果、熱伝導性の良いビアを形成することができる。
なお、上記実施例の説明では、第1の給電用金属膜6及び第2の給電用金属膜8を形成した後、それぞれの表面に第1のメッキ層10及び第2のメッキ層11を形成する工程としたが、第1の給電用金属膜6を形成した後、第1のメッキ層10を形成し、その後第2の給電用金属膜8及び第2のメッキ層11を形成することも可能である。また、セラミック基板の代わりに、他の誘電体基板であっても、本発明によりスルーホールを埋め込むことができる。
また、スルーホール両端に形成するブラインドビアホールのアスペクト比は、1.0を越えない程度であれば、通常の方法でブラインドビアホールを充填することができて好ましいが、アスペクト比が1.0を越える場合であっても、ブラインドビアホール内を十分にメッキ金属で充填できる場合には、これを除外するものではない。本発明は、十分にメッキ金属を充填することができるブラインドビアホールを2つ形成することで、その2倍のアスペクト比のビアを形成することができるように構成したものである。
本発明の第1の実施例を説明する図である。 本発明の第2の実施例を説明する図である。 本発明の第3の実施例を説明する図である。 本発明の第4の実施例を説明する図である。 従来のブラインドビアホールのフィリング方法を説明する図である。 従来のスルーホールのフィリング方法を説明する図である。
符号の説明
1:基板、2:スルーホール、3:誘電体、4:スキージ、5:第1の凹部、6:第1の給電用金属膜、7:第2の凹部、8:第2の給電用金属膜、9:支持用治具、10:第1のメッキ層、11:第2のメッキ層、12:ビア、20:基板、21:ブラインドビアホール、22:無電解銅メッキ層、23:電解銅メッキ層、30:基板、31:スルーホール、32:金属薄膜、33:メッキ金属

Claims (6)

  1. 基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、
    前記スルーホール内に誘電体を充填する工程と、
    前記基板の一方の面から前記スルーホール内に充填した前記誘電体の一部を除去し、第1の凹部を形成する工程と、
    該第1の凹部内を第1の金属で充填する工程と、
    前記基板の他方の面から前記スルーホール内に残る前記誘電体を除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、
    該第2の凹部内を第2の金属で充填する工程とを含み、
    前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とするスルーホールフィリング方法。
  2. 基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、
    前記スルーホール内にフォトレジストあるいは感光性ポリイミドを充填する工程と、
    前記基板の一方あるいは他方の面から前記フォトレジストあるいは前記感光性ポリイミドを露光し、該露光の結果生じた溶解度の差を利用して、前記フォトレジストあるいは前記感光性ポリイミドの一部を除去し、前記第1の凹部を形成する工程と、
    該第1の凹部内を第1の金属で充填する工程と、
    前記基板の他方の面から前記スルーホール内に残る前記フォトレジストあるいは前記感光性ポリイミドを除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、
    該第2の凹部内を第2の金属で充填する工程とを含み、
    前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とするスルーホールフィリング方法。
  3. 基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、
    前記スルーホール内にネガ型フォトレジストあるいはネガ型ポリイミドを充填する工程と、
    該スルーホール内に充填された前記ネガ型フォトレジストあるいはネガ型ポリイミドの一部が露光され、未露光部の前記ネガ型フォトレジストあるいはネガ型ポリイミドを除去することにより、少なくとも前記基板の一方の面に開口する第1の凹部を形成する工程と、
    該第1の凹部内を第1の金属で充填する工程と、
    前記基板の他方の面から前記スルーホール内に残る露光された前記ネガ型フォトレジストあるいはネガ型ポリイミドを除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、
    該第2の凹部内を第2の金属で充填する工程とを含み、
    前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とするスルーホールフィリング方法。
  4. 基板に形成されたスルーホールに金属を充填するスルーホールフィリング方法において、
    前記スルーホール内に、液状誘電体を充填させた後、該充填された前記液状誘電体を加熱することにより、体積が減少した誘電体を前記スルーホール内に残し、少なくとも前記基板の一方の面に開口する第1の凹部を形成する工程と、
    該第1の凹部内を第1の金属で充填する工程と、
    前記基板の他方の面から前記スルーホール内に残る前記誘電体を除去し、底部に前記第1の金属を露出する第2の凹部を形成する工程と、
    該第2の凹部内を第2の金属で充填する工程とを含み、
    前記スルーホールを前記第1の金属と前記第2の金属によって充填することを特徴とするスルーホールフィリング方法。
  5. 請求項1乃至4いずれかに記載のスルーホールフィリング方法において、
    前記第1の凹部内を前記第1の金属で充填する工程は、前記第1の凹部を形成した後、前記基板の一方の面表面と前記第1の凹部内を第3の金属からなる膜で被覆した後、電解メッキ法により前記第1の凹部内に前記第4の金属を析出させる工程からなり、
    前記第2の凹部内を前記第2の金属で充填する工程は、前記第2の凹部を形成した後、前記基板の他方の面表面と前記第2の凹部内を第5の金属からなる膜で被覆した後、電解メッキ法により前記第2の凹部内に前記第6の金属を析出させる工程からなることを特徴とするスルーホールフィリング方法。
  6. 請求項5記載のスルーホールフィリング方法において、
    前記基板の一方の面及び他方の面の表面を被覆する前記第3の金属、前記第4の金属、前記第5の金属及び前記第6の金属を除去し、前記基板表面を露出する工程を含むことを特徴とするスルーホールフィリング方法。
JP2007076184A 2007-03-23 2007-03-23 スルーホールフィリング方法 Expired - Fee Related JP4925881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076184A JP4925881B2 (ja) 2007-03-23 2007-03-23 スルーホールフィリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007076184A JP4925881B2 (ja) 2007-03-23 2007-03-23 スルーホールフィリング方法

Publications (2)

Publication Number Publication Date
JP2008235755A true JP2008235755A (ja) 2008-10-02
JP4925881B2 JP4925881B2 (ja) 2012-05-09

Family

ID=39908169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076184A Expired - Fee Related JP4925881B2 (ja) 2007-03-23 2007-03-23 スルーホールフィリング方法

Country Status (1)

Country Link
JP (1) JP4925881B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211502A (ja) * 2012-03-30 2013-10-10 Shinko Seisakusho:Kk フィルドメッキを有する配線基板とその製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56156792A (en) * 1980-05-02 1981-12-03 Fujitsu Ltd Thickly plating method
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004288795A (ja) * 2003-03-20 2004-10-14 Tdk Corp 電子部品の製造方法および電子部品
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56156792A (en) * 1980-05-02 1981-12-03 Fujitsu Ltd Thickly plating method
JP2002261440A (ja) * 2001-03-01 2002-09-13 Sony Chem Corp フレキシブル配線基板の製造方法及びフレキシブル配線基板
JP2004288795A (ja) * 2003-03-20 2004-10-14 Tdk Corp 電子部品の製造方法および電子部品
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211502A (ja) * 2012-03-30 2013-10-10 Shinko Seisakusho:Kk フィルドメッキを有する配線基板とその製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端

Also Published As

Publication number Publication date
JP4925881B2 (ja) 2012-05-09

Similar Documents

Publication Publication Date Title
JP3786554B2 (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
US7765691B2 (en) Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
JPS62158393A (ja) プリント回路の製造方法
JP2011119567A (ja) プリント配線板の製造方法
JP2008219018A (ja) 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法
JP5379281B2 (ja) プリント基板の製造方法
KR100642167B1 (ko) 다층 회로의 제조방법
JP2006100631A (ja) 配線基板及びその製造方法
JP4925881B2 (ja) スルーホールフィリング方法
JP2004119968A (ja) 細線回路
US7799370B2 (en) Method of forming through hole and method of manufacturing electronic circuit
JP2004047836A (ja) プリント配線板とその製造方法
JPH05259639A (ja) プリント配線板の製造方法
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP2005236194A (ja) プリント配線板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JP2007317810A (ja) 金属配線の製造方法
JPH0233994A (ja) 回路製造方法
JPH02196494A (ja) 表面実装用プリント配線板の製造方法
JPH077264A (ja) 印刷配線板の製造方法
CN115551232A (zh) 一种改善电镀填孔空洞的电路板加工方法及电路板
JP2622848B2 (ja) プリント配線板の製造方法
JP2024515251A (ja) 電子用途のための両面構造化導電層を有するシートを製造するための方法
JPH04282887A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees