JPH0233994A - 回路製造方法 - Google Patents

回路製造方法

Info

Publication number
JPH0233994A
JPH0233994A JP1152033A JP15203389A JPH0233994A JP H0233994 A JPH0233994 A JP H0233994A JP 1152033 A JP1152033 A JP 1152033A JP 15203389 A JP15203389 A JP 15203389A JP H0233994 A JPH0233994 A JP H0233994A
Authority
JP
Japan
Prior art keywords
mask
layer
plating
mask layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1152033A
Other languages
English (en)
Inventor
Brent J Blumenstock
ブレンド　ジェイ　ブルメンストック
Jose A Ors
ジョセ　エー．アス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0233994A publication Critical patent/JPH0233994A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプリント配線板の製造方法に関する。
更に詳細には、本発明は高い導体密度と導体明確性の高
い要件を有するプリント配線板に関する。
［従来の技術］ プリント配線板（以下ｒＰＷＢＪという）は絶縁基板と
、その−ヒに形成された電子回路を画成する金属パター
ンとからなる。電子装置類は−・殻内に、ＰＷＢｉに実
装され、電子システムまたは電ｒサブシステムを形成す
る。例えば、１９７９年にマグロ−ヒル社から出版され
た、エフ・クームスΦジュニア著の“プリント配線板ノ
ーンドブ、ツク”という文献中に開示されているように
、回路を画成する金属パターンは、サブトラクティブ法
、アディティブ法またはセミアデイティブ法のような公
知の方法により形成することができる。
サブトラクティブ法の場合、ホラ１−ブレスラミネーシ
ョン法のような方法により金属層を絶縁基板上に接着さ
せる。次いで、ホトレジストを金属層上に塗布し、パタ
ーン形成用マスクを通して化学線で露光する。ホトレジ
ストを現像した後、金属層を選択的にエツチングし、所
望の導体パターンを画成する金属パターンを残す。
アディティブ法の場合、パターン形成相メッキマスクを
使用して絶縁基板の特定部分をマスクし、基板の露出部
分に金属をメッキする。基板表面を適正に前処理（例え
ば、触媒付Ｌ５）シた後、無電解メッキにより該表面上
に金属を直接メ、７キすることができる。この方法では
、基板を適当なメッキ浴中に浸漬しなければならない。
従って、説明するまでもなく、メッキマスクはメッキ浴
への暴露に耐えられるほど十分に頑丈でなければならな
い。所望の金属パターンの一部分を無電解メッキした後
、残りの部分をメンキするのに電気メソギ法を使用する
場合、この方法はセミアデイティブｌ去として知られて
いる。
［発明が解決しようとする課題］ 電子システムは・層複雑で、しかも、小形になる傾向が
あるので、より高い回路密度、最密充填および一層正確
に画成された導体などに関する要求が続いている。この
要求の一部分は、電子回路の一部分を画成する金属パタ
ーンを各々有する複数の基板が一緒に積層された多層Ｐ
ＷＨにより溝たすことができる。ＰＷＢ層同士の導体相
互接続は、導電性バイアと呼ばれる、隣接する層を貫く
ホールにより行われる。このような技術の存在にも拘ら
ず、必要な電流を伝導するのに十分な厚さの導体に対す
る要求、川に、−層接近した導体間隔を実現できるよう
な高い精度と明確性を有する導体に対する要求が続いて
いる。
サブトラクティブ法の場合、エツチングによる金属層の
アンダーカットのために、所望の高い精度を得ることは
困難であることが発見された。アディティブ法またはセ
ミアデイティブ法の場合、メッキされた金属の厚さに匹
敵する十分な厚さと、メッキ浴への暴露に耐えるだけの
十分な頑丈さと、しかもなお必要な精度でパターンを形
成することのできるメッキマスクを形成することは困難
であることが発見された。
ロドリゲスらに付Ｌ５された米国特許第４７５１１７２
号明細占には、−例として、電気泳動塗装によりメッキ
マスクを画成する方法が開示されている。この方法は、
メッキマスクを金属層上に付着させなければならないと
いう欠点を有する。
［課題を解決するための手段］ 本発明の−・実施例によれば、絶縁基板トで金属薄膜を
使用する方法で前記の問題点は全て解決される。この金
属薄膜は比較的厚い第１のマスク層で被覆されている。
この第１のマスク層を選択的に除去し、金属薄膜の所定
箇所を露出させる。次いで、この金属薄膜部分を除去し
、絶縁基板の所定箇所を露出させる。絶縁基板の露出部
分を、第１のマスク層に接触する比較的厚いメッキマス
ク層で被覆する。その後、第１のマスク層を除去し、ア
ディティブメッキ法におけるメッキマスクを画成する残
留メッキマスク層を残す。
このメッキマスクは比較的厚＜、シかも、メッキ浴への
暴露に耐えるだけの１・分な頑丈さを有しているが、パ
ターンが画成される明確性は、パターンを金属薄膜中に
画成できる明確性により著しく限定される。知られてい
るように、サブトラクティブ法によれば、極めて高い精
度で金属薄膜中に導体パターンを画成できる。この高い
精度は、結局、メッキマスクパターンが画成される精度
に移行される。本発明の別の利点は、メッキすべき絶縁
基板の部分が金属薄膜により既に被覆されているので、
電気メッキ法または無電解メッキ法の何れか簡！１１な
方法によりメッキできることである。
これらの目的および本発明のその他の目的、特徴および
利点は添付図面を参照しながら下記の説明が進につれて
一層明確になる。
［実施例コ 以下、図面を参照しながら本発明を更に詳細に説明する
。
第１図〜第５図を参照する。ここには、本発明の代表的
な実施例により多層プリント配線板の上面に導体パター
ンを形成する連続工程が模式的に示されている。多層Ｐ
ＷＢの一層の出発材料は絶縁基板１１のクラッドであり
、この基板の背中合わせに金属膜層１２および１３が存
在する。金属膜１３は極めて薄い（−膜内に、０．１７
ミル）。
従って、当然、必要な電流密度の伝導には不十分な厚さ
である。しかし、金属膜１２は必要な電流密度の伝導要
件を満たすのに十分な厚さを有する。
また、金属膜１２内に画成された回路はサブトラクティ
ブ法のような常法により形成することができる。最初に
、微小なホール！４（−膜内に、直径４〜２０ミル）を
金属膜層１２のところまで基板１１に穿設する。このホ
ールは、膜層１２と１３を導電的に相互接続するための
導電路と呼ばれる相互接続を構成する。ホール１４の側
面を触媒処理することが好ましい。これは後のメッキに
備えてホールを処理する公知技術である。膜層１３は好
ましくは銅であり、これは、所望の厚さを有する１／８
オンス銅として知られている。
次いで、金属膜１３の上面を比較的厚いホトレジスト層
１６で被覆する。このホトレジストは一般的に、厚さが
０．５〜２ミルの乾燥塗膜レジスト（好ましくは、水性
のレジスト）である。通常、ホトレジストは１ミル超の
厚さを有することが好ましい。これは下記の理由により
重要なことである。ホトレジストは所望の導体パターン
を描写するマスクを通して化学線で選択的に露光される
。
現像すると、金属膜１３の露光部分のホトレジスト部分
が選択的に除去される。その後、上面を金属エツチング
し、金属膜１３の露１１ｊ部分を除去し、第２図に示す
ような構造体を形成する。第２図は現像後の厚いホトレ
ジスト１６を示す。ホトレジストの所定部分を除去する
ことにより所望のパターンを画成する。このホトレジス
トは一般的に、厚さが０．５〜２ミルであり、カリフォ
ルニア州タスティンに所在のモートンサイオコール社の
グイナケムディビジョンから“ラミナーＨＧ”の登録商
標名で市販されている物質である。このホトレジストは
その厚さに拘らず、非常に高い精度で現像できる。金属
膜１３は非常に薄いので、金属膜１３の選択的エツチン
グも同様に著しく高い粘度で実施できる。また、その厚
さのために、金属膜１３を除去する際、アンダーカット
は事実上起こらない。厚いホトレジストは一般的に、粘
度が十分に高いので、図示されているように、微小孔１
４を橋絡する。このタイプの橋絡は当業界では“テンテ
ィングと呼ばれている。従って、ホトレジストは微小導
電路１４の“テント”と呼ばれる。
次に、第２図の構造体をメッキマスクとして使用するの
に適した材料で被覆する。この材料で被覆することによ
り第３図に示されるような、メッキマスク層１７が形成
される。このメッキマスク層は１９８７年５月２１日に
出願された米国特許出願第０５２３２６号明細書に開示
されているようなタイプの最初は液状のホトレジストで
あることが好ましい。この材料は環状無水物と適当な比
率で反応したエポギシアクリレート系の感光性高分子飼
料であり、以下ｒ　Ｐ　Ｉ）　Ｄ　Ｊと呼ぶ。この材料
を、符号１８の矢線で模式的に示されているような化学
線で露光することにより、この材料を硬化させ、第３図
に示されるように表面を固化させる。層１７の厚さは所
望の金属メッキ層の厚さ（例えば、０．Ｓ〜２．０ミル
）と大体等しい。（第６図で説明するように、メッキマ
スク層１７の名Ｉ」厚さはメッキされた金属の厚さより
も実際は若干薄い。）露光後、当業者に公知なように、
水酸化ナトリウム系溶液に５露することにより第１のホ
トレジスト層１６を剥離する。これにより、ホトレジス
ト層の上面に接着しているメッキマスク材料１７も全て
取り除かれ、第４図に示されるような構造体が得られる
。
第４図はパターン形成されたメッキマスク１７を示す。
これは本発明の本実施例の目的物である。
メッキマスク１７はメッキ処理に耐えられるように十分
に頑丈な材料から構成されており、また、メッキマスク
１７は非常に厚いが、その境界線は箸しく高い精度で形
成されている。なぜなら、精度を限定するものはホトレ
ジスト膜１６の境界線と稍密な金属膜１３のエツチング
能力だけだからである。ホトレジスト１６（例えば、ラ
ミナー■（Ｇ）を選択することにより、精度、明確性お
よびテンティングが得られる。ホトレジスト技術では、
層１６は極めて細い線幅を画成することもできると言わ
れている。しかし、ホトレジストは金属メッキ浴の酷烈
さに耐える必要がないので、ホトレジストをこのような
金属メッキ浴の酷烈さに耐えることのできる材料で構成
する必要はない。従って、マスク１７（一般的に、Ｐ’
ｌ）Ｄから構成されている）はメッキ浴の耐えるだけの
十分な頑丈さを有するが、同様な厚さの同様な組成物で
以前から達成されていた明確性よりも著しく高い明確性
で形成される。Ｐ　Ｄ　Ｄを使用する別の利点は、これ
が安定な誘電体材料であり、完成された構造体中に恒久
的に残って完成プリント配線板用の誘電体を構成できる
ことである。
その後、第４図の構造体をメッキ浴に浸漬し、ヒ面に厚
さが例えば、０．５〜１．５ミルになるまで金属メッキ
層１９をメッキし、第５図の構造体を得る。金属メッキ
層１９は公知の方法の無電解銅メッキにより析出させる
ことが好ましい。メッキ層１９の一部分は前記のセミア
デイティブ法に従って電気メッキにより形成することも
できる。
しかし、無電解メッキによれば、特に、微細な線および
微小な導電路に必要な、−層均一な被覆を形成すること
ができる。第４図の構造体は一般的に、多層配線板の一
部分なので、金属層１２（導電路は別として）は通常、
配線板の残りの構造体によりメッキ溶液からマスクされ
ている。一般的に、配線板は図示されている層と反対側
の別の外表面金属層を有するが、これも同様にして同時
にメ、７キされる。
第６図は第３図の−・部分（光線照射後）の拡大図であ
り、使用されている一つの実験的バージョンにおける相
対的寸法を示す部分も含まれている。
使用されたホトレジストの厚さは１．８ミルであった。
しかし、曲面のために、側壁部分の厚さは１．７ミルで
あった。従って、メッキマスク１７は、厚さが１．７ミ
ルよりも若干厚い金属メッキ用のマスクとして使用でき
た。何れにしろ、メッキマスクは１ミル超の厚さの金属
メッキを支持するのに十分な厚さでなければならない。
これは、程々の電流密度について通常必要とされる厚さ
である。第６図はまたマスク１６によるバイアホールの
テンティングを示すと共に、基板１１が別の絶縁基板２
０にラミネートされた多層配線板を示している。銅膜層
１３の厚さ、０．１７ミルは誇張されており、適正な膜
厚を示すものではない。
第７図〜第１３図は本発明の方法により、両面硬質配線
板として知られているタイプのＰＷＢの製造を示す。第
７図〜第１１図は、第１図における対応する工程と大体
同じの、メッキマスク１７とメッキ層１９の様々な製造
二［稈を示す。従って、第７図〜第１１図における参照
符号は第１図〜第５図における対応参照符号に対応して
いる。
本発明の方法の別の利点は、第１１図の構造体の」二面
がほぼ平坦であり、その結果、第１２図に示されるよう
に、ＰＤＤ材料の別の層２１を容易に塗布することがで
きることである。前記のように、Ｐ　Ｄ　Ｉ）メッキマ
スクは優れた透電体として作用し、かつ、二重構造特性
を適正に発揮するので、回路溝造体の恒久的部分として
残すことができる。従って、第１１図の構造体の上面は
誘電体層２１で被覆することができる。この誘電体層は
半田マスクとして使用することもできる。また、第１１
図の構造体の上面からの突出も比較的存在しないので、
被覆性が優れている。第１３図に示されているように、
金属メッキ１９の所定部分を露出させ、そして、金属層
１９により画成されるプリント回路に半田接点を形成で
きるようにするため、開口２２を誘電体層２１中にホト
リソグラフマスキングおよびエンチングにより形成する
こともできる。
この目的のために、層２１はＦｌｆ、　）ＩＩマスクと
して公知の方法で使用される。、＾主体層２１はＰ　Ｉ
）　Ｄから構成されている。これを化学線で露光し、前
記と同様に安定化させる。１透電体層の非露光部分は現
像中に除去され、＋１’＋記のように接点部分が露出さ
れる。
第１４図を参照する。両面硬質配線板中に形成される導
電性スルーホール２３は一般的に、第１図および第２図
に示されたタイプの多層配線板で形成された導電性バイ
ア（孔）よりも大きい。従って、ホールのテンティング
は信頼性がない。そのため、第１４図に示されるように
、仮用材２４を使用し、メッキマスクの形成中はスルー
ホールを閉塞しておくこともできる。用材を充填する前
に、公知の通り、ホール２３を触媒で処理し無電解メッ
キにより金属を析出させることができる。
用材２４は、ドライレジストフィルムを一時的に支持し
、そして、その後、スルーホールから容易に除去できる
適当な材料からなる。メッキマスクの形成は、第１図〜
第５図について説明したように、第１５図〜第１７図に
従って進行する。第１８図を参照する。ホトレジスト１
６を除去した後、用材２４を同様に除去し、触媒処理ス
ルーボール２３を再び露出させる。その後、スルーホー
ル２３の側壁に、前記と同じ方法により、メッキ金属１
９をメンキする。
ｉｌｆ記の本発明の様々な実施例は弔に本発明を例証す
るためのものであり、本発明にもとることなく、その他
の各種変更あるいは改変を為し得ることは当業者に自明
である。例えば、第５図では、本発明の方法は導体パタ
ーン１９を形成するためにだけしか使用されていないが
、下部導体１２のパターン形成に使用することもできる
。また、下部導体１２は、公知の多層ＰＷＢ技術により
、基板１１に引き続きラミネートされる別の絶縁基板−
１−に包含させることもできる。
［発明の効果］ 以」二説明したように、本発明の方法によれば、より高
い回路密度、最密充填および一層正確に画成された導体
パターンを有するプリント配線板を得ることができる。
【図面の簡単な説明】
第１図〜第５図は本発明の代表的な実施例によりプリン
ト配線板を製造する方法の連続工程を模式的に説明する
断面図である。 第６図は本発明の一実施例により導電性バイアを製造す
る一工程を模式的にボす断面図である。 第７図〜第１３図は本発明の別の実施例によりプリント
配線板を製造する方法の連続工程を模式的に説明する断
面図である。 第１４図〜第１９図は本発明の代表的な実施例によりメ
ッキスルーホールを製造する連続工程を模式的に説明す
る断面図である。 出願人：アメリカン　テレフォン　アンドテレグラフ　
カムパニー ＦＩＧ、　１ ＦＩＧ、１５ ＦＩＧ、　１６ ＦＩＧ、　６ ＦＩＧ、　１７ ＦＩＧ、１８ ＦＩＧ、　１９

Claims (8)

    【特許請求の範囲】
  1. （１）メッキマスクで基板を被覆し；メッキマスクの所
    定部分を選択的に除去し；基板をメッキ浴に暴露し；メ
    ッキマスクが除去された基板部分に金属を選択的にメッ
    キする；工程からなる回路製造方法において、 基板は金属薄膜で被覆された表面を有する絶縁基板から
    なり； 金属薄膜は第１のマスク層で被覆されており、この第１
    のマスク層を選択的に除去して金属薄膜の所定部分を露
    出させ； 金属薄膜の露出部分を除去して絶縁基板の所定部分を露
    出させ； 絶縁基板の露出部分を、第１のマスク層に接触するメッ
    キマスク層で被覆し；そして、 第１のマスク層を除去し、これにより、残りのメッキマ
    スク層がメッキマスクを画成する；ことを特徴とする回
    路製造方法。
  2. （２）第１のマスク層は感光性層であり、そして、第１
    のマスク層の選択的除去は第１のマスク層を化学線で選
    択的に露光し、そして、これを現像する工程からなるこ
    とを特徴とする請求項１記載の回路製造方法。
  3. （３）第１のマスク層の厚さは金属薄膜の厚さよりも著
    しく大きく、そして、メッキ金属層の厚さと大体同じ程
    度であることを特徴とする請求項２記載の回路製造方法
    。
  4. （４）第１のマスク層の厚さが１ミル超であることを特
    徴とする請求項３記載の回路製造方法。
  5. （５）第１のマスク層、メッキマスクおよびメッキ金属
    層の厚さは各々、１ミル超であることを特徴とする請求
    項４記載の回路製造方法。
  6. （６）メッキ金属層およびメッキマスクは一緒になって
    、大体連続的な上面を形成し；この上面は半田マスクで
    被覆され；半田マスクの所定部分を除去してメッキ金属
    層の所定部分を露出させ；そして、露出された金属層部
    分に半田接点を形成することを特徴とする請求項５記載
    の回路製造方法。
  7. （７）メッキマスクは安定な誘電体材料から構成されて
    おり、完成されたプリント配線板中の隣接導体を恒久的
    に絶縁することを特徴とする請求項６記載の回路製造方
    法。
  8. （８）メッキマスクは環状無水物と反応されたエポキシ
    アクリレート系の感光性高分子材料であることを特徴と
    する請求項７記載の回路製造方法。
JP1152033A 1988-06-27 1989-06-14 回路製造方法 Pending JPH0233994A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US211808 1988-06-27
US07/211,808 US4994349A (en) 1988-06-27 1988-06-27 Printed wiring board fabrication method

Publications (1)

Publication Number Publication Date
JPH0233994A true JPH0233994A (ja) 1990-02-05

Family

ID=22788437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1152033A Pending JPH0233994A (ja) 1988-06-27 1989-06-14 回路製造方法

Country Status (4)

Country Link
US (1) US4994349A (ja)
EP (1) EP0349161B1 (ja)
JP (1) JPH0233994A (ja)
DE (1) DE68904363T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529752A (ja) * 1991-07-24 1993-02-05 Cmk Corp プリント配線板の製造方法
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US6210746B1 (en) * 1999-05-28 2001-04-03 Unimicron Taiwan Corp. Method of fabricating a solder resist mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5489264A (en) * 1977-12-12 1979-07-16 Fujitsu Ltd Method of forming solder resist on printed board
JPS5750459A (en) * 1980-09-11 1982-03-24 Nec Corp Manufacture of hybrid integrated circuit
JPS62239592A (ja) * 1986-04-11 1987-10-20 富士通株式会社 導体パタ−ンの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL133909C (ja) * 1966-04-18
GB1165565A (en) * 1966-10-29 1969-10-01 Internat Computers Ltd Formerl Improvements in or relating to the Formation of Electrically Insulating Layers.
GB1194853A (en) * 1967-02-16 1970-06-17 Btr Industries Ltd A Method of Forming Printed Circuits
US3980483A (en) * 1972-04-24 1976-09-14 Nippon Oil Seal Industry Co., Ltd. Photocurable composition
US4606788A (en) * 1984-04-12 1986-08-19 Moran Peter L Methods of and apparatus for forming conductive patterns on a substrate
US4701351A (en) * 1986-06-16 1987-10-20 International Business Machines Corporation Seeding process for electroless metal deposition
GB8614868D0 (en) * 1986-06-18 1986-07-23 Ciba Geigy Ag Metallic patterns
US4751172A (en) * 1986-08-01 1988-06-14 Shipley Company Inc. Process for forming metal images
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
GB8801736D0 (en) * 1988-01-27 1988-02-24 Ciba Geigy Ag Method of making patterns

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5489264A (en) * 1977-12-12 1979-07-16 Fujitsu Ltd Method of forming solder resist on printed board
JPS5750459A (en) * 1980-09-11 1982-03-24 Nec Corp Manufacture of hybrid integrated circuit
JPS62239592A (ja) * 1986-04-11 1987-10-20 富士通株式会社 導体パタ−ンの形成方法

Also Published As

Publication number Publication date
EP0349161B1 (en) 1993-01-13
DE68904363D1 (de) 1993-02-25
US4994349A (en) 1991-02-19
DE68904363T2 (de) 1993-05-06
EP0349161A2 (en) 1990-01-03
EP0349161A3 (en) 1990-05-09

Similar Documents

Publication Publication Date Title
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
US6039889A (en) Process flows for formation of fine structure layer pairs on flexible films
US4915983A (en) Multilayer circuit board fabrication process
US5218761A (en) Process for manufacturing printed wiring boards
US5137618A (en) Methods for manufacture of multilayer circuit boards
US8136240B2 (en) Method of forming a substrate having a plurality of insulator layers
EP0373356A1 (en) Circuit board
US5733468A (en) Pattern plating method for fabricating printed circuit boards
KR100642167B1 (ko) 다층 회로의 제조방법
KR20010051541A (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
EP0337986B1 (en) Multilayer circuit board fabrication process
JPH05259639A (ja) プリント配線板の製造方法
US5905018A (en) Method of preparing a substrate surface for conformal plating
US4994349A (en) Printed wiring board fabrication method
JPH06268355A (ja) プリント配線板およびその製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
CN114641136B (zh) 电路板的铜层凸台制作方法及电路板
JPH06252529A (ja) プリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法
JPH077264A (ja) 印刷配線板の製造方法
JPH118465A (ja) アディティブ法プリント配線板の製造方法
JP3648753B2 (ja) 配線基板の製造方法
JPH10335786A (ja) 高密度プリント配線基板の製造方法
JPS6159891A (ja) 印刷配線板の製造方法