JP3786554B2 - フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 - Google Patents
フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 Download PDFInfo
- Publication number
- JP3786554B2 JP3786554B2 JP2000003021A JP2000003021A JP3786554B2 JP 3786554 B2 JP3786554 B2 JP 3786554B2 JP 2000003021 A JP2000003021 A JP 2000003021A JP 2000003021 A JP2000003021 A JP 2000003021A JP 3786554 B2 JP3786554 B2 JP 3786554B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- photoresist layer
- layer
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、両面多層プリント回路基板の製造に係り、特に、膜を通るバイアと膜の両面上の導電性パッドとの間の整列を維持するフレキシブル膜基板を用いてこのような構造体を製造する方法に関する。
【０００２】
【従来の技術】
両面多層回路基板は、集積回路の実装密度を増大するため半導体産業に普及している。このような回路基板は、典型的に、両面に印刷回路を有する平面状基板から作成される。基板の表面上の導電層は、基板の中を通して作成された導電性バイアにより相互連結される。典型的なプロセスフローにおいて、バイア（基板を貫通するときにはスルーホールとも呼ばれる）は、基板にドリル又はパンチによって穿孔し、次に、孔の非導電性表面に金属が無電解堆積させられる。バイアのいずれかの端に接続された導電性パッドは、フォトレジスト層を露光することによって画成され、次に、めっき工程が続けられる。
【０００３】
ポリイミド膜から作成されたフレキシブル基板は、両面多層印刷回路基板を作成するため使用されるタイプの基板である。このようにして製作されたフレキシブル回路は、薄いフレキシブル誘電膜（例えば、ポリイミド）に接合された導体の配列である。このような構造体は３次元構造回路の特性を有し、多平面構造に成形され、特定の領域で硬化され、特定用途のためのバッカーボードに成形され得る。相互連結として使用されるときに、フレキシブル回路ベースの相互連結が従来のケーブル配線に対し主な有利な点は、信頼性の向上と、寸法及び重量の低減と、機械的コネクタの除去と、配線間違いの除去と、インピーダンス制御及び信号品質の向上と、回路の簡略化と、動作温度範囲の拡大と、回路の高密度化である。殆どのアプリケーションにおいて、コストの低下はフレキシブル回路を使用する別の利点である。一般的に、フレキシブル回路は、標準的な剛性プリント回路基板に対し、軽量化と回路の高密度化の利点がある。
【０００４】
フレキシブル回路基板には上記のような利点があるにもかかわらず、フレキシブル基板が両面実装回路の作成中に使用されるとき、ある種の問題点を生ずる。特に、このような構造体を作成するため使用されている従来のプロセスフローは、基板に作成されたバイア（又は、スルーホール）と、基板の表面に作成された導電性パッドとの間の正確なアライメントを保つことが困難である。その理由は、基板膜が典型的に回路の製作中に収縮又は膨張するため、すなわち、膜寸法が導電性バイア及び膜上のパッドを作成するため使用されるプロセス中に不安定だからである。微細な構造体プロセスの場合（すなわち、１００ミクロン未満の寸法及び５０ミクロン未満のラインピッチを有する導電性パッドを作成するため使用されるプロセスの場合）、基板の寸法の僅かな変化でもバイアとパッドのアライメントミスを生じる。バイアとパッドのサイズがより高密度の回路を実現するため縮小されると共に、バイアとパッドのアライメントに対する要求を満たすことが、特に、フレキシブル基板材料の場合に一層困難になる。その上、従来のプロセスフローは、多少複雑であり、２回のフォトレジストの塗布及び露光を必要とする。
【０００５】
バイア及びパッドを作成する従来の第１の方法において、バイア作成工程と、トレース／パッドパターニング工程は、メタライゼーションのような中間プロセス工程によって分離される。中間工程は、基板膜の寸法を著しく変化させ、バイアとパッドの間の不整合を生じさせる。例えば、「半加算的」プロセスと呼ばれる従来のプロセスには、（１）原材料（すなわち、銅クラッド付き又は銅クラッド無しの誘電膜）の調製、（２）バイア又はスルーホールの作成、（３）バイア又はスルーホールの洗浄、（４）薄いメタライゼーション層（例えば、スパッタリング又は無電解めっきされたシード層）の形成、（５）フォトレジストによる基板の被覆とパターニング、（６）画成されたパッド領域のめっき、（７）レジストの除去、及び、（８）シードエッチングの実行が含まれる。このプロセスフローにおいて、バイア作成工程とパターニング工程は、フレキシブル基板に著しい寸法の変化を生じさせるメタライゼーション工程によって分離されている。
【０００６】
バイア及びパッドを作成するための「減算的」プロセスと呼ばれる従来の第２の方法は、（１）原材料（例えば、銅クラッド付き又は銅クラッド無しの誘電膜）の調製、（２）バイア又はスルーホールの作成、（３）薄いメタライゼーション層の作成、（４）基板表面の全体的な電気めっき、（５）フォトレジストによる基板の被覆とパターニング、及び、（６）パッド及びラインを形成するためのパターニングされた領域のエッチングを含む。しかし、この第２の方法によるプロセスは、バイア／パッドの位置合わせが２回のメタライゼーション工程による影響を受け、基板の寸法、すなわち、パッドとバイアの間のアライメントに悪影響を与えるという問題を生じる。
【０００７】
【発明が解決しようとする課題】
したがって、本発明は、上記の従来の方法の欠点が解決され、微細構造素子の製作に適した、フレキシブル基板の両面上の導電性物の間に適切に整列された導電性バイアを作成する方法の提供を目的とする。
【０００８】
【課題を解決するための手段】
本発明は、フレキシブル基板の両面に作成された回路素子の間に導電性バイアを形成する方法を取り扱う。本発明の一実施例において、プロセスは、両面に銅層が設けられたフレキシブル膜ポリイミド基板から始まる。両面の銅はフォトレジストで被覆される。制御されたレーザードリルを使用して非貫通バイアが上部銅層及び基板を通して穿孔される。次に、フォトレジストが露光（パターニング）される。めっき処理は、導電性材料でバイアを充填するため使用される。続いて、レジストが現像され、銅層の表面上のライン及びパッドはめっきされる。フォトレジストは除去される。本実施例の一変形例では、フォトレジストはレーザーを用いてバイアを穿孔する前に露光される。本発明のプロセスの他の一実施例では、非貫通バイアの代わりにスルーホールが穿孔される。次に、フォトレジスト層が露光される。続いて、スルーホール側壁がメタライゼーション処理される。レジストが現像され、銅層の表面上のライン及びパッド構造体はめっきされる。この実施例の一変形例では、フォトレジストがスルーホールを穿孔する前に露光される。いずれの実施例の場合でも、レジストの露光と、バイア又はスルーホールのレーザー穿孔との間には、基板の寸法に悪影響を与えるプロセス工程が介在しない。これは、プロセスの間にフレキシブル基板の寸法に変化を生じさせないために役立ち、導電性バイアと、銅層に作成されたパッドとの間の適切なアライメントが保たれる。
【０００９】
請求項１に係る発明は、導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われる。すなわち、請求項２に係る発明では、第１工程、第２工程、第３工程の順番に行われ、請求項３に係る発明では、第２工程、第１工程、第３工程の順番に行われ、請求項４に係る発明では、第１工程、第３工程、第２工程の順番に行われる。
【００１０】
また、請求項５に係る発明では、上記フォトレジスト層を形成する工程は、上記誘電性基板の他方の面に設けられた第２の導電層に第２のフォトレジスト層を形成する工程を含み、
上記フォトレジスト層を露光する工程は、化学線のパターンで上記第２のフォトレジスト層を露光する工程を含み、
上記フォトレジスト層を現像する工程は、上記第２のフォトレジスト層を現像する工程を含み、
上記導電性トレースを画成する工程は、上記現像された第２のフォトレジスト層をマスクとして用いて、上記第２のフォトレジスト層の下側にある上記第２の導電性層に導電性トレースを画成する工程を含む。
【００１１】
請求項６に係る発明は、導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、上記誘電性基板、及び、上記誘電性基板の他方の面に設けられた第２の導電層を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われ、すなわち、第１工程、第２工程、第３工程の順番、第２工程、第１工程、第３工程の順番、又は、第１工程、第３工程、第２工程の順番に行われる。
【００１２】
また、上記フォトレジスト層を形成する工程は、上記誘電性基板の他方の面に設けられた上記第２の導電層に第２のフォトレジスト層を形成する工程を含み、上記アパーチャを形成する工程により形成される上記アパーチャは上記第２のフォトレジスト層を貫通し、
上記フォトレジスト層を露光する工程は、化学線のパターンで上記第２のフォトレジスト層を露光する工程を含み、
上記フォトレジスト層を現像する工程は、上記第２のフォトレジスト層を現像する工程を含み、
上記導電性トレースを画成する工程は、上記現像された第２のフォトレジスト層をマスクとして用いて、上記第２のフォトレジスト層の下側にある上記第２の導電性層に導電性トレースを画成する工程を含む。
【００１３】
【発明の実施の形態】
本発明は、フレキシブル基板の両面に、導電性バイア又はスルーホールによって接続された微細な構造体を作成するプロセスを取り扱う。本発明の方法は、基板表面上に作成された導電性パッドと、バイアとの間に適切なアライメントを維持することができる。このアライメントの維持は、バイア穿孔工程と、導電性パッドのためのフォトレジストパターニング工程を、時間的に相互に接近させて実行すること、すなわち、基板に寸法的な変化を生じさせ得る他の工程を介在させないで実行することによって達成される。
【００１４】
本発明は、典型的に、フレキシブルポリマー膜（例えば、ポリイミド）から作成された基板の両面に導電性ライン及びパッドを備えた微細な構造体層の対を製作する場合に特に有効である。両面上のパッドは、導電性材料で充填されたバイアによって電気的に接続される。ライン及びパッドは、所望のアプリケーションに応じて、寸法と間隔が異なる。
【００１５】
図１の（Ａ）乃至（Ｅ）には、本発明の方法の第１の実施例に従って、微細な構造体層の対を作成するプロセスフローが示されている。図１の（Ａ）に示されるように、最初の構造体は、両面に導電層１２（典型的に銅）が作成されたポリイミド基板１０である。典型的な一例では、基板１０は５０ミクロンの厚さであり、２０乃至１００ミクロンの範囲内の厚さの誘電層を使用してもよい。導電層１２は、典型的に０．２ミクロンから数ミクロンの厚さを有するが、１０ミクロン以上の厚さの導電層を使用してもよい。導電層は、適当な従来公知のプロセス、例えば、積層法、スパッタリング法、堆積法、めっき法などを用いて基板に塗布される。
【００１６】
フォトレジスト層１４及び１５（図１の（Ｂ））は、基板１０の両面に、すなわち、各導電層１２の上部に塗布される。フォトレジスト層１４及び１５は、作成されるデバイスの要求条件に依存して、液体フォトレジスト（一般的にポジレジスト）タイプ、又は、乾燥膜フォトレジスト（一般的にネガレジスト）タイプである。典型的に、液体レジストは、微細なライン構造体（すなわち、ピッチが３０ミクロン未満の構造体）を作成するため使用される。このようなレジストの一例は、ＡＺＰ ４６２０であり、AZ Electronic Material，615 Palomar Ave., Sunnyvale，CA 94086から入手可能である。適当な乾燥膜レジストには、Riston、MacDermid及びMortonの乾燥膜レジストが含まれる。乾燥膜レジストは、典型的に、表面に積層され、一方、液体レジストは（小さいパネルの場合には）スピンコーティングされ、浸漬コーティング、押出しコーティング、又は、その他の適当なコーティング手段を用いて塗布することができる。
【００１７】
フォトレジスト層は、次に、半導体産業の分野で周知のフォトリソグラフィ技術を用いて映像化（露光）される。レジスト層はこの段階では現像されないことに注意する必要がある。非貫通バイア１６は、上部フォトレジスト層１４と、上部導電層１２と、基板１０を通して穿孔され、下部導電層で止められる。制御されたレーザー穿孔又は他の適当な手段がこの目的のため使用される。これにより得られた構造体が図１の（Ｂ）に示されている。
【００１８】
次に、バイアの側壁は洗浄される。これは、湿式化学的洗浄、プラズマ洗浄、或いは、その外の適当な方法によって行われる。例えば、バイア側壁は、湿式化学的手段及びＣＦ４／Ｏ２プラズマを用いて行われる。硫酸、クロム酸、又は、過マンガン酸カリウムは、化学的洗浄剤として使用され、硫酸又はクロム酸が好ましい。
めっきプロセスは、導電性材料１８、典型的には銅でバイア１６を充填する。バイアめっきは、下部導電層をシード層として使用し、バイアを充填するまで堆積させることによって行われる。このような状況では、上部導電層は、バイアが上部シード層に到達するまでめっき中に電気的に接続されない。このようなバイアめっき方法の利点は、バイア側壁が電気めっきの前にメタライゼーション処理されなくてもよい点である。この目的のため使用され得る電気めっき方法は、本願の基礎出願と同日に出願され、本願出願人に譲受され、参考のためここに引用された米国特許出願“METHOD FOR ELCTROPLATING VIAS OR THROUGH HOLES IN SUBSTRATES HAVING CONDUCTORS ＯＮ BOTH SIDES”に記載されている。このプロセスによって得られた構造体は図１の（Ｃ）に示されている。
【００１９】
次に、導電性ライン及び導電性パッドが求められる上部導電性表面及び下部導電性表面１２に領域を画成するため、フォトレジストが現像される。めっきプロセスは、導電性ライン及びパッド２０を作成するため使用される。めっきプロセスは、上部表面１２の導電性構造体を充填されたバイア１６に電気的に接続するためにも作用する。これにより得られた構造体は図１の（Ｄ）に示されている。
【００２０】
次に、残りのフォトレジストが除去され、シードエッチングプロセスが行われる。過硫酸アンモニアは銅シードをエッチングするため使用できる。他の銅腐食剤を使用してもよい。過マンガン酸カリウムは、誘電膜への粘着性を高めるべくＣｒ層が銅シード堆積の前にスパッタリングされている場合に、Ｃｒシードをエッチングするため使用される。これにより得られた構造体は図１の（Ｅ）に示されている。
【００２１】
フォトレジスト露光工程とレーザーバイア穿孔工程は、開示されたプロセスフローの中で入れ替えても良いことに注意する必要がある。しかし、本発明の重要な局面は、フォトレジスト露光工程とレーザーバイア穿孔工程の間に、バイアと、フォトレジスト露光によって画成された導電性パッドとの間のアライメントに影響を与え得る他のプロセス工程が介在しないことである。
【００２２】
上部レジスト層にパターニングされた形状と、下部レジスト層にパターニングされた形状との間のアライメントを保つため、アライメントマークが使用される。このようなマークは、バイアをドリルで穿孔する時に使用されるレーザー出力とは異なるレーザー出力を使用して膜に穿孔される。例えば、アライメントマークは、バイアを穿孔するために使用されるレーザー出力よりも高いレーザー出力を使用してドリル加工される。レーザードリルのプログラマブルな特質のため、図１に示されたような閉鎖したバイアを穿孔することが可能である。閉鎖バイアを穿孔する場合に、レーザーは、前半のレーザーパルスが上部導電層を穿孔し、後半のレーザーパルス（低出力）は誘電体だけに穿孔し、下部導電層を貫通しないようにプログラムされる。かくして、異なる出力を備えた多種類のパルスが閉鎖バイアを穿孔するため使用され得る。
【００２３】
図２の（Ａ）乃至（Ｄ）には、本発明の方法の第２の実施例に従って、微細な構造体層の対を作成するプロセスフローが示されている。図２の（Ａ）に示されるように、最初の構造体は、両面に導電層１２（典型的に銅）が作成されたポリイミド基板１０である。図１に示された実施例と同様に、基板１０は、典型的に５０ミクロンの厚さであり、電層１２は、０．２ミクロンから数ミクロンの厚さを有する。導電層は、適当な従来公知のプロセスを用いて基板に塗布される。
【００２４】
フォトレジスト層１４及び１５（図２の（Ｂ））は、基板１０の両面に、すなわち、各導電層１２の上部に塗布される。フォトレジスト層１４及び１５は、作成されるデバイスの要求条件に依存して、液体フォトレジスト（一般的にポジレジスト）タイプ、又は、乾燥膜フォトレジスト（一般的にネガレジスト）タイプである。上述のごとく、典型的に、液体レジストは、微細なライン構造体（すなわち、ピッチが３０ミクロン未満の構造体）を作成するため使用される。フォトレジスト層は、次に、半導体産業の分野で周知のフォトリソグラフィ技術を用いて映像化（露光）される。レジスト層はこの段階では現像されないことに注意する必要がある。スルーホール１７は、上部フォトレジスト層１４と、上部導電層１２と、基板１０と、下部導電層１２と、下部フォトレジスト層１２を通して穿孔される。レーザードリル、機械加工パンチ、又は、プラズマ若しくは湿式エッチングのような他の適当な方法がスルーホールを作成するため使用される。レーザー穿孔工程の後に、スルーホールの側壁を洗浄するため、洗浄工程が使用される。次に、無電解めっき又は直接めっきがスルーホール１７の側壁に金属層を作成するため使用される。これにより得られた構造体が図２の（Ｂ）に示されている。
【００２５】
次に、導電性ライン及び導電性パッドが求められる上部導電性表面及び下部導電性表面１２に領域を画成するため、フォトレジストが現像される。側壁金属層の作成中に、レジストの上部に作成された金属は、この工程中に除去される。これにより、スルーホールを充填するため使用される後段のめっき工程でレジスト上に金属層が作成されないことが保証される。次に、めっきプロセスは、導電性ライン及びパッド２０を作成し、導電性材料１８でスルーホール１７を充填するため使用される。好ましいめっきプロセスは、基板の両面が同時にめっきされる両面めっき処理であるが、片面めっき処理を使用しても構わない。これにより得られた構造体は図２の（Ｃ）に示される。この状況で使用するために適した片面めっき処理は、上記の米国特許出願“METHOD FOR ELCTROPLATING VIAS OR THROUGH HOLES IN SUBSTRATES HAVING CONDUCTORS ＯＮ BOTH SIDES”に記載されている。
【００２６】
スルーホールは、スルーホールの寸法とめっきされた材料の厚さとに応じて、めっきされた材料で完全に充填され、又は、完全には充填されない。必要に応じて、付加的なめっき工程がスルーホールを充填するため使用される。残りのフォトレジストが除去され、シードエッチングプロセスが行われる。得られた構造体は図２の（Ｄ）に示されている。図１を参照して説明した本発明の第１の実施例と同様に、フォトレジストパターニング（露光）工程と、バイア穿孔工程は、互いに時間的に接近した時点で行われ、フレキシブル膜に歪みを生じさせ得る介在工程は用いられない。この結果として、パターニングされた導電性ライン又はパッドと、スルーホールとの間で所望のアライメントが保たれる。
【００２７】
上記の説明で使用された用語及び表現は、本発明を制限するためではなく、本発明を説明するために使用されたものであり、このような用語及び表現を用いることによって、開示、説明された特徴、或いは、特徴の一部の均等物を除外する意図は無く、特許請求の範囲に記載された事項を逸脱することなく、種々の変形をなし得ることが認められる。
【００２８】
【発明の効果】
上記の説明の通り、微細構造素子の製作に適した、フレキシブル基板の両面上の導電性物の間に適切に整列された導電性バイアを作成するための本発明の回路基板の製造方法によれば、レジストの露光と、バイア又はスルーホールのレーザー穿孔との間には、基板の寸法に悪影響を与えるプロセス工程が介在しない。したがって、レジスト露光プロセスと、バイア又はスルーホール作成プロセスとの間にフレキシブル基板の寸法に変化が生じないので、導電性バイアと、銅層に作成されたパッドとの間の適切なアライメントが保たれる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｅ）は、本発明の方法の第１の実施例に従って、微細な構造体層の対を作成するプロセスフローを示す図である。
【図２】（Ａ）乃至（Ｄ）は、本発明の方法の第２の実施例に従って、微細な構造体層の対を作成するプロセスフローを示す図である。
【符号の説明】
１０ 基板
１２ 導電層
１４ フォトレジスト層
１５ フォトレジスト層
１６ バイア
１７ スルーホール
１８ 導電性材料
２０ 導電性ライン及びパッド
【発明が属する技術分野】
本発明は、両面多層プリント回路基板の製造に係り、特に、膜を通るバイアと膜の両面上の導電性パッドとの間の整列を維持するフレキシブル膜基板を用いてこのような構造体を製造する方法に関する。
【０００２】
【従来の技術】
両面多層回路基板は、集積回路の実装密度を増大するため半導体産業に普及している。このような回路基板は、典型的に、両面に印刷回路を有する平面状基板から作成される。基板の表面上の導電層は、基板の中を通して作成された導電性バイアにより相互連結される。典型的なプロセスフローにおいて、バイア（基板を貫通するときにはスルーホールとも呼ばれる）は、基板にドリル又はパンチによって穿孔し、次に、孔の非導電性表面に金属が無電解堆積させられる。バイアのいずれかの端に接続された導電性パッドは、フォトレジスト層を露光することによって画成され、次に、めっき工程が続けられる。
【０００３】
ポリイミド膜から作成されたフレキシブル基板は、両面多層印刷回路基板を作成するため使用されるタイプの基板である。このようにして製作されたフレキシブル回路は、薄いフレキシブル誘電膜（例えば、ポリイミド）に接合された導体の配列である。このような構造体は３次元構造回路の特性を有し、多平面構造に成形され、特定の領域で硬化され、特定用途のためのバッカーボードに成形され得る。相互連結として使用されるときに、フレキシブル回路ベースの相互連結が従来のケーブル配線に対し主な有利な点は、信頼性の向上と、寸法及び重量の低減と、機械的コネクタの除去と、配線間違いの除去と、インピーダンス制御及び信号品質の向上と、回路の簡略化と、動作温度範囲の拡大と、回路の高密度化である。殆どのアプリケーションにおいて、コストの低下はフレキシブル回路を使用する別の利点である。一般的に、フレキシブル回路は、標準的な剛性プリント回路基板に対し、軽量化と回路の高密度化の利点がある。
【０００４】
フレキシブル回路基板には上記のような利点があるにもかかわらず、フレキシブル基板が両面実装回路の作成中に使用されるとき、ある種の問題点を生ずる。特に、このような構造体を作成するため使用されている従来のプロセスフローは、基板に作成されたバイア（又は、スルーホール）と、基板の表面に作成された導電性パッドとの間の正確なアライメントを保つことが困難である。その理由は、基板膜が典型的に回路の製作中に収縮又は膨張するため、すなわち、膜寸法が導電性バイア及び膜上のパッドを作成するため使用されるプロセス中に不安定だからである。微細な構造体プロセスの場合（すなわち、１００ミクロン未満の寸法及び５０ミクロン未満のラインピッチを有する導電性パッドを作成するため使用されるプロセスの場合）、基板の寸法の僅かな変化でもバイアとパッドのアライメントミスを生じる。バイアとパッドのサイズがより高密度の回路を実現するため縮小されると共に、バイアとパッドのアライメントに対する要求を満たすことが、特に、フレキシブル基板材料の場合に一層困難になる。その上、従来のプロセスフローは、多少複雑であり、２回のフォトレジストの塗布及び露光を必要とする。
【０００５】
バイア及びパッドを作成する従来の第１の方法において、バイア作成工程と、トレース／パッドパターニング工程は、メタライゼーションのような中間プロセス工程によって分離される。中間工程は、基板膜の寸法を著しく変化させ、バイアとパッドの間の不整合を生じさせる。例えば、「半加算的」プロセスと呼ばれる従来のプロセスには、（１）原材料（すなわち、銅クラッド付き又は銅クラッド無しの誘電膜）の調製、（２）バイア又はスルーホールの作成、（３）バイア又はスルーホールの洗浄、（４）薄いメタライゼーション層（例えば、スパッタリング又は無電解めっきされたシード層）の形成、（５）フォトレジストによる基板の被覆とパターニング、（６）画成されたパッド領域のめっき、（７）レジストの除去、及び、（８）シードエッチングの実行が含まれる。このプロセスフローにおいて、バイア作成工程とパターニング工程は、フレキシブル基板に著しい寸法の変化を生じさせるメタライゼーション工程によって分離されている。
【０００６】
バイア及びパッドを作成するための「減算的」プロセスと呼ばれる従来の第２の方法は、（１）原材料（例えば、銅クラッド付き又は銅クラッド無しの誘電膜）の調製、（２）バイア又はスルーホールの作成、（３）薄いメタライゼーション層の作成、（４）基板表面の全体的な電気めっき、（５）フォトレジストによる基板の被覆とパターニング、及び、（６）パッド及びラインを形成するためのパターニングされた領域のエッチングを含む。しかし、この第２の方法によるプロセスは、バイア／パッドの位置合わせが２回のメタライゼーション工程による影響を受け、基板の寸法、すなわち、パッドとバイアの間のアライメントに悪影響を与えるという問題を生じる。
【０００７】
【発明が解決しようとする課題】
したがって、本発明は、上記の従来の方法の欠点が解決され、微細構造素子の製作に適した、フレキシブル基板の両面上の導電性物の間に適切に整列された導電性バイアを作成する方法の提供を目的とする。
【０００８】
【課題を解決するための手段】
本発明は、フレキシブル基板の両面に作成された回路素子の間に導電性バイアを形成する方法を取り扱う。本発明の一実施例において、プロセスは、両面に銅層が設けられたフレキシブル膜ポリイミド基板から始まる。両面の銅はフォトレジストで被覆される。制御されたレーザードリルを使用して非貫通バイアが上部銅層及び基板を通して穿孔される。次に、フォトレジストが露光（パターニング）される。めっき処理は、導電性材料でバイアを充填するため使用される。続いて、レジストが現像され、銅層の表面上のライン及びパッドはめっきされる。フォトレジストは除去される。本実施例の一変形例では、フォトレジストはレーザーを用いてバイアを穿孔する前に露光される。本発明のプロセスの他の一実施例では、非貫通バイアの代わりにスルーホールが穿孔される。次に、フォトレジスト層が露光される。続いて、スルーホール側壁がメタライゼーション処理される。レジストが現像され、銅層の表面上のライン及びパッド構造体はめっきされる。この実施例の一変形例では、フォトレジストがスルーホールを穿孔する前に露光される。いずれの実施例の場合でも、レジストの露光と、バイア又はスルーホールのレーザー穿孔との間には、基板の寸法に悪影響を与えるプロセス工程が介在しない。これは、プロセスの間にフレキシブル基板の寸法に変化を生じさせないために役立ち、導電性バイアと、銅層に作成されたパッドとの間の適切なアライメントが保たれる。
【０００９】
請求項１に係る発明は、導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われる。すなわち、請求項２に係る発明では、第１工程、第２工程、第３工程の順番に行われ、請求項３に係る発明では、第２工程、第１工程、第３工程の順番に行われ、請求項４に係る発明では、第１工程、第３工程、第２工程の順番に行われる。
【００１０】
また、請求項５に係る発明では、上記フォトレジスト層を形成する工程は、上記誘電性基板の他方の面に設けられた第２の導電層に第２のフォトレジスト層を形成する工程を含み、
上記フォトレジスト層を露光する工程は、化学線のパターンで上記第２のフォトレジスト層を露光する工程を含み、
上記フォトレジスト層を現像する工程は、上記第２のフォトレジスト層を現像する工程を含み、
上記導電性トレースを画成する工程は、上記現像された第２のフォトレジスト層をマスクとして用いて、上記第２のフォトレジスト層の下側にある上記第２の導電性層に導電性トレースを画成する工程を含む。
【００１１】
請求項６に係る発明は、導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、上記誘電性基板、及び、上記誘電性基板の他方の面に設けられた第２の導電層を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われ、すなわち、第１工程、第２工程、第３工程の順番、第２工程、第１工程、第３工程の順番、又は、第１工程、第３工程、第２工程の順番に行われる。
【００１２】
また、上記フォトレジスト層を形成する工程は、上記誘電性基板の他方の面に設けられた上記第２の導電層に第２のフォトレジスト層を形成する工程を含み、上記アパーチャを形成する工程により形成される上記アパーチャは上記第２のフォトレジスト層を貫通し、
上記フォトレジスト層を露光する工程は、化学線のパターンで上記第２のフォトレジスト層を露光する工程を含み、
上記フォトレジスト層を現像する工程は、上記第２のフォトレジスト層を現像する工程を含み、
上記導電性トレースを画成する工程は、上記現像された第２のフォトレジスト層をマスクとして用いて、上記第２のフォトレジスト層の下側にある上記第２の導電性層に導電性トレースを画成する工程を含む。
【００１３】
【発明の実施の形態】
本発明は、フレキシブル基板の両面に、導電性バイア又はスルーホールによって接続された微細な構造体を作成するプロセスを取り扱う。本発明の方法は、基板表面上に作成された導電性パッドと、バイアとの間に適切なアライメントを維持することができる。このアライメントの維持は、バイア穿孔工程と、導電性パッドのためのフォトレジストパターニング工程を、時間的に相互に接近させて実行すること、すなわち、基板に寸法的な変化を生じさせ得る他の工程を介在させないで実行することによって達成される。
【００１４】
本発明は、典型的に、フレキシブルポリマー膜（例えば、ポリイミド）から作成された基板の両面に導電性ライン及びパッドを備えた微細な構造体層の対を製作する場合に特に有効である。両面上のパッドは、導電性材料で充填されたバイアによって電気的に接続される。ライン及びパッドは、所望のアプリケーションに応じて、寸法と間隔が異なる。
【００１５】
図１の（Ａ）乃至（Ｅ）には、本発明の方法の第１の実施例に従って、微細な構造体層の対を作成するプロセスフローが示されている。図１の（Ａ）に示されるように、最初の構造体は、両面に導電層１２（典型的に銅）が作成されたポリイミド基板１０である。典型的な一例では、基板１０は５０ミクロンの厚さであり、２０乃至１００ミクロンの範囲内の厚さの誘電層を使用してもよい。導電層１２は、典型的に０．２ミクロンから数ミクロンの厚さを有するが、１０ミクロン以上の厚さの導電層を使用してもよい。導電層は、適当な従来公知のプロセス、例えば、積層法、スパッタリング法、堆積法、めっき法などを用いて基板に塗布される。
【００１６】
フォトレジスト層１４及び１５（図１の（Ｂ））は、基板１０の両面に、すなわち、各導電層１２の上部に塗布される。フォトレジスト層１４及び１５は、作成されるデバイスの要求条件に依存して、液体フォトレジスト（一般的にポジレジスト）タイプ、又は、乾燥膜フォトレジスト（一般的にネガレジスト）タイプである。典型的に、液体レジストは、微細なライン構造体（すなわち、ピッチが３０ミクロン未満の構造体）を作成するため使用される。このようなレジストの一例は、ＡＺＰ ４６２０であり、AZ Electronic Material，615 Palomar Ave., Sunnyvale，CA 94086から入手可能である。適当な乾燥膜レジストには、Riston、MacDermid及びMortonの乾燥膜レジストが含まれる。乾燥膜レジストは、典型的に、表面に積層され、一方、液体レジストは（小さいパネルの場合には）スピンコーティングされ、浸漬コーティング、押出しコーティング、又は、その他の適当なコーティング手段を用いて塗布することができる。
【００１７】
フォトレジスト層は、次に、半導体産業の分野で周知のフォトリソグラフィ技術を用いて映像化（露光）される。レジスト層はこの段階では現像されないことに注意する必要がある。非貫通バイア１６は、上部フォトレジスト層１４と、上部導電層１２と、基板１０を通して穿孔され、下部導電層で止められる。制御されたレーザー穿孔又は他の適当な手段がこの目的のため使用される。これにより得られた構造体が図１の（Ｂ）に示されている。
【００１８】
次に、バイアの側壁は洗浄される。これは、湿式化学的洗浄、プラズマ洗浄、或いは、その外の適当な方法によって行われる。例えば、バイア側壁は、湿式化学的手段及びＣＦ４／Ｏ２プラズマを用いて行われる。硫酸、クロム酸、又は、過マンガン酸カリウムは、化学的洗浄剤として使用され、硫酸又はクロム酸が好ましい。
めっきプロセスは、導電性材料１８、典型的には銅でバイア１６を充填する。バイアめっきは、下部導電層をシード層として使用し、バイアを充填するまで堆積させることによって行われる。このような状況では、上部導電層は、バイアが上部シード層に到達するまでめっき中に電気的に接続されない。このようなバイアめっき方法の利点は、バイア側壁が電気めっきの前にメタライゼーション処理されなくてもよい点である。この目的のため使用され得る電気めっき方法は、本願の基礎出願と同日に出願され、本願出願人に譲受され、参考のためここに引用された米国特許出願“METHOD FOR ELCTROPLATING VIAS OR THROUGH HOLES IN SUBSTRATES HAVING CONDUCTORS ＯＮ BOTH SIDES”に記載されている。このプロセスによって得られた構造体は図１の（Ｃ）に示されている。
【００１９】
次に、導電性ライン及び導電性パッドが求められる上部導電性表面及び下部導電性表面１２に領域を画成するため、フォトレジストが現像される。めっきプロセスは、導電性ライン及びパッド２０を作成するため使用される。めっきプロセスは、上部表面１２の導電性構造体を充填されたバイア１６に電気的に接続するためにも作用する。これにより得られた構造体は図１の（Ｄ）に示されている。
【００２０】
次に、残りのフォトレジストが除去され、シードエッチングプロセスが行われる。過硫酸アンモニアは銅シードをエッチングするため使用できる。他の銅腐食剤を使用してもよい。過マンガン酸カリウムは、誘電膜への粘着性を高めるべくＣｒ層が銅シード堆積の前にスパッタリングされている場合に、Ｃｒシードをエッチングするため使用される。これにより得られた構造体は図１の（Ｅ）に示されている。
【００２１】
フォトレジスト露光工程とレーザーバイア穿孔工程は、開示されたプロセスフローの中で入れ替えても良いことに注意する必要がある。しかし、本発明の重要な局面は、フォトレジスト露光工程とレーザーバイア穿孔工程の間に、バイアと、フォトレジスト露光によって画成された導電性パッドとの間のアライメントに影響を与え得る他のプロセス工程が介在しないことである。
【００２２】
上部レジスト層にパターニングされた形状と、下部レジスト層にパターニングされた形状との間のアライメントを保つため、アライメントマークが使用される。このようなマークは、バイアをドリルで穿孔する時に使用されるレーザー出力とは異なるレーザー出力を使用して膜に穿孔される。例えば、アライメントマークは、バイアを穿孔するために使用されるレーザー出力よりも高いレーザー出力を使用してドリル加工される。レーザードリルのプログラマブルな特質のため、図１に示されたような閉鎖したバイアを穿孔することが可能である。閉鎖バイアを穿孔する場合に、レーザーは、前半のレーザーパルスが上部導電層を穿孔し、後半のレーザーパルス（低出力）は誘電体だけに穿孔し、下部導電層を貫通しないようにプログラムされる。かくして、異なる出力を備えた多種類のパルスが閉鎖バイアを穿孔するため使用され得る。
【００２３】
図２の（Ａ）乃至（Ｄ）には、本発明の方法の第２の実施例に従って、微細な構造体層の対を作成するプロセスフローが示されている。図２の（Ａ）に示されるように、最初の構造体は、両面に導電層１２（典型的に銅）が作成されたポリイミド基板１０である。図１に示された実施例と同様に、基板１０は、典型的に５０ミクロンの厚さであり、電層１２は、０．２ミクロンから数ミクロンの厚さを有する。導電層は、適当な従来公知のプロセスを用いて基板に塗布される。
【００２４】
フォトレジスト層１４及び１５（図２の（Ｂ））は、基板１０の両面に、すなわち、各導電層１２の上部に塗布される。フォトレジスト層１４及び１５は、作成されるデバイスの要求条件に依存して、液体フォトレジスト（一般的にポジレジスト）タイプ、又は、乾燥膜フォトレジスト（一般的にネガレジスト）タイプである。上述のごとく、典型的に、液体レジストは、微細なライン構造体（すなわち、ピッチが３０ミクロン未満の構造体）を作成するため使用される。フォトレジスト層は、次に、半導体産業の分野で周知のフォトリソグラフィ技術を用いて映像化（露光）される。レジスト層はこの段階では現像されないことに注意する必要がある。スルーホール１７は、上部フォトレジスト層１４と、上部導電層１２と、基板１０と、下部導電層１２と、下部フォトレジスト層１２を通して穿孔される。レーザードリル、機械加工パンチ、又は、プラズマ若しくは湿式エッチングのような他の適当な方法がスルーホールを作成するため使用される。レーザー穿孔工程の後に、スルーホールの側壁を洗浄するため、洗浄工程が使用される。次に、無電解めっき又は直接めっきがスルーホール１７の側壁に金属層を作成するため使用される。これにより得られた構造体が図２の（Ｂ）に示されている。
【００２５】
次に、導電性ライン及び導電性パッドが求められる上部導電性表面及び下部導電性表面１２に領域を画成するため、フォトレジストが現像される。側壁金属層の作成中に、レジストの上部に作成された金属は、この工程中に除去される。これにより、スルーホールを充填するため使用される後段のめっき工程でレジスト上に金属層が作成されないことが保証される。次に、めっきプロセスは、導電性ライン及びパッド２０を作成し、導電性材料１８でスルーホール１７を充填するため使用される。好ましいめっきプロセスは、基板の両面が同時にめっきされる両面めっき処理であるが、片面めっき処理を使用しても構わない。これにより得られた構造体は図２の（Ｃ）に示される。この状況で使用するために適した片面めっき処理は、上記の米国特許出願“METHOD FOR ELCTROPLATING VIAS OR THROUGH HOLES IN SUBSTRATES HAVING CONDUCTORS ＯＮ BOTH SIDES”に記載されている。
【００２６】
スルーホールは、スルーホールの寸法とめっきされた材料の厚さとに応じて、めっきされた材料で完全に充填され、又は、完全には充填されない。必要に応じて、付加的なめっき工程がスルーホールを充填するため使用される。残りのフォトレジストが除去され、シードエッチングプロセスが行われる。得られた構造体は図２の（Ｄ）に示されている。図１を参照して説明した本発明の第１の実施例と同様に、フォトレジストパターニング（露光）工程と、バイア穿孔工程は、互いに時間的に接近した時点で行われ、フレキシブル膜に歪みを生じさせ得る介在工程は用いられない。この結果として、パターニングされた導電性ライン又はパッドと、スルーホールとの間で所望のアライメントが保たれる。
【００２７】
上記の説明で使用された用語及び表現は、本発明を制限するためではなく、本発明を説明するために使用されたものであり、このような用語及び表現を用いることによって、開示、説明された特徴、或いは、特徴の一部の均等物を除外する意図は無く、特許請求の範囲に記載された事項を逸脱することなく、種々の変形をなし得ることが認められる。
【００２８】
【発明の効果】
上記の説明の通り、微細構造素子の製作に適した、フレキシブル基板の両面上の導電性物の間に適切に整列された導電性バイアを作成するための本発明の回路基板の製造方法によれば、レジストの露光と、バイア又はスルーホールのレーザー穿孔との間には、基板の寸法に悪影響を与えるプロセス工程が介在しない。したがって、レジスト露光プロセスと、バイア又はスルーホール作成プロセスとの間にフレキシブル基板の寸法に変化が生じないので、導電性バイアと、銅層に作成されたパッドとの間の適切なアライメントが保たれる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｅ）は、本発明の方法の第１の実施例に従って、微細な構造体層の対を作成するプロセスフローを示す図である。
【図２】（Ａ）乃至（Ｄ）は、本発明の方法の第２の実施例に従って、微細な構造体層の対を作成するプロセスフローを示す図である。
【符号の説明】
１０ 基板
１２ 導電層
１４ フォトレジスト層
１５ フォトレジスト層
１６ バイア
１７ スルーホール
１８ 導電性材料
２０ 導電性ライン及びパッド
Claims (6)
- 導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われることを特徴とする方法。 - 導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する工程と、
化学線のパターンで上記フォトレジスト層を露光する工程と、
上記アパーチャ内に導電性材料のバイアを形成する工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有する方法。 - 導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
化学線のパターンで上記フォトレジスト層を露光する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する工程と、
上記アパーチャ内に導電性材料のバイアを形成する工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有する方法。 - 導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、及び、上記誘電性基板を通るアパーチャを形成する工程と、
上記アパーチャ内に導電性材料のバイアを形成する工程と、
化学線のパターンで上記フォトレジスト層を露光する工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有する方法。 - 上記フォトレジスト層を形成する工程は、上記誘電性基板の他方の面に設けられた第２の導電層に第２のフォトレジスト層を形成する工程を含み、
上記フォトレジスト層を露光する工程は、化学線のパターンで上記第２のフォトレジスト層を露光する工程を含み、
上記フォトレジスト層を現像する工程は、上記第２のフォトレジスト層を現像する工程を含み、
上記導電性トレースを画成する工程は、上記現像された第２のフォトレジスト層をマスクとして用いて、上記第２のフォトレジスト層の下側にある上記第２の導電性層に導電性トレースを画成する工程を含む、請求項１乃至４のうちいずれか一項記載の方法。 - 導電層が両面に設けられた誘電性基板からフレキシブル回路基板を製造する方法であって、
上記誘電性基板の一方の面に設けられた第１の導電層にフォトレジスト層を形成する工程と、
上記フォトレジスト層、上記第１の導電層、上記誘電性基板、及び、上記誘電性基板の他方の面に設けられた第２の導電層を通るアパーチャを形成する第１工程、化学線のパターンで上記フォトレジスト層を露光する第２工程、並びに、上記アパーチャ内に導電性材料のバイアを形成する第３工程を行う工程と、
上記第１の導電層の一部分を露出させるため上記露光されたフォトレジスト層を現像する工程と、
上記現像されたフォトレジスト層をマスクとして用いて、上記第１の導電性層に上記バイアと連結された少なくとも１本の導電性トレースを画成する工程と、
上記フォトレジスト層を除去する工程とを有し、
上記第１工程、上記第２工程、並びに、上記第３工程を行う工程において、上記第１工程が上記第３工程よりも先に行われることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US229502 | 1988-08-08 | ||
| US09/229,502 US6039889A (en) | 1999-01-12 | 1999-01-12 | Process flows for formation of fine structure layer pairs on flexible films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208901A JP2000208901A (ja) | 2000-07-28 |
| JP3786554B2 true JP3786554B2 (ja) | 2006-06-14 |
Family
ID=22861516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003021A Expired - Fee Related JP3786554B2 (ja) | 1999-01-12 | 2000-01-11 | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6039889A (ja) |
| JP (1) | JP3786554B2 (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908770B1 (en) * | 1998-07-16 | 2005-06-21 | Board Of Regents, The University Of Texas System | Fluid based analysis of multiple analytes by a sensor array |
| US6197664B1 (en) * | 1999-01-12 | 2001-03-06 | Fujitsu Limited | Method for electroplating vias or through holes in substrates having conductors on both sides |
| US7022517B1 (en) | 1999-07-16 | 2006-04-04 | Board Of Regents, The University Of Texas System | Method and apparatus for the delivery of samples to a chemical sensor array |
| US6939474B2 (en) * | 1999-07-30 | 2005-09-06 | Formfactor, Inc. | Method for forming microelectronic spring structures on a substrate |
| JP2001358442A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 半導体パッケージの実装構造 |
| WO2002003767A1 (en) * | 2000-06-29 | 2002-01-10 | 3M Innovative Properties Company | Multi-metal layer circuit |
| JP2002232135A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 |
| TWI228951B (en) * | 2001-04-27 | 2005-03-01 | Benq Corp | A manufacturing method of flexible circuit board |
| US7115986B2 (en) * | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
| JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
| TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
| KR100913510B1 (ko) * | 2001-10-01 | 2009-08-21 | 엑스에스아이엘 테크놀러지 리미티드 | 기계 가공 기판, 특히 반도체 웨이퍼 |
| SG104293A1 (en) | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
| US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
| SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
| SG115456A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
| SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| US6975035B2 (en) | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
| SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| US20030178388A1 (en) * | 2002-03-22 | 2003-09-25 | Phillips Kenneth L. | Inverted micro-vias |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| US7670962B2 (en) * | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
| US20040036170A1 (en) * | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
| US7071419B2 (en) * | 2003-10-08 | 2006-07-04 | Motorola, Inc. | Tear resistant flexible substrate |
| JP2005150263A (ja) * | 2003-11-13 | 2005-06-09 | Nitto Denko Corp | 両面配線回路基板 |
| US8101431B2 (en) * | 2004-02-27 | 2012-01-24 | Board Of Regents, The University Of Texas System | Integration of fluids and reagents into self-contained cartridges containing sensor elements and reagent delivery systems |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| JP3751625B2 (ja) * | 2004-06-29 | 2006-03-01 | 新光電気工業株式会社 | 貫通電極の製造方法 |
| KR100576652B1 (ko) | 2004-07-15 | 2006-05-08 | 엘지마이크론 주식회사 | 양면 배선기판의 제조방법 |
| US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
| US8377398B2 (en) | 2005-05-31 | 2013-02-19 | The Board Of Regents Of The University Of Texas System | Methods and compositions related to determination and use of white blood cell counts |
| DE102005042072A1 (de) * | 2005-06-01 | 2006-12-14 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
| JP4698296B2 (ja) * | 2005-06-17 | 2011-06-08 | 新光電気工業株式会社 | 貫通電極を有する半導体装置の製造方法 |
| KR100599088B1 (ko) * | 2005-06-20 | 2006-07-12 | 삼성전자주식회사 | 반도체 소자 패키지용 캡 및 그 제조방법 |
| US20090215646A1 (en) * | 2005-07-01 | 2009-08-27 | The Board Of Regents Of The University Of Texas Sy | System and method of analyte detection using differential receptors |
| CN100471362C (zh) * | 2005-09-21 | 2009-03-18 | 富葵精密组件(深圳)有限公司 | 柔性电路板的制作方法 |
| US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| US7557304B2 (en) * | 2006-11-08 | 2009-07-07 | Motorola, Inc. | Printed circuit board having closed vias |
| US7427562B2 (en) * | 2006-11-08 | 2008-09-23 | Motorla, Inc. | Method for fabricating closed vias in a printed circuit board |
| DE102006060205B3 (de) | 2006-12-18 | 2008-04-17 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung von Durchkontaktierungen und Leiterbahnen |
| US7752752B1 (en) * | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
| CN101389184B (zh) * | 2007-09-10 | 2010-08-25 | 英业达股份有限公司 | 印刷电路板的组合式贯孔结构 |
| KR100916646B1 (ko) * | 2007-11-26 | 2009-09-08 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| CN101657072B (zh) * | 2008-08-19 | 2011-12-21 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
| KR101006603B1 (ko) * | 2009-01-09 | 2011-01-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
| JP5565950B2 (ja) * | 2010-08-23 | 2014-08-06 | 京セラＳｌｃテクノロジー株式会社 | 配線基板の製造方法 |
| JP2014220330A (ja) * | 2013-05-07 | 2014-11-20 | 日立金属株式会社 | 光配線基板、光配線基板の製造方法、及び光モジュール |
| RU2543518C1 (ru) * | 2013-10-03 | 2015-03-10 | Общество с ограниченной ответственностью "Компания РМТ"(ООО"РМТ") | Способ изготовления двусторонней печатной платы |
| CN104105361B (zh) * | 2014-05-07 | 2018-08-31 | 深圳市环基实业有限公司 | 一种电路板选择性电镀导电孔的方法 |
| KR102268385B1 (ko) * | 2014-08-14 | 2021-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| TWI594671B (zh) * | 2014-12-17 | 2017-08-01 | Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method | |
| US9543224B1 (en) * | 2015-12-09 | 2017-01-10 | Intel IP Corporation | Hybrid exposure for semiconductor devices |
| TWI645483B (zh) * | 2017-06-30 | 2018-12-21 | 同泰電子科技股份有限公司 | 適於形成包括通孔的基板結構的製作方法 |
| US11342256B2 (en) * | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006740A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| CN110430697B (zh) * | 2019-08-29 | 2021-07-13 | 江苏上达电子有限公司 | 一种新型多层精细线路板的制作方法 |
| CN110446372B (zh) * | 2019-08-29 | 2021-07-27 | 江苏上达电子有限公司 | 一种改进型多层精细线路板的制作方法 |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| TWI740716B (zh) * | 2020-11-16 | 2021-09-21 | 旭德科技股份有限公司 | 基板結構 |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| CN114980497A (zh) * | 2021-02-20 | 2022-08-30 | 嘉联益电子(昆山)有限公司 | 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构 |
| CN114980567B (zh) * | 2021-02-20 | 2024-03-19 | 嘉联益电子(昆山)有限公司 | 具导通孔的电路板线路结构制作方法及所制成的具导通孔的电路板线路结构 |
| JP7688350B2 (ja) * | 2021-04-29 | 2025-06-04 | 株式会社デンソー | 半導体チップの製造方法 |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
| US12183684B2 (en) | 2021-10-26 | 2024-12-31 | Applied Materials, Inc. | Semiconductor device packaging methods |
| WO2023092454A1 (zh) * | 2021-11-26 | 2023-06-01 | 京东方科技集团股份有限公司 | 柔性衬底上制作导通孔以及导通孔的填充方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE66498T1 (de) * | 1986-08-06 | 1991-09-15 | Macdermid Inc | Verfahren zur herstellung von gedruckten schaltungsbrettern. |
| US5252195A (en) * | 1990-08-20 | 1993-10-12 | Mitsubishi Rayon Company Ltd. | Process for producing a printed wiring board |
| US5404044A (en) * | 1992-09-29 | 1995-04-04 | International Business Machines Corporation | Parallel process interposer (PPI) |
| US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
| US5831828A (en) * | 1993-06-03 | 1998-11-03 | International Business Machines Corporation | Flexible circuit board and common heat spreader assembly |
| US5567329A (en) * | 1995-01-27 | 1996-10-22 | Martin Marietta Corporation | Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby |
| EP0762813A1 (en) * | 1995-08-25 | 1997-03-12 | Macdermid Incorporated | Method for the manufacture of printed circuit boards |
-
1999
- 1999-01-12 US US09/229,502 patent/US6039889A/en not_active Expired - Lifetime
-
2000
- 2000-01-11 JP JP2000003021A patent/JP3786554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208901A (ja) | 2000-07-28 |
| US6039889A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| US5092032A (en) | Manufacturing method for a multilayer printed circuit board | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
| JP4099501B2 (ja) | プリント基板の製造方法 | |
| EP0337986B1 (en) | Multilayer circuit board fabrication process | |
| KR20140039921A (ko) | 인쇄회로기판의 제조 방법 | |
| CN106816425A (zh) | 线路板结构及其制作方法 | |
| KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| KR20020026849A (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| CN107666771A (zh) | 线路板结构 | |
| KR20060066971A (ko) | 양면 연성회로기판 제조방법 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JP2002124765A (ja) | プリント配線板の製造方法 | |
| JPH04286389A (ja) | 回路基板の製造方法 | |
| KR100843367B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| JPH0521954A (ja) | プリント配線板の製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| KR20180129002A (ko) | 회로배선판 제조방법 | |
| JPH0233994A (ja) | 回路製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |