KR20100061021A - 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 무전해 도금에 의한 제1 시드층과 금속 스퍼터링법에 의한 제2 시드층을 갖는 고밀도 인쇄회로기판 및 그 제조방법에 관한 것이다.

2중 시드층, 무전해도금, 스퍼터링, 언더컷

Description

2중 시드층을 갖는 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING DOUBLE SEED LAYERS AND A METHOD OF MANUFACTURING THE SAME}

본 발명은 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이고, 보다 상세하게는 무전해 도금에 의한 제1 시드층과 금속 스퍼터링법에 의한 제2 시드층을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.

이러한 인쇄회로기판(PCB; Printed Circuit Board)에 배선패턴을 형성하는 방법으로는 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등이 이용되고 있다.

그러나, 반도체용 기판이 미세 회로화 되면서 더 이상 서브트렉티브 공법으로 미세 회로를 형성할 수 없게 되었다. 따라서, 미세회로를 구현하기 위하여 SAP 공법을 사용하는 경향이 증가하고 있다.

도 1은 종래기술에 따라 SAP 공법으로 비아 및 배선패턴을 형성하는 공정을 공정순서대로 도시하는 도면이다.

먼저, 도 1a에 도시된 바와 같이, 동박(3) 상부에 배선패턴(15; 도 1f 참조)이 형성될 절연재(1)를 적층하고 절연재에 동박(3)을 노출하는 비아홀(5)을 형성한다. 이후, 도 1b에 도시된 바와 같이, 시드층(7)을 형성한다. 시드층(7)의 형성은 이후 수행될 전해도금공정을 위한 전처리 공정이다. 다음, 도 1c에 도시된 바와 같이, 배선패턴(15) 및 비아(11; 도 1f 참조)가 형성될 부분을 제외한 부분에 도금 레지스트층(9)을 형성한다. 다음, 도 1d에 도시된 바와 같이, 전기도금을 수행하여 시드층(7) 상부에 비아(11) 및 배선패턴(15)을 이루는 금속층을 형성한다. 이후, 도 1e에 도시된 바와 같이, 레지스트층(5)을 제거하고, 도 1f에 도시된 바와 같이, 플레쉬(Flesh) 에칭, 퀵 에칭(Quick etching) 등을 통해 노출된 시드층(7)을 제거함으로써 배선패턴(15)을 완성하게 된다.

그러나, 플레쉬(Flesh) 에칭, 퀵 에칭(Quick etching) 등의 에칭법으로 시드층(7)의 노출부를 제거하기 위해서는 시드층(7)이 완전히 제거될 때까지 에칭공정을 수행하여야 하는데, 시드층(7)이 두꺼운 경우 에칭공정의 공정시간이 증가하기 때문에, 배선패턴(15)을 이루는 시드층(7) 및 시드층(7) 상부에 형성된 금속층 하부가 에칭 제거되는 언더컷 현상이 발생하게 된다. 이러한 언더컷 현상이 심한 경 우 시드층(7)의 측면이 심하게 테이퍼지게 되거나, 배선패턴(15) 폭이 작아지게 된다. 이에 따라, 배선패턴(15)의 단락 현상이 일어나거나, 배선패턴(15)의 신호전달 특성이 약화되는 문제점이 있었다.

이러한 문제점을 극복하기 위해서는 에칭량을 줄이기 위해 시드층(7)의 두께를 더욱 얇게 형성하여야 하는데 시드층(7)의 두께를 일정하게 얇게 형성하기 위해서는 많은 비용이 소요되며, 시드층(7)을 너무 얇게 형성하는 경우 전해도금이 원할하게 진행되지 않는 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 창출된 것으로서, 시드층을 얇게 형성하더라도 시드층을 이용한 전해 도금이 원할하게 진행될 수 있으며, 이에 따라 회로패턴의 언더컷 발생이 없는 인쇄회로기판의 구조 및 제조방법을 제안한다.

본 발명에 따른 2중 시드층을 갖는 인쇄회로기판의 제조방법은, (A) 절연재를 포함하는 베이스기판을 제공하는 단계; (B) 상기 절연재에 비아홀을 가공하는 단계; (C) 상기 비아홀의 내벽을 포함하는 상기 절연재의 상면에 제1 시드층을 형성하는 단계; (D) 상기 제1 시드층 상부에 도금레지스트층을 형성하고 비아 및 회로패턴 형성용 개구부를 갖도록 패터닝하는 단계; (E) 상기 개구부로 노출된 제1 시드층 상부에 제2 시드층을 형성하는 단계; (F) 상기 개구부로 노출된 상기 제2 시드층 상부에 금속층을 형성하는 단계; 및 (G) 상기 도금레지스트층을 제거하고, 노출된 상기 제1 시드층을 제거하는 단계;를 포함하는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 제1 시드층을 형성하는 단계는 무전해 금속 도금법으로 수행되는 것에 있다.

본 발명의 바람직한 다른 특징으로서, 상기 제2 시드층을 형성하는 단계는 금속 스퍼터링법을 수행되는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제2 시드층을 형성하는 단계 는, (ⅰ) 금속 스퍼터링법으로 상기 제1 시드층 및 상기 도금레지스트층 상부에 제2 시드층을 형성하는 단계; 및 (ⅱ) 상기 도금레지스트층 상부에 형성된 제2 시드층을 제거하는 단계;를 포함하는 것에 있다.

본 발명에 따른 2중 시드층을 갖는 인쇄회로기판은, 절연재, 상기 절연재의 상하면을 전기적을 도통하는 비아 및 상기 절연재 상부에 형성된 회로패턴을 포함하는 인쇄회로기판에 있어서, 상기 회로패턴은 제1 시드층, 제2 시드층, 및 금속층을 포함하여 구성되는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 제1 시드층은 무전해 도금층이고, 상기 제2 시드층은 금속 스퍼터층인 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 2중 시드층을 갖는 인쇄회로기판의 제조방법에 따르면, 제1 시드층 형성 이후에 도금레지스트층을 형성하고, 추가의 제2 시드층을 형성하기 때 문에 제1 시드층의 두께를 얇게 형성할 수 있다. 따라서 인쇄회로기판 제조의 최종단계에서 제1 시드층을 제거함에 따른 언더컷 발생량이 현저히 감소하므로 회로패턴 폭이 미세한 고밀도 회로패턴을 구현할 수 있다.

이하, 본 발명에 따른 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 2중 시드층을 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.

먼저, 도 2에 도시된 바와 같이, 절연재(100)를 포함하는 베이스기판을 제공하고 절연재(100)에 비아홀(130)을 가공한다.

본 실시예에서 예시하는 베이스기판은 절연재(100)의 일면에 금속박(200)이 적층된 구성이다. 그러나, 이러한 베이스기판의 구성은 예시적인 것일 뿐이고, 베이스기판은 단면 인쇄회로기판, 양면 인쇄회로기판, 및 다층 인쇄회로기판이 될 수 있으며, 본 발명의 기술적인 특징이 이에 동일하게 적용될 수 있다.

여기서, 절연재(100)는 예를 들면, 에폭시계 수지를 포함하는 프리프레그가 될 수 있고, 금속박(200)은 금, 은, 구리 등의 전기 전도성 물질로 이루어질 수 있다.

절연재(100)에 비아홀(130)을 형성하는 공정은 CNC 드릴 및 레이저 드릴을 이용하여 수행될 수 있으나, YAG 레이저 드릴 또는 CO₂ 레이저 드릴을 이용하여 비아홀(130)을 형성하는 것이 바람직하다.

다음, 도 3에 도시된 바와 같이, 비아홀(130)의 내벽을 포함하는 절연재(100)의 상면에 제1 시드층(300)을 형성한다. 본 실시예의 제1 시드층(300)은 무전해 금속 도금법으로 형성되는 것이 바람직하다. 일반적으로 무전해 도금공정은 전해도금 공정을 진행하기 위한 전처리 공정으로 수행된다. 이때, 전해도금공정을 원할하게 진행하기 위해서는 무전해 도금층을 일정 두께 이상이 될 것이 요구되는데, 본 단계에서는 전해도금 공정을 진행하기 위해 요구되는 두께 이하로 제1 시드층(300)을 형성한다. 무전해 도금공정의 도금시간을 조절하는 것으로 제1 시드층(300)을 두께를 조절할 수 있다.

다음, 도 4에 도시된 바와 같이, 제1 시드층(300) 상부에 도금 레지스트층(500)을 형성하고 비아(910) 및 회로패턴(930; 도 8참조) 형성용 개구부를 갖도록 패터닝한다.

제1 시드층(300) 상부에 도금 레지스트층(500) 형성용 감광성 드라이 필름 등의 레지스트필름을 적층하고 노광 및 현상하여 비아(910) 및 회로패턴(930) 형성용 개구부를 갖도록 패터닝한다. 이때, 비아(910) 형성용 개구부는 비아홀(130)과 의 정합을 고려하여 비아(910)의 직경보다 크게 형성하여 비아홀(130)을 완전히 개방하는 것이 바람직하다.

다음, 개구부로 노출된 제1 시드층(300) 상부에 제2 시드층(700)을 형성한다.

이를 위해 먼저, 도 5에 도시된 바와 같이, 금속 스퍼터링법(Metal sputtering process)으로 제1 시드층(300) 및 도금 레지스트층(500) 상부에 제2 시드층(700)을 형성한다. 금속 스퍼터링법이란 금속입자를 목표면에 분사하여 금속층을 증착하는 방식이며, 금, 은, 구리 등의 금속층을 형성할 수 있다. 본 실시예에서는 구리를 이용하여 제2 시드층(700)을 형성한다.

상술한 바와 같이, 제1 시드층(300)은 전해도금공정을 수행하기에는 얇은 두께를 가지나, 제2 시드층(700)의 추가형성에 의해 제1 시드층(300)과 제2 시드층(700)으로 이루어진 2중 시드층은 전해도금을 수행하기에 적합한 두께로 형성될 수 있다.

이후, 도 6에 도시된 바와 같이, 도금 레지스트층(500) 상부에 형성된 제2 시드층(700)을 제거한다. 추후 공정에서 도금 레지스트층(500)의 제거를 용이하게 하기 위함이다. 예를 들면, 버프(800; buff)를 사용하여 도금 레지스트층(500) 상부에 형성된 제2 시드층(700)을 제거할 수 있다. 도시되지는 않았지만 연마용 브러쉬(brush)를 사용하는 것도 가능하다. 이전 단계에서, 스퍼터링 공정의 특성상 도금 레지스트층(500)의 측면에도 제2 시드층(700)이 형성될 수 있으나, 도금 레지스트층(500)의 상면에 형성된 제2 시드층(700)을 제거하는 것만으로도 추후공정에서 용이하게 도금 레지스트층(500)을 제거할 수 있게 된다.

한편, 본 실시예에서는 금속 스퍼터링법으로 제2 시드층(700)을 형성하는 공정에 대해서만 서술하였지만, 제2 시드층(700) 역시 제1 시드층(300)과 유사하게 무전해 도금공정으로 형성하는 것도 가능하다는 점을 밝혀둔다.

다음, 도 7에 도시된 바와 같이, 개구부로 노출된 상기 제2 시드층(700) 상부에 금속층(900)을 형성한다.

금속층(900)은 비아(910) 및 회로패턴(930)을 형성하게되며, 금, 은, 구리, 니켈 등의 도전성 금속으로 이루어질 수 있다. 본 실시예에서는 제1 시드층(300) 및 제2 시드층(700)으로 구성된 시드층을 인입선으로하여 전해도금을 수행하여 구리로 이루어진 금속층(900)을 형성할 수 있다.

다음, 도 8에 도시된 바와 같이, 도금 레지스트층(500)을 제거하고, 노출된 상기 제1 시드층(300)을 제거한다. 금속층(900) 형성공정 이후에, 드라이 필름 박리액을 사용하여 잔류한 도금 레지스트층(500)을 제거한다. 상술한 공정에서 도금 레지스트층(500) 상부에 형성된 제2 시드층(700)을 미리 제거하였기 때문에 도금 레지스트층(500)을 용이하게 제거할 수 있다.

도금 레지스트층(500)의 제거가 완료되면 플레쉬 에칭 또는 퀵 에칭으로 노출된 제1 시드층(300)을 제거한다. 상술한 바와 같이, 제1 시드층(300)은 인쇄회로기판의 패턴 형성용으로 형성된 통상적인 시드층의 두께보다 얇기 때문에, 플레쉬 에칭 또는 퀵 에칭에 의해 제1 시드층(300)을 제거하더라도 회로패턴(930) 및 비아(910) 랜드부의 언더컷 발생량이 미비하다.

상술한 실시예에 따른 2중 시드층을 갖는 인쇄회로기판의 제조방법에 따르면, 제1 시드층(300) 형성 이후에 도금레지스트층을 형성하고, 추가의 제2 시드층(700)을 형성하기 때문에 제1 시드층(300)의 두께를 얇게 형성할 수 있다. 따라서 인쇄회로기판 제조의 최종단계에서 제1 시드층(300)을 제거함에 따른 언더컷 발생량이 현저히 감소하므로 회로패턴(930) 폭이 미세한 고밀도 회로패턴(930)을 구현할 수 있다.

이하에서는, 도 8을 참조하여 본 발명의 바람직한 실시예에 따른 2중 시드층을 갖는 인쇄회로기판의 구조에 대해 서술한다.

도 8에 나타낸 바와 같이, 본 실시예는 절연재(100), 상기 절연재(100)의 상하면을 전기적을 도통하는 비아(910) 및 상기 절연재(100) 상부에 형성된 회로패턴(930)을 포함하는 인쇄회로기판에 관한 것이고, 본 실시예에 따른 2중 시드층을 갖는 인쇄회로기판은 제1 시드층(300), 제2 시드층(700), 및 금속층(900)을 포함하는 회로패턴(930)을 포함하는 구성이다.

여기서, 제1 시드층(300)은 무전해 도금층이고, 제2 시드층(700)은 금속 스퍼터층인 것이 바람직하다. 제1 시드층(300), 제2 시드층(700), 및 금속층(900)은 예를 들면, 금, 은, 구리, 니켈 등의 도전성 금속으로 이루어질 수 있으며, 본 실시예의 제1 시드층(300), 제2 시드층(700), 및 금속층(900)은 구리로 이루어진다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 종래기술에 따라 인쇄회로기판을 제조하는 공정을 도시하는 도면이다.

도 2 내지 도 8은 본 발명의 바람직한 실시예에 따른 2중 시드층을 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.

< 도면의 주요 부호에 대한 설명 >

100 절연재 130 비아홀

200 금속박 300 제1 시드층

500 도금레지스트층 700 제2 시드층

800 버프 900 금속층

910 비아 930 회로패턴

Claims (6)

1. (A) 절연재를 포함하는 베이스기판을 제공하는 단계;

   (B) 상기 절연재에 비아홀을 가공하는 단계;

   (C) 상기 비아홀의 내벽을 포함하는 상기 절연재의 상면에 제1 시드층을 형성하는 단계;

   (D) 상기 제1 시드층 상부에 도금레지스트층을 형성하고 비아 및 회로패턴 형성용 개구부를 갖도록 패터닝하는 단계;

   (E) 상기 개구부로 노출된 제1 시드층 상부에 제2 시드층을 형성하는 단계;

   (F) 상기 개구부로 노출된 상기 제2 시드층 상부에 금속층을 형성하는 단계; 및

   (G) 상기 도금레지스트층을 제거하고, 노출된 상기 제1 시드층을 제거하는 단계;

   를 포함하는 2중 시드층을 갖는 인쇄회로기판의 제조방법.
2. 제1항에 있어서,

   상기 제1 시드층을 형성하는 단계는 무전해 금속 도금법으로 수행되는 것을 특징으로 하는 2중 시드층을 갖는 인쇄회로기판의 제조방법.
3. 제1항에 있어서,

   상기 제2 시드층을 형성하는 단계는 금속 스퍼터링법을 수행되는 것을 특징으로 하는 2중 시드층을 갖는 인쇄회로기판의 제조방법.
4. 제1항에 있어서,

   상기 제2 시드층을 형성하는 단계는,

   (ⅰ) 금속 스퍼터링법으로 상기 제1 시드층 및 상기 도금레지스트층 상부에 제2 시드층을 형성하는 단계; 및

   (ⅱ) 상기 도금레지스트층 상부에 형성된 제2 시드층을 제거하는 단계;

   를 포함하는 것을 특징으로 하는 2중 시드층을 갖는 인쇄회로기판의 제조방법.
5. 절연재, 상기 절연재의 상하면을 전기적을 도통하는 비아 및 상기 절연재 상부에 형성된 회로패턴을 포함하는 인쇄회로기판에 있어서,

   상기 회로패턴은 제1 시드층, 제2 시드층, 및 금속층을 포함하여 구성되는 것을 특징으로 하는 2중 시드층을 갖는 인쇄회로기판.
6. 제5항에 있어서,

   상기 제1 시드층은 무전해 도금층이고, 상기 제2 시드층은 금속 스퍼터층인 것을 특징으로 하는 2중 시드층을 갖는 인쇄회로기판.

Images