JP6778667B2

JP6778667B2 - 印刷配線板およびその製造方法

Info

Publication number: JP6778667B2
Application number: JP2017165557A
Authority: JP
Inventors: 淳男川越
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2017-08-30
Filing date: 2017-08-30
Publication date: 2020-11-04
Anticipated expiration: 2037-08-30
Also published as: JP2019046860A

Description

本発明は、キャビティを有する印刷配線板およびその製造方法に関する。

近年、基板や配線の高集積化および高密度化に伴い、多層基板にキャビティと呼ばれる凹部を設けて、そこに電子部品を実装するケースがあるが、今後の様々な電子部品の実装に対応するため、キャビティにおける配線形成の微細化と共にはんだブリッジなどの不具合を防止することが望まれる。

従来の印刷配線板においてキャビティを形成するためには、予め印刷配線板内部に剥離層を設けて、印刷配線板の表面からドリルまたはレーザで剥離層まで加工し、剥離層を境に剥離層の上部構造体を除去し、キャビティを形成している。

ところで、このように剥離層の上部構造体をドリルまたはレーザで除去するだけでは、上部構造体を除去後、キャビティ底部の面が平坦になる。

底部が平坦な面のキャビティ底部に電子部品との接続パッドを設けた場合、接続パッドと絶縁材料（絶縁層）の表面に段差がないため、さらに接続パッドの間隔を狭めるよう微細化を行った場合、電子部品の実装箇所に、はんだブリッジが生じ易くなる。

特開２０１６‐２０１４２４号公報

このように印刷配線板における従来のキャビティ形成方法の場合、キャビティ底部の平坦な面に接続パッドが形成されることから、配線の微細化に伴い、電子部品の実装箇所に、はんだブリッジを生じる可能性が高くなり、部品実装の電気的接続の妨げとなる。

本発明はこのような課題を解決するためになされたもので、キャビティ底部における配線の微細化とともに、はんだブリッジの心配をなくし、低コスト、高品質なキャビティ形成を可能とする印刷配線板およびその製造方法を提供することにある。

本発明の印刷配線板の製造方法は、基板にシード層を形成またはシード層形成済み基板を準備する工程と、前記基板の前記シード層の一部領域の上にパターンめっきを施して導体層を形成する工程と、前記基板のキャビティ形成予定領域にドライフィルムを形成し、前記ドライフィルム外の前記シード層をフラッシュエッチングにより除去する工程と、前記ドライフィルムを剥離し、前記キャビティ形成予定領域に前記シード層を残したまま前記基板にビルドアップ層を形成する工程と、前記ビルドアップ層のうち、前記キャビティ形成予定領域の上層部分をドリル加工して前記基板の前記導体層の近傍位置まで除去してキャビティを形成する工程と、前記シード層をレーザ光の遮蔽部材にして、前記キャビティに残した前記上層部分の残部をレーザ加工により除去し、前記シード層とその一部領域に設けた導体層とを前記キャビティの底部に露出させる工程と、前記キャビティの底部に露出した接続パッドとなる導体層を残すように前記シード層をフラッシュエッチングにより除去する工程とを有する。

本発明によれば、キャビティ底部における配線の微細化とともに、はんだブリッジの心配をなくし、低コスト、高品質なキャビティ形成を可能とする印刷配線板およびその製造方法を提供することができる。

一つの実施の形態の印刷配線板の構成を示す図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。印刷配線板の製造方法を説明する断面図である。

以下、図面を参照して本発明の一つの実施の形態を詳細に説明する。図１は本発明の一つの実施の形態の印刷配線板の構成を示す図である。

図１０に示すように、この実施の形態の印刷配線板は、コア基板５１の上層および下層にビルドアップ層６１、６２を形成した多層基板の一部の領域（キャビティ形成予定領域）を所定の深さ（コア基板５１の導体層１６の上面位置の近傍位置）までドリル加工またはレーザ加工でザグリ加工し、この加工で残った残部をレーザ加工で除去して形成したキャビティ８０（凹部）を有する。つまりこの印刷配線板は、コア基板５１にビルドアップ層６１、６２を形成した多層基板の一部の領域をコア基板５１が露出するように加工して形成したキャビティ８０を有する。

キャビティ８０の底面は、コア基板５１の素材である絶縁樹脂層１１（以下「基板１１」と称す）の上面により主に構成される絶縁部位と導電部位（シード層１２、導体層１６など）が形成されている。

基板１１を形成する樹脂としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、フェノール樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンオキシド（ＰＰＯ）樹脂などが挙げられる。これらの樹脂は２種以上を混合してもよい。

基板１１の上面には、ビアホール下穴１４（ビアホール１５）（図１、図２参照）の周囲に配置したシード層１２が設けられ、さらにシード層１２とビアホール下穴１４を含んでめっき処理して形成した導体層１６およびビアホール１５が設けられている。

ビアホール１５は、めっき処理によりビアホール下穴１４に金属めっきが充填されたものである。導体層１６とその下のシード層１２およびビアホール１５などを回路部と称す。

シード層１２は、例えば１〜５μｍ（１μｍ以上５μｍ以下）の厚みの銅であり、一部が導体層１６の下に残った状態で配置されている。シード層１２としては、電気的に接続されるならば特に制限されないが、例えば薄銅箔または無電解銅めっきなどを用いる。

コア基板５１は、基板１１の上面をＭＳＡＰまたはセミアディティブ法で回路形成し、一部のシード層１２とその一部領域に設けた接続パッドや回路配線となる導体層１６とを、エッチングレジストでフラッシュエッチングから保護し、露出させて上面部分（図５参照）を形成したものである。

導体層１６は、キャビティ８０底面に配置する電子部品との電気的接続のための接続パッドとなるものであり、キャビティ８０底面（基板１１の上面）に積層方向に突出して形成されている。導体層１６の下にはシード層１２の一部が残ったままである。換言すると、シード層１２の一部領域の上にパターンめっきを施して導体層１６を形成しているため、基板１１の表面と導体層１６には段差が生じている。

以下、図１乃至図１２を参照してこの印刷配線板の製造方法を説明する。
（絶縁層加工工程）
図１に示すように、基板１１の上面および下面にシード層１２（例えば薄銅箔などの導電性金属箔）を積層形成する。またはシード層１２を形成済みの基板１１を準備する。シード層１２が形成された基板１１にレーザ加工にてビアホール下穴１４を形成する。

レーザ加工によってビアホール下穴１４を形成すると、ビアホール下穴１４の底部に薄い樹脂膜が残存する場合がある。この場合、デスミア処理が行われる。デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤（例えば、クロム酸、過マンガン酸塩水溶液など）を用いて樹脂を分解除去する。あるいは、研磨材によるウェットブラスト処理やプラズマ処理によって、樹脂膜を除去してもよい。さらに、めっき処理のためにビアホール下穴１４の内壁面を粗面化処理してもよい。粗面化処理としては、例えば、酸化剤（例えば、クロム酸、過マンガン酸塩水溶液など）によるウェットプロセス、プラズマ処理やアッシング処理などのドライプロセスなどが挙げられる。

続いて、シード層１２上にドライフィルム１３を貼り付け、露光および現像して上面の導体層１６、ビアホール１５などの回路部および下面の導電回路１７を形成したい箇所のドライフィルム１３を除去する。

（パターンめっき処理工程）
図２に示すように、ドライフィルム１３の一部を除去した上記積層板の回路部形成用のビアホール下穴１４とその周囲のシード層１２にパターンめっき処理を施して基板１１上面の導体層１６と基板１１内部のビアホール１５および基板１１下面の導電層（シード層１２、導電回路１７を含む）を形成する。

（ドライフィルム剥離工程）
図３に示すように、パターンめっき処理の後、残ったドライフィルム１３を剥離してシード層１２を露出させる。

（キャビティ形成予定領域の加工工程）
図４に示すように、基板１１の上面のドライフィルム１８（感光性エッチングレジスト）をラミネート加工で貼り付けた後、露光および現像し、キャビティ形成予定領域以外のドライフィルム１８を除去する。露出させたシード層１２のうちドライフィルム１８外の導電回路として不要な箇所をフラッシュエッチングにより除去し、最後にドライフィルム１８を剥離する。

これにより、図５に示すように、基板１１の上面には、回路の一部としての導体層１６の他、キャビティ形成予定領域には、シード層１２の一部が残された接続パッドや回路配線になる予定の導体層１６が形成される。残されたシード層１２の一部は、後述するレーザ加工の際のレーザの受け（遮蔽部材）となる。また基板１１の下面には、導電回路１７が形成される。これでコア基板５１が完成する。回路形成はＭＳＡＰの例としたが、無電解銅めっきをシード層に用いるセミアディティブ法でも可能である。

（ビルドアップ層形成工程）
次に、図６に示すように、コア基板５１の上層および／または下層に、任意回数のビルドアップを行ない、多層基板を作製する。つまりこの工程では、キャビティ形成予定領域にシード層１２を残したまま、コア基板５１（基板１１）にビルドアップ層６１、６２を形成する。ビルドアップ層の回路形成には、例えば不要な導体をエッチングで除去するサブトラクティブ法のみならず、コア基板５１と同様に、ＭＳＡＰ、セミアディティブ法が適用できる。

ビルドアップの積層には、多段プレスまたは樹脂ラミネートなどの技術を利用することができる。

なお、コア基板５１の上層にビルドアップして形成した層をビルドアップ層６１といい、コア基板５１の下層にビルドアップして形成した層をビルドアップ層６２という。またビルドアップ層６１の最上層に導体層６３を形成し、ビルドアップ層６２の最下層に導体層６４を形成してもよい。

（ウィンドウ形成工程）
ビルドアップ層６１の最上層に導体層６３を形成した場合、図７に示すように、導体層６３のうちキャビティ形成予定領域の真上の領域６５を除去しておく。これは後述のキャビティ形成工程でのザグリ加工をし易くするための加工である。

（キャビティ形成工程）
１．ザグリ加工
この工程では、ビルドアップ層６１のうち、キャビティ形成予定領域の上層部分をドリル加工して基板１１の導体層１６近傍まで除去してキャビティ８０を形成する。
具体的には、図８に示すように、キャビティ形成予定領域の真上のパターンを除去した領域６５の端に、ビット先端にセンサーを有するドリル６６を配置し、コア基板５１の表面の導体層１６の手前の位置（キャビティ底部に至る手前の位置）まで削り込み、ドリル６６をその位置から横方向Ａへ移動させてザグリ加工を実施する。

なお、この例では、キャビティ底部の上にプリプレグ樹脂層６８の一部を残しているが、ドリル加工精度が高い場合は、導体層１６の面ぎりぎりまで削り込んでもよい。

ザグリ加工を後述するレーザ加工のみではなく、ドリル加工を加えた２段階にしている理由は、後述するレーザ加工のレーザの受け導体（遮蔽部材）として、このシード層１２を使うからである。シード層１２は、例えば１〜５μｍ程度の導体であり、通常のパターンめっきの導体に比べて薄いので、レーザ加工のみのザグリ加工で厚い樹脂を除去するときのように、レーザの出力を上げ過ぎてシード層１２を貫通しないようにするためである。

２．レーザ加工
この工程では、図９に示すように、開口上方Ｂからレーザ光を照射して、図８で底部に露出した、１．のザグリ加工（ドリル加工）で残したプリプレグ樹脂層６８の一部をレーザ加工により除去する。レーザ加工には、例えば炭酸ガスレーザ（ＣＯ_２レーザ）やＹＡＧレーザなどの加工用レーザが適用可能である。このようにシード層１２をレーザ光の遮蔽部材にして、キャビティ底部に残した上層部分の残部をレーザ加工により除去し、シード層１２とその一部領域に設けた導体層１６とをキャビティ８０の底部に露出させる。

レーザ加工によってキャビティ８０の底部を加工すると、キャビティ８０の底部に薄い樹脂膜が残存する場合がある。この場合、デスミア処理が行われる。デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤（例えば、クロム酸、過マンガン酸塩水溶液など）を用いて樹脂を分解除去する。あるいは、研磨材によるウェットブラスト処理やプラズマ処理によって、樹脂膜を除去してもよい。

３．シード層除去
この工程では、キャビティ８０の底部に露出した接続パッドとなる導体層１６を残すようにシード層１２をフラッシュエッチングにより除去する。換言すると、フラッシュエッチングにより、キャビティ底部の導体層１６の外側のシード層１２（導電性金属箔）を除去する。フラッシュエッチングには、例えば硫酸過水系のエッチング液を用いる。

この際、図９において、キャビティ底部のシード層１２が設けられていない部分、つまり図１０に示すように、キャビティ底部の端には、上記２．のレーザ加工の痕跡として溝６７が残る。なお、レーザ光の受け導体（レーザ光の遮蔽部材）であるシード層１２が、キャビティ８０の底部より面積が大きい場合は、キャビティ８０の底面の延長線上のキャビティの隣の絶縁層間にシード層１２が残ることになる。

（外層回路形成工程）
この工程では、図１０に示したビルドアップ層６１、６２の導体層６３、６４に対して、図１１に示すように、回路として導体層６９、７０を形成する。回路形成は、凹みや貫通孔の壁面への追従性が優れたＥＤレジストをエッチングレジストに用いたサブトラクティブ法が適しているが、キャビティ８０上にドライフィルムを張ってドライフィルム破れが発生しない大きさのキャビティ８０であれば、ドライフィルムも適用可能である。なおＥＤレジストは、電着塗装の性質を応用したエッチングレジストである。

（ソルダーレジスト工程）
この工程では、図１１に示したビルドアップ層６１、６２に対して導体層６９、７０の一部を含めて絶縁被膜し、図１２に示すように、ソルダーレジスト７１、７２を形成する。

上記製造手順の例は一例であり、各処理工程を入れ替え、また新たな処理工程を追加し、一部の処理工程を削除することで、処理工程をさまざまに変えることも可能である。

このようにこの実施の形態の印刷配線板によれば、コア基板５１に形成したビルドアップ層６１のキャビティ形成予定領域にキャビティを形成する際に、キャビティ底部に、セミアディティブ、ＭＳＡＰ等の技術によりシード層１２（厚み１〜５μｍ）を形成してレーザ光の受け導体として残したまま、ビルドアップ層６１、６２を形成後、ドリル加工およびレーザ加工によりビルドアップ層６１の一部領域を除去しシード層１２を露出させた後、回路として不要なシード層１２をフラッシュエッチングで取り除くことによりキャビティ底面から突出した接続パッド（導体層１６）を形成することで、以下のような効果がある。

シード層１２をレーザの受け導体に用いることから、キャビティ底部に微細配線が可能になる。また、キャビティ底部のコア基板５１（絶縁層）の表面と導体層１６との間に段差が付くため、キャビティに電子部品を実装したときに、はんだブリッジの心配がなく、低コスト、高品質なキャビティ形成が可能になる。

本発明の実施の形態を説明したが、この実施の形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。

１１…絶縁樹脂層（基板）
１２…シード層
１３…ドライフィルム
１４…ビアホール下穴
１５…ビアホール
１６、６９、７０…導体層
１７…導電回路
１８…ドライフィルム
５１…コア基板
６１、６２…ビルドアップ層
６３、６４…導体層
６５…領域
６６…ドリル
６７…溝
６８…プリプレグ樹脂層
７１、７２…ソルダーレジスト
８０…キャビティ

Claims

基板にシード層を形成またはシード層形成済み基板を準備する工程と、
前記基板の前記シード層の一部領域の上にパターンめっきを施して導体層を形成する工程と、
前記基板のキャビティ形成予定領域にドライフィルムを形成し、前記ドライフィルム外の前記シード層をフラッシュエッチングにより除去する工程と、
前記ドライフィルムを剥離し、前記キャビティ形成予定領域に前記シード層を残したまま前記基板にビルドアップ層を形成する工程と、
前記ビルドアップ層のうち、前記キャビティ形成予定領域の上層部分をドリル加工して前記基板の前記導体層の近傍位置まで除去してキャビティを形成する工程と、
前記シード層をレーザ光の遮蔽部材にして、前記キャビティに残した前記上層部分の残部をレーザ加工により除去し、前記シード層とその一部領域に設けた導体層とを前記キャビティの底部に露出させる工程と、
前記キャビティの底部に露出した接続パッドとなる導体層を残すように前記シード層をフラッシュエッチングにより除去する工程と
を有することを特徴とする印刷配線板の製造方法。
前記キャビティ形成予定領域に前記基板または前記基板の絶縁樹脂層を貫通するようにビアホール下穴を形成する工程と、
前記基板の前記ビアホール下穴を含むキャビティ形成予定領域と前記シード層の一部領域の上にパターンめっきを施して導体層を形成する工程と
をさらに有することを特徴とする請求項１に記載の印刷配線板の製造方法。