JP2009283739A - 配線基板および配線基板の製造方法 - Google Patents

配線基板および配線基板の製造方法 Download PDF

Info

Publication number
JP2009283739A
JP2009283739A JP2008135031A JP2008135031A JP2009283739A JP 2009283739 A JP2009283739 A JP 2009283739A JP 2008135031 A JP2008135031 A JP 2008135031A JP 2008135031 A JP2008135031 A JP 2008135031A JP 2009283739 A JP2009283739 A JP 2009283739A
Authority
JP
Japan
Prior art keywords
layer
wiring
plating
hole
power feeding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008135031A
Other languages
English (en)
Other versions
JP2009283739A5 (ja
Inventor
Akio Horiuchi
章夫 堀内
Kazuhiro Oshima
一宏 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008135031A priority Critical patent/JP2009283739A/ja
Priority to US12/470,083 priority patent/US20090288873A1/en
Publication of JP2009283739A publication Critical patent/JP2009283739A/ja
Publication of JP2009283739A5 publication Critical patent/JP2009283739A5/ja
Priority to US13/195,936 priority patent/US20110283535A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】スルーホールを有する配線基板の両面に形成される配線パターンの微細にし、スルーホール内壁面に隣接する部分の接続信頼性を向上させ、同一層内における配線パターンのインピーダンス特性を向上させることが可能な配線基板および配線基板の製造方法を提供する。
【解決手段】スルーホール14が形成された金属箔付樹脂基板と、金属箔表面とスルーホール14の内壁面に形成された第1給電層16および第1給電層16に積層された第1めっき層20とにより形成された第1配線層22と、スルーホール14と、第1配線層22の配線パターン間に充填され、第1配線層22の表面とその端面とが面一に形成された樹脂材30と、樹脂材30の端面および第1配線層22の表面に形成された第2給電層40と、第2給電層40に積層された第2めっき層44とにより形成された第2配線層46とを備えていることを特徴とする配線基板100である。
【選択図】図5

Description

本発明は、配線基板および配線基板の製造方法に関する。
半導体装置の高密度化および高速化に伴い、半導体素子等の電子部品を搭載する配線基板に形成される配線パターンはきわめて微細なパターンに形成されている。
配線基板には基板の両面に形成した配線を電気的に接続するためにスルーホールを設け、スルーホールの内壁面に形成した導体層を介して両面の配線層を電気的に接続したものがある。
このような配線基板としては、例えば、特許文献1に記載されているように、両面に金属箔が貼り付けられたガラスエポキシ基板にスルーホールを形成し、スルーホールの内壁面を含む基板表面に導電層を形成した後、導電層をエッチングすることにより基板の両面に配線パターンを形成する配線基板の形成方法が知られている。
更なる高密度化および高速化を実現するための半導体装置の配線基板として、配線基板に対する電子部品の搭載領域を拡大するために、スルーホールの直上位置にも電子部品を搭載させることができる配線基板も提案されている。このような配線基板は、スルーホールの直上位置に導体層となる蓋めっきが形成されている。
特開2006−287085号公報
特許文献1においては、基板の表面に配線パターンを形成する際に、いわゆるサブトラクティブ法を用いて配線パターンを形成している。しかしながらサブトラクティブ法においては、形成される配線パターンの配線間ピッチが導体層の厚さに依存し、配線パターンを十分に微細に形成できないという問題がある。
サブトラクティブ法において配線パターンを微細化するためには、導体層を薄く形成することが必要である。しかしながら、微細な配線パターンを形成するために導体層の層厚さを薄くすると、スルーホールの内壁面における導体層の厚さも薄くなり、スルーホールによる電気的接続の信頼性が低下するという問題が生じる。特に、スルーホールの開口部近傍位置においては、導体層の厚さが薄くなるために、配線との電気的接続が不確実になるという問題がある。
また、サブトラクティブ法により形成した配線パターンは、配線の寸法誤差が大きくなり、同一層内における配線パターンのインピーダンス特性が低下してしまうといった課題も有している。
そこで本願発明は、スルーホールを有する配線基板の両面に形成される配線パターンの微細化が可能であって、スルーホール内壁面に隣接する部分の接続信頼性を低下させることなく、しかも、同一層内における配線パターンのインピーダンス特性を向上させることが可能な配線基板および配線基板の製造方法の提供を目的としている。
以上の課題を解決するため本発明は、以下の構成を備える。
すなわち、スルーホールが形成された金属箔付樹脂基板と、前記金属箔表面と前記スルーホールの内壁面に形成された第1の給電層および該第1の給電層に積層された第1のめっき層とにより形成された第1の配線層と、前記スルーホールと、前記第1の配線層の配線パターン間に充填され、前記第1の配線層の表面とその端面とが面一に形成された樹脂材と、前記樹脂材の端面および前記第1の配線層の表面に形成された第2の給電層と、該第2の給電層に積層された第2のめっき層とにより形成された第2の配線層とを備えていることを特徴とする配線基板である。
また、前記第2の配線層には、前記スルーホールの端面を覆う蓋めっき部が含まれていることを特徴とする。
また、前記第2の配線層には、絶縁層を介して前記第2の配線層と電気的に接続する上層の配線層が形成されていることを特徴とする。
これらにより、より高密度な配線パターンを形成することができる。
また、前記蓋めっき部は、5μm以上のめっき厚さに形成されていることを特徴とする。これにより、スルーホール内壁面付近における接続信頼性を向上させることができる。
また、他の発明として、両面に金属箔が貼り付けられてなる金属箔付樹脂基板にスルーホールを形成する工程と、前記金属箔の表面および前記スルーホールの内壁面に第1の給電層を形成する工程と、前記第1の給電層に第1のめっきマスクを形成する工程と、前記第1のめっきマスクにより、前記第1の給電層に第1のめっき層を積層する工程と、前記第1のめっきマスクを除去する工程と、前記第1の給電層および前記金属箔の前記第1のめっきマスクにより被覆されていた部位を除去し、第1の配線層を形成する工程と、前記樹脂基板表面および前記第1の配線層を樹脂材により被覆すると共に、前記スルーホールを前記樹脂材により充填する工程と、前記第1の配線層の表面と前記樹脂材の表面とが面一になるまで前記樹脂材を研磨する工程と、前記第1の配線層および前記樹脂材の表面に第2の給電層を形成する工程と、前記第2の給電層に第2のめっきマスクを形成する工程と、前記第2のめっきマスクにより前記第2の給電層に第2のめっき層を形成する工程と、前記第2のめっきマスクを除去する工程と、前記第2の給電層が露出する部位を除去し、第2の配線層を形成する工程と、を有することを特徴とする配線基板の製造方法がある。
また、前記第2のめっき層を形成する工程において、前記スルーホールに充填された前記樹脂材の端面を覆う蓋めっき部を施すことを特徴とする。これにより、スルーホールの直上位置にも配線パターンの形成ができるので、高密度な配線パターンを形成した配線基板を提供することができる。
また、前記第2の配線層の表面に、絶縁層を介して前記第2の配線層に電気的に接続する上層の配線層を形成する工程をさらに有していることを特徴とする。これによりさらに高密度な配線パターンを形成することができる。
本発明にかかる配線基板および配線基板の製造方法を採用することにより、配線基板にきわめて微細な配線パターンを有する配線層を形成することができる。また、スルーホール内壁面付近の電気的接続の信頼性を十分確保することができる。さらには、配線層に形成されている配線パターンの配線どうしの寸法のばらつきをきわめて小さくすることができるので、同一配線層内における配線パターンのインピーダンス特性を大幅に向上させることができる。
以下、本発明にかかる配線基板の製造方法の実施形態について、図面に基づいて説明する。
(第1実施形態)
図1〜図5は、本実施形態における配線基板の製造方法における各段階の状態を示す断面図である。
図5(b)に示すように、本実施形態における配線基板100は、両面に金属箔である銅箔12が貼り付けられた樹脂基板10に形成されたスルーホールを介して樹脂基板10の両面に配線層50が形成され、樹脂30が充てんされたスルーホールを覆う配置に蓋めっき部44aが形成されている。支持体である樹脂基板10の上下面に形成された配線層50は、スルーホール内に形成された導体層(無電解銅めっき層16および電解銅めっき層20)により導通している。本実施形態における蓋めっき部44aおよび配線層50は、セミアディティブ法により形成したものである。
以下に、本実施形態における半導体装置100の製造方法について説明する。
まず、図1(a)に示すように、銅箔12によって両面が被覆された樹脂基板10を準備し、銅箔12と樹脂基板10を板厚方向に貫通するスルーホール14を形成する(第1工程)。本実施形態においては、樹脂基板10として、厚さ3〜30μmの銅箔12が表面に貼り付けられた両面銅箔付樹脂基板を用いている。スルーホール14は、例えばドリル加工によって形成することができる。
次に、図1(b)に示すように、銅箔12の表面およびスルーホール14の内壁面に第1の給電層である無電解銅めっき層16を形成する(第2工程)。本実施形態における無電解銅めっき層16の層厚さは3μmとした。本実施形態においては、第1の給電層として無電解銅めっき層16を形成したが、第1の給電層は銅スパッタリング等の他の成膜方法を採用してもよい。
無電解銅めっき層16を形成した後、樹脂基板10の両面の全面に、フィルムレジスト17をラミネートする(第3工程)。本実施形態においては、感光性樹脂製のフィルムレジスト17を用いた実施形態について説明するが、フィルムレジスト17に替えて感光性の液体レジストを用いることももちろん可能である。フィルムレジスト17がスルーホール14の開口部を覆う配置でラミネートした状態を図1(C)に示す。
フィルムレジスト17をラミネートした後、めっきパターンを形成するパターンマスクと露光装置を用いて、フィルムレジスト17を露光および現像して、無電解銅めっき層16の表面にめっきレジスト18を形成する(第4工程)。めっきレジスト18を形成した後、無電解銅めっき層16を給電層として電解銅めっきを行い、めっきレジスト18の開口部およびスルーホール14の内壁面に第1のめっき層である電解銅めっき層20を形成する(第5工程)。
電解銅めっき層20を所定の厚さに析出させた後、図2(C)に示すように、めっきレジスト18を除去する(第6工程)。めっきレジスト18の除去はエッチング液を用いたウェットエッチング、或いは、ドライエッチングを用いることができる。
こうしてスルーホール14の内壁面に無電解銅めっき層16と電解銅めっき層20とからなるめっき層と、配線層50の一部となる第1の配線層22(銅箔12、無電解銅めっき層16、電解銅めっき層20)とを同時に形成することができる。スルーホール14の開口部付近における第1の配線層22(銅箔12、無電解銅めっき層16、電解銅めっき層20)の層厚を確保することができ、スルーホール14の開口部付近における電気的接続の信頼性を確保することができる。
次に、図3(a)に示すように、めっきレジスト18により覆われていた部分の無電解銅めっき層16と銅箔12を除去する(第7工程)。電解銅めっき層20、無電解銅めっき層16、銅箔12はいずれも銅からなるものであるから、無電解銅めっき層16と銅箔12をエッチングした際に、電解銅めっき層20もまたエッチングされ若干薄くなる。
次に、図3(b)に示すように、スルーホール14の内部空間を充てんすると共に、配線パターンとなる導体層の部分を覆うように樹脂基板10の両面を樹脂30によって被覆する(第8工程)。樹脂30を被覆する方法としてはスキージ等を用いたいわゆる印刷法、樹脂基板10の両面から樹脂フィルムをラミネートする方法を用いることができる。
続いて図3(C)に示すように、少なくとも電解銅めっき層20の上面が露出する位置まで樹脂30を研磨する(第9工程)。樹脂30の研磨には、CMP(Chemical Mechanical Polishing)法が好適に用いられる。研磨後の表面は、樹脂30部分と配線層50の一部となる第1の配線層22の部分(銅箔12、無電解銅めっき層16、電解銅めっき層20)とを面一に仕上ることができる。樹脂30の研磨量を調整することにより、配線層50の一部を構成する第1の配線層22の厚さを所定の厚さ寸法に調整することももちろん可能である。樹脂30の研磨は図に示すように上下両面について行う。
次に、図4(a)に示すように、平坦面に加工された研磨面のそれぞれに第2の給電層である無電解銅めっき膜40を形成する(第10工程)。第2の給電層においても第1の給電層と同様に、無電解銅めっき以外の公知の成膜方法により第2の給電層を形成することができるのはもちろんである。
次に、図4(b)に示すように、無電解銅めっき膜40にめっきレジスト42を形成する(第11工程)。めっきレジスト42の形成方法は、先に説明した第1の給電層である無電解銅めっき膜16に形成しためっきレジスト18と同様に、感光性のフィルムレジストをラミネートし、露光および現像する方法により形成することができる。ここでも先述と同様に感光性のフィルムレジスト17に替えて感光性の液状レジストを用いることができる。
めっきレジスト42を形成する際は、樹脂材30の端面が電解銅めっき層44によって被覆されるようにパターニングする。また、めっきレジスト42は配線パターン50の下層部分と同一のパターンとなるようにも形成される。
このようにしてめっきレジスト42が形成されたら、第2のめっき層である電解銅めっき層44を形成する(第12工程)。図4(c)に示すように、電解銅めっき層44を所定の厚さに析出させる。
電解銅めっき層44の形成後、めっきレジスト42の除去を行う(第13工程)。
めっきレジスト42を除去する(第14工程)ことにより、図5(a)に示すように、スルーホール14の開口部分を覆う蓋めっき部44aと配線パターンの上層部分44が形成される。この時点では、蓋めっき部44aと配線パターンの上層部分44とは無電解銅めっき膜40により電気的に短絡した状態になっている。
続いて第2の給電層である無電解銅めっき膜40を除去する(図5(b):第15工程)ことにより、第2の配線層46と蓋めっき部44aとをそれぞれ独立したパターンに形成することができ、第1の配線層22と第2の配線層46とからなる配線層50を有する配線基板100を得ることができる。蓋めっき部44aの仕上がり厚さ寸法は5μm以上であることが好ましい。
本実施形態の製造方法によれば、スルーホール14の内壁面のめっきと、第1の配線層22における第1の給電層16とを同時に形成することができ、従来の製造方法に比べて製造工程の短縮が可能である。また、配線基板100の表面に形成する配線層50をセミアディティブ法により形成することができるので、従来のようなサブトラクティブ法により形成された配線パターンの配線どうしの間隔に比べて微細な間隔に形成された配線パターンを得ることができると共に、それぞれの配線の幅寸法のばらつきをきわめて小さくすることができ、同一配線層における配線パターンのインピーダンス特性を均一にでき、電気的特性に優れたスルーホール付の配線基板100を得ることができる。
(第2実施形態)
第1の実施形態における配線基板100の配線パターン50は、樹脂基板10の両面に1層のみ形成しているが、図5(b)に示した配線基板の上面および下面のそれぞれにビルドアップ法により配線層を積層して形成することができる。本実施形態においては、第1実施形態で形成した配線基板100にビルドアップ法を用いて多層の配線層50を設ける際の配線基板の製造方法について説明を行う。図6〜図8は、第2実施形態における配線基板の各製造工程における状態を示す断面図である。
まず図6(a)に示すように、配線基板100の両面に、樹脂フィルムをラミネートし、絶縁層60を形成する(第16工程)。絶縁層60を形成した後、絶縁層60にビア穴62を形成する(第17工程)。ビア穴62はレーザー光を照射することにより形成する。ビア穴62を形成した後、絶縁層60の表面に第3の給電層として無電解銅めっき膜70を成膜する(図6(b):第18工程)。
次に、図7(a)に示すように、無電解銅めっき膜70の表面に所定のパターンでめっきレジスト72を形成する(第19工程)。めっきレジスト72の形成方法もまた、先の実施形態におけるめっきレジスト18,42と同様にして形成することができる。
次に、図7(b)に示すように、無電解銅めっき膜70をめっき給電層として無電解銅めっき膜70の表面に第3のめっき層としての電解銅めっき層74を析出させる(第20工程)。
電解銅めっき層74を所定の厚さに析出させた後、めっきレジスト72を除去(図8(a):第21工程)し、第3給電層である無電解銅めっき膜70の露出部分を除去する(図8(b):第22工程)。
図8(b)は、絶縁層60を介して下層の配線層50と電気的に接続した上層の配線層80が形成された状態を示す。上層の配線パターン80の形成手順(第16工程〜第22工程)を繰り返し行うことにより、上層の配線層80をさらに多層に形成することももちろん可能である。
(参考例)
以上に説明した配線基板100の製造方法にかかる実施形態においては、図3(c)に示すように第1のめっき層である電解銅めっき層20と樹脂30とが面一となるように研磨した後、図4(a)以降に示すように、研磨面を基準面としてセミアディティブ法により配線層50や蓋めっき部44aを形成している形態について説明したが、図3(c)に示す状態とした後、図9および図10のそれぞれに示すように、研磨面に絶縁層となるビルドアップ樹脂90を貼付する工程(図9(a))、ビルドアップ樹脂90にビア穴92を形成する工程(図9(b))、ビルドアップ樹脂90およびビア穴92の表面に給電層(無電解銅めっき膜、銅スパッタ膜等)94を成膜する工程(図9(c))、給電層94にめっきレジスト96を形成する工程(図10(a))、めっきレジスト96を用いて電解銅めっき層98を形成する工程(図10(b))、めっきレジスト96を除去する工程(図10(c))、露出した給電層94を除去する工程を経ることにより、ビルドアップ配線層99を形成した配線基板100(図11参照)を得ることができる。
また、以上のようにして形成したビルドアップ配線層99に対して絶縁層(ビルドアップ樹脂)を介してビルドアップ配線層99と電気的に接続する上層のビルドアップ配線層を単数または複数層に積層させることももちろん可能である。
第1実施形態における配線基板の製造方法における第1工程〜第3工程までの状態を示す断面図である。 第1実施形態における配線基板の製造方法における第4工程〜第6工程までの状態を示す断面図である。 第1実施形態における配線基板の製造方法における第7工程〜第9工程までの状態を示す断面図である。 第1実施形態における配線基板の製造方法における第10工程〜第12工程までの状態を示す断面図である。 第1実施形態における配線基板の製造方法における第13工程〜第14工程までの状態を示す断面図である。 第2実施形態における配線基板の製造方法の各工程における状態を示す断面図である。 第2実施形態における配線基板の製造方法の各工程における状態を示す断面図である。 第2実施形態における配線基板の製造方法の各工程における状態を示す断面図である。 参考例における配線基板の製造方法の各工程における状態を示す断面図である。 参考例における配線基板の製造方法の各工程における状態を示す断面図である。 参考例における配線基板の製造方法により得られた配線基板の構造を示す断面図である。
符号の説明
10 樹脂基板(支持体)
12 銅箔(金属箔)
14 スルーホール
16 無電解銅めっき膜(第1の給電層)
17 感光性レジストフィルム
18 めっきレジスト
20 電解銅めっき層(第1のめっき層)
22 第1の配線層
30 樹脂
40 電解銅めっき膜(第2の給電層)
42 めっきレジスト
44 電解銅めっき層(第2のめっき層)
44a 蓋めっき部
46 第2の配線層
50 配線層
60 絶縁層
62,92 ビア穴
70 無電解銅めっき膜(第3の給電層)
72 めっきレジスト
74 電解銅めっき層(第3のめっき層)
80 上層の配線層
90 ビルドアップ樹脂
94 給電層
96 めっきレジスト
98 電解銅めっき層
99 ビルドアップ配線層
100 配線基板

Claims (7)

  1. スルーホールが形成された金属箔付樹脂基板と、
    前記金属箔表面と前記スルーホールの内壁面に形成された第1の給電層および該第1の給電層に積層された第1のめっき層とにより形成された第1の配線層と、
    前記スルーホールと、前記第1の配線層の配線パターン間に充填され、前記第1の配線層の表面とその端面とが面一に形成された樹脂材と、
    前記樹脂材の端面および前記第1の配線層の表面に形成された第2の給電層と、該第2の給電層に積層された第2のめっき層とにより形成された第2の配線層とを備えていることを特徴とする配線基板。
  2. 前記第2の配線層には、前記スルーホールの端面を覆う蓋めっき部が含まれていることを特徴とする請求項1記載の配線基板。
  3. 前記第2の配線層には、絶縁層を介して前記第2の配線層と電気的に接続する上層の配線層が形成されていることを特徴とする請求項1または2記載の配線基板。
  4. 前記蓋めっき部は、5μm以上のめっき厚さに形成されていることを特徴とする請求項2または3記載の配線基板。
  5. 両面に金属箔が貼り付けられてなる金属箔付樹脂基板にスルーホールを形成する工程と、
    前記金属箔の表面および前記スルーホールの内壁面に第1の給電層を形成する工程と、
    前記第1の給電層に第1のめっきマスクを形成する工程と、
    前記第1のめっきマスクにより、前記第1の給電層に第1のめっき層を積層する工程と、
    前記第1のめっきマスクを除去する工程と、
    前記第1の給電層および前記金属箔の前記第1のめっきマスクにより被覆されていた部位を除去し、第1の配線層を形成する工程と、
    前記樹脂基板表面および前記第1の配線層を樹脂材により被覆すると共に、前記スルーホールを前記樹脂材により充填する工程と、
    前記第1の配線層の表面と前記樹脂材の表面とが面一になるまで前記樹脂材を研磨する工程と、
    前記第1の配線層および前記樹脂材の表面に第2の給電層を形成する工程と、
    前記第2の給電層に第2のめっきマスクを形成する工程と、
    前記第2のめっきマスクにより前記第2の給電層に第2のめっき層を形成する工程と、
    前記第2のめっきマスクを除去する工程と、
    前記第2の給電層が露出する部位を除去し、第2の配線層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  6. 前記第2のめっき層を形成する工程において、前記スルーホールに充填された前記樹脂材の端面を覆う蓋めっき部を施すことを特徴とする請求項5記載の配線基板の製造方法。
  7. 前記第2の配線層の表面に、絶縁層を介して前記第2の配線層に電気的に接続する上層の配線層を形成する工程をさらに有していることを特徴とする請求項5または6記載の配線基板の製造方法。
JP2008135031A 2008-05-23 2008-05-23 配線基板および配線基板の製造方法 Pending JP2009283739A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008135031A JP2009283739A (ja) 2008-05-23 2008-05-23 配線基板および配線基板の製造方法
US12/470,083 US20090288873A1 (en) 2008-05-23 2009-05-21 Wiring board and method of manufacturing the same
US13/195,936 US20110283535A1 (en) 2008-05-23 2011-08-02 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135031A JP2009283739A (ja) 2008-05-23 2008-05-23 配線基板および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009283739A true JP2009283739A (ja) 2009-12-03
JP2009283739A5 JP2009283739A5 (ja) 2011-03-31

Family

ID=41341255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135031A Pending JP2009283739A (ja) 2008-05-23 2008-05-23 配線基板および配線基板の製造方法

Country Status (2)

Country Link
US (2) US20090288873A1 (ja)
JP (1) JP2009283739A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091308A (ja) * 2009-10-26 2011-05-06 Denso Corp 配線基板
JP2013211502A (ja) * 2012-03-30 2013-10-10 Shinko Seisakusho:Kk フィルドメッキを有する配線基板とその製造方法
JP2014072325A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
CN103841753A (zh) * 2012-11-20 2014-06-04 三星电机株式会社 印刷电路板及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104171B2 (en) * 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR20150033979A (ko) * 2013-09-25 2015-04-02 삼성전기주식회사 인터포저 기판 및 인터포저 기판 제조 방법
US20170013715A1 (en) 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN109429422A (zh) * 2017-08-29 2019-03-05 上达电子(深圳)股份有限公司 电路板及其制备方法
JP7089453B2 (ja) * 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JP2004349672A (ja) * 2002-07-10 2004-12-09 Ngk Spark Plug Co Ltd 充填材及びそれを用いた多層配線基板並びに多層配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047165A1 (fr) * 1996-06-07 1997-12-11 Asahi Kasei Kogyo Kabushiki Kaisha Feuille de metal porteuse de resine pour tableau de cablage multicouche, procede de fabrication de cette feuille, tableau de cablage multicouche, et dispositif electronique
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
WO2001011932A1 (fr) * 1999-08-06 2001-02-15 Ibiden Co., Ltd. Solution de galvanoplastie, procede de fabrication d'une carte imprimee multicouche au moyen de ladite solution, et carte imprimee multicouche
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
WO2003074268A1 (en) * 2002-03-05 2003-09-12 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
WO2005032227A1 (ja) * 2003-09-29 2005-04-07 Ibiden Co., Ltd. プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP2006229115A (ja) * 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275959A (ja) * 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JP2004349672A (ja) * 2002-07-10 2004-12-09 Ngk Spark Plug Co Ltd 充填材及びそれを用いた多層配線基板並びに多層配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091308A (ja) * 2009-10-26 2011-05-06 Denso Corp 配線基板
JP2013211502A (ja) * 2012-03-30 2013-10-10 Shinko Seisakusho:Kk フィルドメッキを有する配線基板とその製造方法
JP2014072325A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
CN103841753A (zh) * 2012-11-20 2014-06-04 三星电机株式会社 印刷电路板及其制造方法
JP2014103383A (ja) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
US20110283535A1 (en) 2011-11-24
US20090288873A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP2009283739A (ja) 配線基板および配線基板の製造方法
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
US20120125667A1 (en) Printed circuit board and method of manufacturing the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
WO2015029319A1 (ja) 配線基板及びその製造方法
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JP7234049B2 (ja) プリント配線基板
JP5188947B2 (ja) 多層配線基板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR100462835B1 (ko) 금속 범프를 이용한 인쇄 회로 기판 제조 방법
KR100945080B1 (ko) 인쇄회로기판 제조방법
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113