KR100688751B1 - 마이크로 패턴의 형성 방법 - Google Patents

마이크로 패턴의 형성 방법 Download PDF

Info

Publication number
KR100688751B1
KR100688751B1 KR1020040067489A KR20040067489A KR100688751B1 KR 100688751 B1 KR100688751 B1 KR 100688751B1 KR 1020040067489 A KR1020040067489 A KR 1020040067489A KR 20040067489 A KR20040067489 A KR 20040067489A KR 100688751 B1 KR100688751 B1 KR 100688751B1
Authority
KR
South Korea
Prior art keywords
copper plating
forming
wiring pattern
layer
photosensitive resin
Prior art date
Application number
KR1020040067489A
Other languages
English (en)
Other versions
KR20060019039A (ko
Inventor
케이치 이와나미
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040067489A priority Critical patent/KR100688751B1/ko
Publication of KR20060019039A publication Critical patent/KR20060019039A/ko
Application granted granted Critical
Publication of KR100688751B1 publication Critical patent/KR100688751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool

Abstract

본 발명은 마이크로 패턴 형성 방법에 관한 것으로서, 특히 리지드 기판에 감광성 수지의 절연층을 적층하고 적층된 감광성 수지에 배선 패턴을 형성하고 형성된 배선 패턴에 따라 회로를 완성함으로써 레지스터의 해상도, 동도금 석출 능력에 무관한 마이크로 패턴의 형성 방법에 관한 것이다.
또한, 본 발명은 리지드 기판에 회로층을 형성하고 감광성 수지의 절연층을 적층하는 제 1 단계; 상기 감광성 수지에 배선패턴을 형성하고 상기 회로층과 전기적으로 접속되도록 상기 배선패턴에 동도금을 하여 동도금층을 형성하는 제 2 단계; 및 상기 제 2 단계에서 형성된 동도금층중 상기 감광성 수지 내부에 형성된 배선 패턴을 제외한 부분을 제거하는 제 3 단계를 포함하여 이루어진 마이크로 패턴의 형성 방법이 제공된다.
고밀도, 다핀화, 인쇄회로기판, 미세 패턴, 마이크로 패턴

Description

마이크로 패턴의 형성 방법{micro patterning method}
도 1a 내지 도 1e는 종래 기술에 따른 서브트랙티브법을 이용한 마이크로 패턴 형성 방법의 흐름도이다.
도 2a 내지 도 2i는 종래 기술에 따른 세미 어디티브법에 의한 마이크로 패턴 형성 방법의 흐름도이다.
도 3a 내지 도 3e는 종래 기술에 따른 풀 어디티브법에 의한 마이크로 패턴 형성 방법의 흐름도이다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 마이크로 패턴 형성 방법의 흐름도이다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 마이크로 패턴 형성 방법의 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명>
401 : 기재 403 : 동도금층
404 : 감광성 수지의 절연층 405 : 동도금층
501 : 기재 502 : 감광성 수지
503 : 관통홀 504 : 동도금층
505 : 절연층 506 : 동도금층
본 발명은 마이크로 패턴 형성 방법에 관한 것으로서, 특히 리지드 기판에 감광성 수지의 절연층을 적층하고 적층된 감광성 수지에 배선 패턴을 형성하고 형성된 배선 패턴에 따라 회로를 완성함으로써 레지스터의 해상도, 동도금 석출 능력에 무관한 마이크로 패턴의 형성 방법에 관한 것이다.
소프트웨어가 없다면 컴퓨터의 하드웨어라는 말은 그대로 딱딱한 금속 상자에 지나지 않는다. 마찬가지로 뛰어난 성능을 가진 IC(Integrated Circuit)와 여러 가지 전자부품들을 아무리 많이 모아놓아도 그것만으로는 소용이 없다.
이들을 적절히 배치하여 서로를 전기적으로 연결하고 전원 등을 공급해 주어야 비로소 설계된 의도대로 동작하는 전자제품이 된다. 이와 같이 전자부품을 설치하는 바탕이 됨은 물론 부품들을 전기적으로 연결해 주는 것이 바로 PCB(Printed Circuit Board)이다.
PCB란 용어는 초기의 제조공정 중에 스크린 인쇄법으로 배선을 형성하였기 때문에 인쇄(Print)란 단어가 포함된 용어가 만들어졌다.
현재, 단면 PCB 제조공정에서는 부분적으로 인쇄용 잉크를 사용하지만, 양면 이상의 PCB에서는 감광성 필름 등을 사용하여 배선을 형성하므로 인쇄회로기판이란 용어는 적절하지 않다. 전자회로기판으로 부르는 것이 보다 바람직할 것이다. 한국을 비롯한 동아시아에서는 PCB라는 용어를 많이 사용하나 구미에서는 PWB(Printed Wiring Board)라는 용어를 많이 사용한다.
PCB는 위에서 말한 바와 같이 전자부품을 전기적으로 연결해주는 기능 이외에 부품들을 기계적으로 고정시켜주는 역할도 한다. 기계적 강도를 높이기 위해 PCB의 원자재 속에는 보강재로서 유리섬유(Glass Fiber)가 50%정도 포함되어 있다.
제조과정중에 PCB는 200℃ 이상의 고온에 노출되며, 이때 원자재가 휘거나 변형되지 않는 내열성이 요구된다.
종래의 회로 기판은 프린트 배선판으로 불려 유리 섬유의 부직포에 에폭시 수지를 함침시킨 적층판으로부터 유리 에폭시판에 붙일 수 있었던 동박을 패터닝 한 후, 복수매 거듭해 적층 접착해, 드릴로 관통 구멍을 뚫고, 이 구멍의 벽면에 동도금을 실시해 비아를 형성한 후, 층간의 전기 접속을 실시한 배선 기판의 사용이 주류였다.
그러나 최근의 전자기기의 고기능화 및 경박 단소화의 요구에 수반해, 전자 부품의 고밀도 집적화, 또 고밀도 실장화가 진행되어 오고 있다. 이것들의 전자기기에 사용되는 인쇄회로기판의 배선은 고밀도화하는 경향이 있어, 빌드업한 다층 배선구조가 채용되고 있으며, 빌드업 다층 배선판은, 수지만으로 구성되는 절연층과 도체를 겹쳐 쌓으면서 성형된다.
그리고, 비아 형성 방법으로서는, 종래의 드릴 가공에 대신해, 레이저법, 플라스마법, 포토법 등 다방면에 걸쳐, 소경의 비어 홀을 자유롭게 배치하는 것으로, 고밀도화를 달성하고 있다.
이때, 층 간접속부로서는, 블라인드 비아(Blind Via)나 베리드 비아(Buried Via：비아를 도전체로 충전한 구조) 등이 있으며, 베리드 비아가 비아 위에 비아를 형성하는 스택형 비아가 가능하기 때문에 특히 주목받고 있다.
베리드 비아로서는, 비어 홀을 도금으로 충전하는 방법과 도전성 페이스트등으로 충전하는 경우로 나눌 수 있다.
한편, 배선 패턴을 형성하는 방법으로서 동박을 에칭 하는 방법(Subtrative process; 서브트랙티브법), 전해동도금에 의한 방법(Semi additive process; 세미 어디티브법), 무전해동도금에 의한 방법(Full additive process ; 풀 어디티브법) 등이 있으며, 배선 밀도의 고밀도화에 대응 가능한 세미어디티브법이 특히 주목받기 시작하고 있다.
동박을 에칭하는 방법(서브트랙티브법)은 동박 또는 동 도금 위에 감광성 레지스트를 붙이고, 노광·현상 Photo Lithograph 법으로 레지스트 패턴을 형성한 후, 에칭으로 불필요한 동을 제거, 마지막에 남은 회로 위의 레지스트를 제거한다.
도 1a 내지 도 1e는 종래 기술에 따른 서브트랙티브법을 이용한 마이크로패턴의 형성 방법의 흐름도이다.
도 1a를 참조하면, 베이스 기판으로 사용될 리지드 동박적층판(101, 102a, 102b)을 준비하고, 베이스 기판으로 사용되는 리지드 동박적층판(101, 102a, 102b) 위에 동도금을 수행하여 동도금층(103)을 형성한다.
그리고, 도 1b를 참조하면, 동도금층(103) 위에 D/F 법이나 액상 감광재법 등을 사용하여 감광성 레지스트(104)의 패턴을 기판 상에 형성한다.
이후, 도 1c를 참조하면, 동도금층(103) 위에 형성된 감광성 레지스트(104)을 노광·현상 공정에 의해 배선 패턴을 형성한다.
그리고, 도 1d를 참조하면, 동도금층(103) 위에 형성된 감광성 레지스트(104)의 노광·현상 공정에 의한 배선 패턴을 이용하여 에칭으로 필요 없는 동도금층(103)을 제거한다.
이렇게 하여 동도금층(103)에 회로패턴이 형성되면 감광성 레지스트(104)를 제거하여 최종적으로 동박의 배선패턴을 형성한다.
이 방법을 사용할 경우의 미세회로 형성 능력은 동 두께와 레지스트의 해상도의 영향을 받는데, 동을 에칭하는 메커니즘을 이용하기 때문에 일반적으로 동 두께에 대해 2.0 정도의 종횡비(aspect ratio)를 갖는다고 하며, 동 두께가 10um인 경우 L/S = 20/20um가 한계이다.
도 2a 내지 도 2i는 종래 기술에 따른 세미 어디티브법에 의한 마이크로 패턴의 형성 방법의 흐름도이다.
도 2a를 참조하면, 종래 기술에 따른 세미 어디티브법에 의한 마이크로 패턴의 형성 방법은 먼저 베이스 기판으로 사용될 리지드 기판(201)을 준비한다. 그리고, 준비된 리지드 기판(201)의 홀을 가공하고 동도금하여 동도금층(203)을 형성하고 동도금층(203)에 배선패턴을 형성한다.
이러한 리지드 기판(201)에 홀을 가공하고 동도금층(203)을 형성하고 배선패턴을 형성하는 과정은 일반적으로 널리 알려져 있는 방법을 사용하여 수행한다.
리지드 기판(201)에 홀을 가공하고 동도금층(203)을 형성하며 동도금층(203)에 배선패턴을 형성한 후에는 절연층(204)을 적층한다.
이후에, 리지드 기판(201)에 적층된 절연층(204)에 도 2b를 통해 알 수 있는 바와 같이 레이저를 사용하여 층간 접속용 비아(205a~205f)를 형성한다.
다음에, 도 2c를 통해 알 수 있는 바와 같이 리지드 기판(201)의 절연층에 형성된 층간 접속용 비아(205a~205f)에 전도성을 부여하기 위해 무전해 동도금을 하여 동도금층(206)을 형성한다.
그리고, 도 2d에 도시된 바와 같이 리지드 기판(201)의 층간 접속용 비아(205a~205f)에 도전성을 부여하기 위해 형성한 무전해 동도금에 의한 동도금층(206)에 감광성 레지스트 필름(207)을 붙인다.
다음에, 도 2e에 도시된 바와 같이 동도금층(206)에 적층된 감광성 레지스트(207)에 노광 현상 공정에 의해 배선패턴을 형성하며, 도 2f에 도시된 바와 같이 무전해 동도금층(206)을 전원선으로 하여 전해 동도금을 하여 동도금층(207)을 형성하여 감광성 레지스트(207)에 형성된 배선패턴에 따라 배선패턴을 완료한다.
이후에, 도 2g에 따라 감광성 레지스트(207)에 형성된 배선 패턴에 따라 전해 동도금을 하여 동도금층(207)에 의해 배선패턴이 완료되었기 때문에 감광성 레지스트(207)을 제거한다.
그리고, 도 2h에 도시된 바와 같이 무전해 동도금층(206)이 전해 동도금을 하기 위한 전원선으로 역할을 다하였기 때문에 이제 필요가 없게 된 무전해 동도금층(206)을 에칭에 의해 제거하며, 도 2i에 도시된 바와 같이 절연층(209)를 적층하여 마이크로 패턴의 형성 과정을 반복한다.
세미 어디티브법에 의하면 무전해 동 도금층(일명 시드층(seed layer))을 에칭할 때 시드층의 잔사나 회로폭의 과에칭이 발생하기 때문에 현재 기술로는 L/S=15/15um가 한계이다.
도 3a 내지 도 3e는 종래 기술에 따른 풀 어디티브법에 의한 마이크로 패턴의 형성방법의 흐름도이다.
도 3a를 참조하면, 종래 기술에 따른 풀 어디티브법에 의한 마이크로 패턴의 형성 방법은 먼저 베이스 기판으로 사용될 리지드 기판(301)을 준비한다. 그리고, 준비된 리지드 기판(301)의 홀을 가공하고 동도금하여 동도금층(303)을 형성하고 동도금층(303)에 배선패턴을 형성한다.
이러한 리지드 기판(301)에 홀을 가공하고 동도금층(303)을 형성하고 배선패턴을 형성하는 과정은 일반적으로 널리 알려져 있는 방법을 사용하여 수행한다.
리지드 기판(301)에 홀을 가공하고 동도금층(303)을 형성하며 동도금층(303)에 배선패턴을 형성한 후에는 절연층(304)을 적층한다.
이후에, 리지드 기판(301)에 적층된 절연층(304)에 레이저를 사용하여 층간 접속용 비아(305a~305f)를 형성한다.
다음에, 도 3b를 통해 알 수 있는 바와 같이 리지드 기판(301)의 층간 접속 용 비아(305a~305f)가 형성된 절연층(303)에 감광성 레지스트(306)을 적층하며, 이때 층간 접속용 비아(305a~305f)에도 감광성 레지스트(306)이 충진된다.
그리고, 도 3c에 도시된 바와 같이 마이크로 패턴을 형성하기 위해 감광성 레지스트(306)에 노광 현상 공정에 의해 배선 패턴을 형성한다.
이후에, 도 3d에 도시된 바와 같이 마이크로 패턴을 완성하기 위해 노광 현상 공정에 의해 마이크로 패턴이 형성된 감광성 레지스트(306)에 무전해 동도금을 수행하고, 전해 동도금을 수행하여 동도금층(307a~307j)을 형성하여 마이크로 패턴을 완성한다.
다음에, 위에서 설명한 바와 같이 마이크로 패턴이 완성되면 도 3e에 도시된 바와 같이 감광성 레지스트(306)을 제거하여 마이크로 패턴을 완성하며, 이후 절연층을 적층하면서 마이크로 패턴을 형성하여 다층 인쇄회로기판을 완성한다.
이 방법을 사용할 경우의 미세회로 형성능력은 레지스트의 해상도 및 무전해 동도금의 석출능력의 영향을 받는데 현재 기술로는 L/S =15/15um이 한계이다.
한편, 위에서 설명한 종래 기술에 따른 마이크로 패턴 형성 기술은 풀 어디티브법 외에는 필요 없는 부분의 동을 에칭으로 제거하는 방법이 요구된다. 이 경우에 미세 패턴을 형성할 경우에 동과 절연층 간의 밀착 강도가 요구되는데 불필요한 부분을 에칭으로 제거해야 하므로, 밀착강도를 높이게 되면 필요 없는 동이 남을 가능성이 있다.
또한, 패턴이 미세해지기 때문에 패턴 폭이 동 두께보다 더 가늘어져서 패턴의 밀착강도가 약해지고 패턴이 떨어지게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 리지드 기판에 감광성 수지의 절연층을 적층하고 적층된 감광성 수지에 배선 패턴을 형성하고 형성된 배선 패턴에 따라 회로를 완성함으로써 레지스터의 해상도에 무관한 마이크로 패턴의 형성 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 리지드 기판에 감광성 수지의 절연층을 적층하고 적층된 감광성 수지에 배선 패턴을 형성하고 형성된 배선 패턴에 따라 회로를 완성함으로써 동도금 석출 능력에 무관한 마이크로 패턴의 형성 방법에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 리지드 기판에 회로층을 형성하고 감광성 수지의 절연층을 적층하는 제 1 단계; 상기 감광성 수지에 배선패턴을 형성하고 상기 회로층과 전기적으로 접속되도록 상기 배선패턴에 동도금을 하여 동도금층을 형성하는 제 2 단계; 및 상기 제 2 단계에서 형성된 동도금층중 상기 감광성 수지 내부에 형성된 배선 패턴을 제외한 부분을 제거하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명은, 리지드 기판에 감광성 수지의 절연층을 적층하는 제 1 단계; 상기 감광성 수지에 배선패턴을 형성하고 형성된 배선패턴에 동도금을 하여 동도금층을 형성하는 제 2 단계; 및 상기 제 2 단계에서 형성된 동도금층중 상기 감광성 수지 내부에 형성된 배선 패턴을 제외한 부분을 제거하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.
이제, 도 4a 이하의 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 마이크로 패턴의 형성 방법의 흐름도이다.
도 4a를 참조하면, 본 발명의 일실시예에 따른 마이크로 패턴의 형성 방법은 먼저 베이스 기판으로 사용하는 리지드 기판(401)을 준비한다.
본 발명의 일실시예에 따른 마이크로 패턴의 형성 방법에 사용되는 리지드 기판(401)은 기재(401)의 양면이 도 4a에 도시된 바와 같이 전도층이 제거된 리지드 기판(401)을 사용하는데 양면 또는 한면이 전도층으로 덮여 있는 리지드 기판(401)도 사용가능하다.
즉, 본 발명에 사용가능한 리지드 기판(401)은 열경화성 수지 조성물로 함침된 유리섬유 기재(열경화성 수지 조성물로 함침된 유리섬유 강화 프리플레그)이거나 또는 그 한면 또는 그 양면에 접합된 동박으로 형성된 한면 또는 양면 구리 적층판을 포함한다.
인쇄회로기판은 통상적으로 산업 분야에서 패널이라고 칭명되는 하나 이상의 기본 구조 블록으로부터 제조된다. 패널은 유전층의 한면 또는 양면을 완전히 덮고 있고, 여기에 부착되어 있는 전도층을 포함하는 특정 크기의 쉬이트(sheet)이다.
패널은 통상적으로 한쪽 면이 길이가 300 내지 700mm이고 두께가 0.3mm 미만인 치수를 갖는 얇은 정사각형 또는 직사각형 형태를 취한다. 연속 전도층은 피복 재로서 통칭된다.
패널 유전층은 기재층으로서 통칭된다. 피복 두께는 통상적으로 17 내지 50㎛ 범위이며, 피복재로서 일반적으로 구리가 사용된다. 기재층의 두께는 통상적으로 75 내지 150㎛ 범위이며, 기재로서 일반적으로 에폭시가 함침된 제직 유리 매트(유리-에폭시)가 사용된다.
인쇄회로기판은 특정 크기 및 특정 형태의 쉬이트로서, 전기 부재들을 장착시켜 기능성 전자 장치, 예를 들면, 컴퓨터 기억 부품을 제공할 수 있다. 인쇄회로기판은 캐패시터, 레지스터 및 집적회로칩(IC)과 같은 조립된 전기 부재에 기계적 지지체로서 제공되어 이들을 전기적으로 접속시킨다.
다음으로, 도 4a에 도시된 바와 같이 준비된 리지드 기판(401)에 드릴을 사용하여 제1 비아홀을 형성한다.
현재 인쇄회로기판의 비아홀을 형성하기 위하여 가장 널리 사용되는 방법으로서 엑시머, Nd;YAG 및 CO2 타입의 레이저드릴 가공법 등이 있으며, 본 발명에서는 특히 CO2 타입의 레이저드릴 가공법이 바람직하다.
상기 엑시머 타입의 레이저드릴 가공법은 인쇄회로기판의 드릴용으로는 거의 사용되지 않으며, 355㎚의 파장을 사용하는 YAG 레이저드릴 가공법은 구리판을 직접 관통할 수 있지만, 절연층에 사용되는 프리프레그 등의 유리 에폭시 성분이 포함된 물질에서 90% 정도의 반사가 발생되어 가공이 어렵다.
한편, 9.4um 파장 정도를 사용하는 상기 CO2 타입의 레이저드릴 가공법은 80% 정도의 흡수율을 나타내어 가공이 가능하다.
그리고, 위에서 설명한 바와 같이 제1 비아홀이 형성된 리지드 기판(401)의 층간 도전성을 부여하기 위해서 동도금을 수행하여 동도금층(403)을 형성하게 되는데 동도금 순서는 무전해 동도금에서 전해 동도금 순으로 진행한다.
무전해 동도금은 수지, 세라믹, 유리 등과 같은 부도체의 표면에 도전성을 부여하기 위한 유일한 도금방법이다. 무전해 동도금은 절연체에 대한 도금이므로 전기를 띤 이온에 의한 반응은 기대할 수 없다. 무전해 동도금은 석출반응에 의해 이루어지며 석출반응은 촉매에 의해 촉진된다. 도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다.
무전해 동도금은 일반적으로 도금막을 두껍게 하기 어렵고, 물성도 전해 동도금에는 미치지 못하나 최근에는 특성이 많이 향상되어 그 용도가 확대되고 있다.
무전해 동도금은 도금액에 기판을 담그는 방법으로 도금을 행하므로 홀의 내벽은 물론 기판의 모든 부분이 도금된다. 무전해 동도금을 행함으로써 기판의 윗면의 동박과 아랫면의 동박이 도체로 연결된다. 이를 1차 동도금이라고 한다. 1차 동도금은 전해 동도금을 위한 초벌 성격의 도금으로서 도금막의 두께도 얇다. 무전해 동도금피막은 물성이 떨어지므로 그대로 사용할 수 없으며 전해 동도금을 덧입혀 보완해 주어야 한다.
무전해 동도금을 행하여 홀의 내벽에 도전성을 부여하였으므로 이제 전기 분해를 이용한 전해 동도금이 가능하다. 전해 동도금은 두꺼운 도금피막을 형성하기 쉽고, 막의 물성도 무전해 동도금에 비해 우수하다.
이후에, 화상형성 공정과 부식 공정을 수행하여 동도금층(403)에 배선패턴을 형성하며, 절연층(404)을 적층하게되는데 본 발명에서는 감광성 수지를 이용한다.
다음으로, 도 4b에 도시된 바와 같이 감광성 수지의 절연층(404)에 회로가 될 부분의 감광성 수지를 노광 현상하거나 레이저 등으로 제거하여 배선 패턴을 형성한다. 이처럼 감광성 수지의 절연층(404)을 동도금층(403) 위에 바로 적층하여 회로 패턴을 형성하게 되면 이후의 공정에서 종래 기술처럼 미세 패턴의 형성이 레지스트의 해상도에 의존하게 되지 않으며 무전해 동도금의 석출 능력에 제한을 받지도 않는다.
이후에, 도 4c에 도시된 바와 같이 절연층(404)에 동도금층(405)을 형성하여 배선 패턴을 완성하고 층간 접속을 제공하게 되는데, 동도금 순서는 무전해 동도금에서 전해 동도금 순으로 진행한다.
그리고, 도 4d에 도시된 바와 같이 동도금층(405)의 표면을 연마 또는 에칭하여 필요 없는 부분의 동도금을 제거하고 표면을 평탄하게 한다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 마이크로 패턴의 형성 방법의 흐름도이다.
도면을 참조하면, 본 발명의 다른 실시예에 따른 마이크로 패턴의 형성 방법은 먼저 베이스 기판으로 사용하는 리지드 기판(501)을 준비한다.
본 발명의 일실시예에 따른 마이크로 패턴의 형성 방법에 사용되는 리지드 기판(501)은 기재(501)의 양면이 도 5a에 도시된 바와 같이 전도층이 제거된 리지 드 기판(501)을 사용하는데 양면 또는 한면이 전도층으로 덮여 있는 리지드 기판(501)도 사용가능하다.
다음으로, 도 5a에 도시된 바와 같이 준비된 리지드 기판(501)에 드릴을 사용하여 제1 비아홀을 형성한다.
현재 인쇄회로기판의 비아홀을 형성하기 위하여 가장 널리 사용되는 방법으로서 엑시머, Nd;YAG 및 CO2 타입의 레이저드릴 가공법 등이 있으며, 본 발명에서는 특히 CO2 타입의 레이저드릴 가공법이 바람직하다.
그리고, 위에서 설명한 바와 같이 제1 비아홀이 형성된 리지드 기판(501)에 절연층(502)을 적층하게되는데 본 발명에서는 감광성 수지를 이용한다.
다음으로, 도 5b에 도시된 바와 같이 감광성 수지의 절연층(502)에 회로가 될 부분의 감광성 수지를 노광 현상하거나 레이저 등으로 제거하여 배선 패턴을 형성하게 되는데 이때 관통홀(503a, 503b)도 형성한다. 이처럼 감광성 수지의 절연층(502)을 리지드 기판(501) 위에 바로 적층하여 회로 패턴을 형성하게 되면 이후의 공정에서 종래 기술처럼 미세 패턴의 형성이 레지스트의 해상도에 의존하게 되지 않으며 무전해 동도금의 석출 능력에 제한을 받지도 않는다.
이후에, 도 5c에 도시된 바와 같이 절연층(502)에 동도금층(504)을 형성하여 배선 패턴을 완성하고 층간 접속을 제공하게 되는데, 동도금 순서는 무전해 동도금에서 전해 동도금 순으로 진행하며, 관통홀(503a, 503b)이 메워질 때까지 무전해/전해 동도금을 수행한다.
그리고, 도 5d에 도시된 바와 같이 동도금층(504)의 표면을 연마 또는 에칭하여 필요 없는 부분의 동도금을 제거하고 표면을 평탄하게 한다.
이후에는 도 5e에 도시된 바와 같이 동일한 작업을 반복하여 다층의 인쇄회로기판을 형성한다.
이상에서 설명한 것은 본 발명에 따른 마이크로 패턴의 형성 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상기와 같은 본 발명에 따르면, 미세회로를 photo resist로 형성할 경우, 레지스트 밀착력은 절연층 재료 및 표면상태의 영향을 많이 받는데, 기판 표면을 금속으로 함으로써 레지스트 밀착에 최적인 표면을 형성할 수 있기 때문에, 레지스트의 밀착력을 최대로 끌어낼 수 있는 효과가 있다.
또한, 본 발명에 따르면, 금속 seed층은 베이스 기판의 회로면을 절연층에 라미네이션한 후에 에칭을 하므로, semi-additive 공법과 같은 flash etching을 필요치 않기 때문에 위에서 말한 semi-additive공법으로 미세회로를 형성할 경우 발생하게 되는 seed 에칭에 의한 문제가 없어지는 효과가 있다.
또한, 본 발명에 따르면, semi-additive공법에서 발생하는 flash etching에 의한 회로의 과에칭 현상 없기 때문에, 회로를 더욱 미세하게 형성할 수 있고, 라인 폭의 정밀도가 향상하며, 임피던스 특성도 안정화되는 효과가 있다.
또한, 본 발명에 따르면, semi-additive법의 seed에칭에 비해서 금속박막의 에칭은 back side에서 실시하기 때문에 프로세스도 용이하고, 공정관리도 편리하다는 효과가 있다.
또한, 본 발명에 따르면, 회로를 절연수지층에 라미네이션하고, 회로를 절연층에 내장하는 구조를 채택하기 때문에 회로의 요철이 없으며, 공정상에서 데미지 등에 의한 불량이 줄고, 높은 수율에서의 생산을 기대할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 회로를 절연층 안에 내장하기 때문에 회로와 절연층의 밀착은 회로 바닥면과 측면, 총 3면에서 이루어지기 때문에 밀착강도를 높일 수 있고, 종래의 공법에서는 사용할 수 없었던 절연재료를 사용할 수 있는 효과가 있다.

Claims (8)

  1. 리지드 기판에 회로층을 형성하고 감광성 수지의 절연층을 적층하는 제 1 단계;
    상기 감광성 수지에 배선패턴을 형성하고 상기 회로층과 전기적으로 접속되도록 상기 배선패턴에 동도금을 하여 동도금층을 형성하는 제 2 단계; 및
    상기 제 2 단계에서 형성된 동도금층중 상기 감광성 수지 내부에 형성된 배선 패턴을 제외한 부분을 제거하는 제 3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계 이후에 표면을 처리하여 불필요한 동도금과 절연층을 제거하는 제 4 단계를 더 포함하여 이루어진 마이크로 패턴의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계는,
    상기 감광성 수지에 노광 현상하여 배선패턴을 형성하는 제 2-1 단계;
    형성된 배선패턴에 무전해 동도금을 하여 무전해 동도금층을 형성하는 제 2- 2 단계; 및
    상기 제 2-2 단계의 무전해 동도금층에 전해 동도금을 하여 전해 동도금층을 형성하는 제 2-3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계는,
    상기 감광성 수지에 레이저 드릴을 사용하여 배선패턴을 형성하는 제 2-1 단계;
    형성된 배선패턴에 무전해 동도금을 하여 무전해 동도금층을 형성하는 제 2-2 단계; 및
    상기 제 2-2 단계의 무전해 동도금층에 전해 동도금을 하여 전해 동도금층을 형성하는 제 2-3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
  5. 리지드 기판에 감광성 수지의 절연층을 적층하는 제 1 단계;
    상기 감광성 수지에 배선패턴을 형성하고 형성된 배선패턴에 동도금을 하여 동도금층을 형성하는 제 2 단계; 및
    상기 제 2 단계에서 형성된 동도금층중 상기 감광성 수지 내부에 형성된 배선 패턴을 제외한 부분을 제거하는 제 3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
  6. 제 5 항에 있어서,
    상기 제 3 단계 이후에 표면을 처리하여 불필요한 동도금과 절연층을 제거하는 제 4 단계를 더 포함하여 이루어진 마이크로 패턴의 형성 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 단계는,
    상기 감광성 수지에 노광 현상하여 배선패턴을 형성하는 제 2-1 단계;
    형성된 배선패턴에 무전해 동도금을 하여 무전해 동도금층을 형성하는 제 2-2 단계; 및
    상기 제 2-2 단계의 무전해 동도금층에 전해 동도금을 하여 전해 동도금층을 형성하는 제 2-3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 단계는,
    상기 감광성 수지에 레이저 드릴을 사용하여 배선패턴을 형성하는 제 2-1 단계;
    형성된 배선패턴에 무전해 동도금을 하여 무전해 동도금층을 형성하는 제 2-2 단계; 및
    상기 제 2-2 단계의 무전해 동도금층에 전해 동도금을 하여 전해 동도금층을 형성하는 제 2-3 단계
    를 포함하여 이루어진 마이크로 패턴의 형성 방법.
KR1020040067489A 2004-08-26 2004-08-26 마이크로 패턴의 형성 방법 KR100688751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067489A KR100688751B1 (ko) 2004-08-26 2004-08-26 마이크로 패턴의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067489A KR100688751B1 (ko) 2004-08-26 2004-08-26 마이크로 패턴의 형성 방법

Publications (2)

Publication Number Publication Date
KR20060019039A KR20060019039A (ko) 2006-03-03
KR100688751B1 true KR100688751B1 (ko) 2007-02-28

Family

ID=37126488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067489A KR100688751B1 (ko) 2004-08-26 2004-08-26 마이크로 패턴의 형성 방법

Country Status (1)

Country Link
KR (1) KR100688751B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775353B1 (ko) 2006-11-21 2007-11-09 대덕전자 주식회사 인쇄 회로 기판을 위한 탄소 섬유 보강재 가공 방법
KR100862149B1 (ko) * 2007-02-06 2008-10-09 성균관대학교산학협력단 선택적 무전해 도금을 이용한 플렉서블 기판의 미세 금속배선 형성 방법

Also Published As

Publication number Publication date
KR20060019039A (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
KR100704915B1 (ko) 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
JP2009283739A (ja) 配線基板および配線基板の製造方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2008016482A (ja) 多層プリント配線板の製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR20040075595A (ko) 양면 연성인쇄회로기판의 제조 방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100771293B1 (ko) 인쇄회로기판 및 그 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
US7629692B2 (en) Via hole having fine hole land and method for forming the same
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
US20090178840A1 (en) Pcb and manufacturing method thereof
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee