KR20090085406A - 다층 회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 다층 회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 내층의 회로패턴으로서 전도성 박판이 패터닝된 내층재를 이용함으로써, 내층의 회로패턴의 제작 공정을 단순화할 뿐만 아니라 이 과정에서 소요되는 원부자재 및 리드 타임(lead time)을 줄이며, 나아가서는 그에 따른 원가 경쟁력을 갖춘 다층 회로기판을 제조할 수 있도록 하는 다층 회로기판 및 그 제조방법에 관한 것이다.

다층 회로기판, 전도성 박판, 내층재, 레진, 동박, RCC 라미네이팅, 비아홀.

Description

다층 회로기판 및 그 제조방법{MULTI-LAYER BOARD AND MANUFACTURING METHOD THEREOF}

본 발명은 다층 회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 전도성 박판을 소정의 형상으로 패터닝한 내층재를 내층 회로패턴으로서 사용하는 다층 회로기판 및 그 제조방법에 관한 것이다.

이에 다층 회로기판의 미세패턴 형성, 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(dual inline package) 타입에서 SMT(surface mount technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다.

또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 회로기판의 설계가 복잡해지고 고난이 기술을 요하게 된다.

종래의 다층 회로기판을 제조하는 방법으로는, 내층회로가 형성된 기판에 절연 접착층으로서 유리 직물에 에폭시 수지를 함침하여 스테이지화한 프리프레그 시트를 몇 장 적층하고 프레스하여 쓰루홀(through-hole)에 의해 층간 도통을 실시하는 방법이 사용되어 왔다.

그러나, 이 방법은 대규모 설비 및 장시간이 요구되는 등의 문제를 갖고 있었다. 상기 문제를 해결하기 위한 방법으로 내층회로가 형성된 기판의 도체층 위에 유기절연층을 교대로 적층하는 빌드업(build-up) 방식이 제안되어 왔다.

빌드업 다층 회로기판은 여러 방법으로 제조될 수 있는데, 일반적으로 양면에 동박이 코팅된 동박적층판(copper clad laminate, CCL)의 양면에 통상의 포토에칭(photoetching)을 통해 회로패턴을 형성하여 내층회로를 마련한다.

그 후, 상기 내층회로가 형성된 CCL 상에는, 레진코팅동박(resin coated copper foil, RCC)을 적치시키고 이를 가열 및 가압하는 RCC 공법 및 액상의 절연재를 인쇄방법으로 도포하여 형성하는 액상코팅법 등을 통해 절연층을 형성하고, 상기 적층된 기판의 소정 위치에 비아홀(via hole) 및 블라인드 비아홀(blind via hole)을 가공하여 무전해 도금(electroless plating)한다.

이후, 도금된 기판은 통상의 포토에칭을 통해 패턴을 마련하여 외층회로층을 형성하고, 최종적으로 패턴상에는 다시 포토 솔더 레지스트(photo solder resist)를 도포하여 솔더마스크층(solder mask layer)을 형성한다.

도 1a 내지 도 1j 는 종래의 다층 회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.

도 1a 내지 도 1j에 도시된 바와 같이, 종래의 다층 회로기판의 제조공정은 (ⅰ) CCL(601)에 비아홀(602)을 가공, (ⅱ) 비아홀(602)이 가공된 CCL(601)에 1 회 이상의 도금을 실시하여 비아홀(602)의 내주면과 CCL(601)의 상,하면에 제1 도체층(603)을 형성, (ⅲ) 건식 필름 레지스트(dry film resist, DFR)를 도포하고, 도 포된 DFR에 이미지를 형성하고 노광 및 현상에 의해 제1 도체층(603)을 노출시켜 노출된 제1 도체층(603)을 에칭하여 원하는 회로패턴을 형성, (ⅳ) 회로가 형성된 CCL(601)에 RCC(604)를 적층, (ⅴ) 비아홀(607)과 블라인드 비아홀(608)을 형성, (ⅵ) 비아홀(607)과 블라인드 비아홀(608)의 내벽을 도금하여 제2 도전체층(609)를 형성, (ⅶ) DFR 도포하고, 도포된 필름에 이미지를 형성하고 노광 및 현상에 의해 제2 도체층(609)을 노출시키고 노출된 제2 도체층(609)를 에칭하여 원하는 외층 회로패턴을 형성, (ⅷ) 솔더마스크층(610) 형성, 및 (ⅸ) 마무리 도금(611) 순으로 이루어진다.

이러한 다층 회로기판의 제조방법과 마찬가지로, CCL(601)을 이용하여 내층의 회로패턴을 형성하게 되면, CCL(601)의 상면 동박과 하면 동박을 전기적으로 연결하기 위해서는 이를 천공하여 비아홀(602)을 형성하고 비아홀(602) 내벽에 도전성을 부여하기 위한 별도의 도금 공정을 필요로 하기 때문에, 이 과정에서 소요되는 리드 타임(lead time) 및 원부자재의 양이 많아 결국 다층 회로기판의 원가를 상승시키는 문제점이 있다.

상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 내층의 회로패턴을 형성하기 위한 공정을 간소화함과 더불어 이 과정에서 소요되는 원부자재를 줄여 보다 저가의 다층 회로기판을 제공할 수 있도록 하는 다층 회로기판 및 그 제조방법을 제공하는 데에 있다.

상기한 목적을 달성하기 위한 기술적인 구성으로서, 본 발명에 따른 다층 회로기판은 다수의 내층 및 외층 회로패턴을 구비하는 다층 회로기판에 있어서, 전도성 박판을 소재로 하여 소정의 형상으로 패터닝되는 내층재가 상기 내층 회로패턴으로서 사용되는 것을 특징으로 한다.

이때, 상기 외층 회로패턴의 적어도 일부와 상기 내층 회로패턴의 일부가 전도성 물질에 의하여 전기적으로 연결되는 것을 특징으로 한다.

또한, 상기한 목적을 달성하기 위한 기술적인 구성으로서, 본 발명에 따른 다층 회로기판의 제조방법은 (a) 하나 이상의 금속으로 이루어진 전도성 박판을 소재로 하여 소정의 형상으로 패터닝된 내층재를 내층 회로패턴으로서 준비하는 단계와, (b) 상기 내층재의 양면에 RCC(resin coated copper)를 적층하는 단계와, (c) 상기 (b) 단계의 결과물 상에 양면을 관통하는 비아홀과 상기 내층재를 하지층으로 하는 블라인드 비아홀을 형성하는 단계와, (d) 상기 (c) 단계의 결과물 양면과 상기 비아홀 및 블라인드 비아홀의 내벽에 무전해 동도금 및 전해 동도금을 순차적으 로 실시하여 도금층을 형성하는 단계와, (e) 상기 (d) 단계의 결과물 양면의 동박 및 도금층을 패터닝하여 원하는 외층 회로패턴을 형성하는 단계와, (f) 상기 (e) 단계의 결과물 양면에 포토솔더레지스트를 인쇄한 후 노광 및 현상하여 선택적인 솔더마스크층을 형성하는 단계, 및 (g) 상기 솔더마스크층에 의해 도포되지 않고 외부로 노출되는 외부 회로패턴 상에 산화방지 및 납 젖음성 향상을 위한 마무리 도금층을 형성하는 단계로 구성되는 것을 특징으로 한다.

이상에서 살펴본 바와 같이, 본 발명에 따른 다층 회로기판 및 그 제조방법은 내층의 회로패턴으로서 금속으로 이루어진 판 소재가 패터닝(patterning)된 내층재를 이용함으로써, 내층 비아홀(via hole) 내벽에 도전성을 부여하기 위해 실시되는 별도의 도금 공정을 필요로 하지 않는 동시에 내층의 회로패턴을 형성하기 위해 소요되는 원부자재를 줄이며, 나아가서는 그에 따른 원가 경쟁력을 갖춘 다층 회로기판을 제조하는 효과가 있다.

또한, 본 발명에 따른 다층 회로기판 및 그 제조방법은 내층 및 외층 회로패턴을 상호 전기적으로 연결하기 위한 블라인드 비아홀을 형성시 내층 회로패턴으로서의 내층재를 하지층으로 함으로써, 그 가공성을 향상시키는 효과가 있다.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면에 의거하여 더욱 상세하게 설명하기로 한다.

도 2a 내지 도 2h는 본 발명의 일 실시 예에 따른 다층 회로기판의 제조방법 을 순차적으로 나타내는 공정단면도이다.

본 발명에 따른 다층 회로기판의 제조공정은, 먼저 도 2a에 도시된 바와 같이, 반도체 칩을 지지하고 외부회로와 전기적으로 연결하기 위해 소정의 패턴을 갖게끔 형성된 내층재(110)를 준비한다.

상기 내층재(110)는 통상의 리드프레임과 마찬가지로 단층 또는 복층 구조의 금속박판이 에칭 또는 스탬핑 작업에 의해 소정의 형상으로 패터닝(pattering)된 것으로, 이 과정에서 이용되는 금속박판은 전도성이 우수한 금속으로만 이루어져 있으므로, 즉 상기 금속박판의 상,하면이 이미 전기적으로 연결된 상태이므로, 상기 금속박판의 상,하면을 관통하도록 천공할지라도 천공된 부분의 내벽에 도전성을 부여하기 위한 별도의 도금 공정을 필요로 하지 않음을 알 수 있다.

한편, 이러한 전도성 박판을 가공하여 내층 회로패턴을 형성하게 되면, 본 발명에 따른 다층 회로기판의 제조방법은 내층의 회로패턴으로서 동박적층판(copper clad laminate, CCL)을 가공하는 종래의 방법에 비해 보다 박형화된 다층 회로기판을 제조할 수 있을 뿐만 아니라 파인 피치(fine pich)의 형성이 가능함은 물론이다.

이어서, 도 2b에 도시된 바와 같이, 상기 내층재(110)의 양면에 레진(121)이 부착된 동박(122), 즉 레진코팅동박(120; resin coated copper foil, RCC)을 적치시키고 이를 가열 및 가압하는 RCC 공법을 통해 절연층을 형성한다.

이로써, 도 2c에 도시된 바와 같이, 외부로 노출되는 상,하 2 층의 동박(122)과 외부로 노출되지 않는 1 층의 내층재(110)로 구성되고, 각 도체층 사이 에 삽입되어 있는 절연층에 의해 상기 도체층이 서로 접착된 구조의 기판을 얻을 수 있다.

한편, RCC 적층 공정은 다층 회로기판이 내층 회로패턴으로서의 내층재(110) 양면에 절연층을 구비하도록 하는 과정으로서, 특히 이에 한정되는 것이 아니라 액상의 절연재를 인쇄방법으로 도포하여 형성하는 액상코팅법을 통해 진행될 수 있음은 물론이다.

일 예로, 상기 절연재로서는 레진 등이 사용될 수 있는데, 이때 보이드(void)가 생기지 않도록 상기 내층재(110)에 충분히 함침되도록 함이 바람직하다.

이어서, 도 2d에 도시된 바와 같이, 도 2c의 결과물 상에 비아홀(130; via hole,)과 블라인드 비아홀(140; blind via hole)을 형성한다.

상기 비아홀(130) 및 블라인드 비아홀(140)의 가공은 드릴에 의해 행해지는데 가공할 비아홀(130) 및 블라인드 비아홀(140)의 크기에 따라 적절한 날 크기를 갖는 드릴 비트가 선택되어야 한다.

이때, 드릴링은 정확하게 행해야 하며, 드릴링에 의해 양면이 정확히 관통할 때, 배선들을 전기적으로 연결하는 기능이 발휘된다. 상기 비아홀(130) 및 블라인드 비아홀(140)의 가공이 완료되면 엑스레이(x-ray)나 현미경을 이용하여 홀의 누락 여부와 더불어, 원하지 않는 엑스트라 홀 및 홀의 막힘 등을 검사한다. 그리고 드릴링으로 홀을 가공하는 중에 발생하는 각종 오염과 이물질을 제거하는 디버링(deburring) 및 디스미어(desmear)를 행한다.

한편, 블라인드 비아홀(140)은 상기 RCC를 뚫고 상기 내층재(110) 표면이 외부로 드러나도록 형성되는데, 이때 상기 내층재(110)를 하지층으로 하므로 CCL을 하지층으로 하는 종래 기술에 비해 그 가공성이 우수하다.

이어서, 도 2e에 도시된 바와 같이, 상기 비아홀(130) 및 블라인드 비아홀(140)의 내벽을 동도금(150)하여 도전성을 부여한다. 상기 비아홀(130) 및 블라인드 비아홀(140)의 내벽에 대한 동도금(150)은 무전해 동도금에서 전해 동도금의 순서로 진행된다. 이는 드릴링된 홀의 내벽이 절연성 물질인 레진으로 되어 있어 전기분해에 의한 전해 동도금을 실시할 수 없기 때문이다.

따라서, 무전해 동도금을 먼저 실시하고 이어서 전해 동도금을 실시하여 상기 비아홀(130) 및 블라인드 비아홀(140) 내벽을 완전하게 동으로 도금한다. 무전해 도금은 수지, 세라믹, 유리 등과 같은 부도체의 표면에 도전성을 부여하기 위한 유일한 도금방법이다. 무전해 동도금은 절연체에 대한 도금이므로 전기를 띤 이온에 의한 반응을 기대할 수 없다.

도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다. 무전해 동도금은 일반적으로 도금막을 두껍게 하기 어렵고, 물성도 전해 동도금에는 미치지 못하나 최근에는 특성이 많이 향상되어 그 용도가 확대되고 있다.

무전해 동도금은 도금액에 기판을 담그는 방법으로 도금을 행하므로 홀의 내벽은 물론 기판의 모든 부분이 도금된다. 무전해 동도금을 행함으로써 기판 윗면의 동박과 아랫면의 동박이 도체로서 연결된다. 이를 1 차 동도금이라고 한다. 1 차 동도금은 전해 동도금을 위한 초벌 성격의 도금으로서 도금막의 두께도 얇다.

무전해 동도금피막은 물성이 떨어지므로 그대로 사용할 수 없으며 전해 동도금을 덧입혀 보완해 주어야 한다. 이를 2 차 동도금이라고 한다. 2 차 동도금은 두꺼운 도금피막을 형성하기 쉽고, 막의 물성도 무전해 동도금에 비하여 우수하다.

이어서, 도 2f에 도시된 바와 같이, 도 2d의 결과물 상에 건식 필름 레지스트(dry film resist, DFR)를 도포하고, 도포된 DFR에 이미지를 형성하고 노광 및 현상에 의해 상기 RCC(120)의 동박(122)이 외부로 노출되도록 하여 노출된 동박(122)을 에칭하여 원하는 외층 회로패턴을 형성한다.

그리고 나서, 도 2g에 도시된 바와 같이, 도 2f의 결과물 양면으로 포토솔더레지스트(photo solder resist)를 인쇄한 후 노광 및 현상하여 선택적인 솔더마스크층(solder mask layer, 160)을 형성한다.

마지막으로, 도 2h에 도시된 바와 같이, 상기 솔더마스크층(160)에 의해 도포되지 않고 외부로 노출되는 동박(122) 표면 상에 산화방지 및 납 젖음성 향상을 위한 마무리 도금층(170)을 형성한다.

이상 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.

도 1a 내지 도 1j 는 종래의 일 실시 예에 따른 다층 회로기판의 제조방법을 순차적으로 나타내는 공정단면도이고,

도 2a 내지 도 2h는 본 발명의 바람직한 일 실시 예에 따른 다층 회로기판의 제조 방법을 순차적으로 나타내는 공정단면도이다.

<도면의 주요 부분에 대한 부호설명>

110 : 내층재 120, 604 : RCC

121, 605 : 레진 122, 606 : 동박

130, 602, 607 : 비아홀 140, 608 : 블라인드 비아홀

150 : 동도금 160 , 610: 솔더마스크층

170, 611 : 마무리 도금층 601 : CCL

603, 609 : 제1 및 제2 도체층

Claims (3)

1. 다수의 내층 및 외층 회로패턴을 구비하는 다층 회로기판에 있어서,

   전도성 박판을 소재로 하여 소정의 형상으로 패터닝되는 내층재가 상기 내층 회로패턴으로서 사용되는 것을 특징으로 하는 다층 회로기판.
2. 제 1항에 있어서,

   상기 외층 회로패턴의 적어도 일부와 상기 내층 회로패턴의 일부가 전도성 물질에 의하여 전기적으로 연결되는 것을 특징으로 하는 다층 회로기판
3. 다층 회로기판의 제조방법에 있어서,

   (a) 하나 이상의 금속으로 이루어진 전도성 박판을 소재로 하여 소정의 형상으로 패터닝된 내층재를 내층 회로패턴으로서 준비하는 단계와;

   (b) 상기 내층재의 양면에 RCC(resin coated copper)를 적층하는 단계와;

   (c) 상기 (b) 단계의 결과물 상에 양면을 관통하는 비아홀과 상기 내층재를 하지층으로 하는 블라인드 비아홀을 형성하는 단계와;

   (d) 상기 (c) 단계의 결과물 양면과 상기 비아홀 및 블라인드 비아홀의 내벽에 무전해 동도금 및 전해 동도금을 순차적으로 실시하여 도금층을 형성하는 단계와;

   (e) 상기 (d) 단계의 결과물 양면의 동박 및 도금층을 패터닝하여 원하는 외 층 회로패턴을 형성하는 단계와;

   (f) 상기 (e) 단계의 결과물 양면에 포토솔더레지스트를 인쇄한 후 노광 및 현상하여 선택적인 솔더마스크층을 형성하는 단계; 및

   (g) 상기 솔더마스크층에 의해 도포되지 않고 외부로 노출되는 외부 회로패턴 상에 산화방지 및 납 젖음성 향상을 위한 마무리 도금층을 형성하는 단계;로 구성되는 것을 특징으로 하는 다층 회로기판의 제조방법.

Images