KR102054198B1 - 배선 기판의 제조 방법 - Google Patents
배선 기판의 제조 방법 Download PDFInfo
- Publication number
- KR102054198B1 KR102054198B1 KR1020140120781A KR20140120781A KR102054198B1 KR 102054198 B1 KR102054198 B1 KR 102054198B1 KR 1020140120781 A KR1020140120781 A KR 1020140120781A KR 20140120781 A KR20140120781 A KR 20140120781A KR 102054198 B1 KR102054198 B1 KR 102054198B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- opening
- wiring
- insulating layer
- conductive layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은, 기판의 양면에 대해서 동시에 배선층을 형성하는 방법에 있어서, 큰 프로세스의 변경을 수반하지 않고, 기판의 한쪽의 면에는 미세한 배선이 형성 가능한 구조, 다른 쪽의 면에는 미세한 배선에는 대응해 있지 않지만 저가인 구조를 형성할 수 있는 배선 기판의 제조 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 코어 기판(32)의 한쪽의 면측에, 적층된 제1 절연층(64)과 제1 보호층(66)을 제1 절연층(64)이 코어 기판(32)과 대향하도록 적층하고, 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층(60)과 제2 보호층(62)을 제2 절연층(60)이 코어 기판(32)과 대향하도록 적층하고, 제1 절연층(64)과 제1 보호층(66)에 제1 개구(68)를 형성하고, 제2 절연층(60)과 제2 보호층(62)에 제2 개구(70)를 형성하고, 제2 보호층(62)을 박리하고, 제1 개구(68)의 내벽, 제2 절연층(60) 상 및 제2 개구(70)의 내벽을 동시에 조화하고, 제1 보호층(66) 상 및 제1 개구(68)의 내벽에 제1 도전층(72)을 형성하고, 동시에, 제2 절연층(60) 상 및 제2 개구(70)의 내벽에 제2 도전층(74)을 형성하고, 제1 보호층(66)을, 제1 보호층(66) 상에 형성된 제1 도전층(72)과 함께 제거하고 드라이 프로세스에 의해, 제1 절연층(64) 상 및 제1 개구(68)의 내벽에 제3 도전층(76)을 형성하고, 전해 도금에 의해, 제3 도전층(76)을 급전층으로 해서, 제3 도전층 상에 제1 배선층(86)을 형성하고, 동시에, 제2 도전층(74)을 급전층으로 해서, 제2 도전층(74) 상에 제2 배선층(88)을 형성한다.
이러한 과제를 해결하기 위한 수단으로서, 코어 기판(32)의 한쪽의 면측에, 적층된 제1 절연층(64)과 제1 보호층(66)을 제1 절연층(64)이 코어 기판(32)과 대향하도록 적층하고, 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층(60)과 제2 보호층(62)을 제2 절연층(60)이 코어 기판(32)과 대향하도록 적층하고, 제1 절연층(64)과 제1 보호층(66)에 제1 개구(68)를 형성하고, 제2 절연층(60)과 제2 보호층(62)에 제2 개구(70)를 형성하고, 제2 보호층(62)을 박리하고, 제1 개구(68)의 내벽, 제2 절연층(60) 상 및 제2 개구(70)의 내벽을 동시에 조화하고, 제1 보호층(66) 상 및 제1 개구(68)의 내벽에 제1 도전층(72)을 형성하고, 동시에, 제2 절연층(60) 상 및 제2 개구(70)의 내벽에 제2 도전층(74)을 형성하고, 제1 보호층(66)을, 제1 보호층(66) 상에 형성된 제1 도전층(72)과 함께 제거하고 드라이 프로세스에 의해, 제1 절연층(64) 상 및 제1 개구(68)의 내벽에 제3 도전층(76)을 형성하고, 전해 도금에 의해, 제3 도전층(76)을 급전층으로 해서, 제3 도전층 상에 제1 배선층(86)을 형성하고, 동시에, 제2 도전층(74)을 급전층으로 해서, 제2 도전층(74) 상에 제2 배선층(88)을 형성한다.
Description
본 발명은 배선 기판의 제조 방법에 관한 것이다.
배선 기판에 있어서의 배선층의 시드층을 무전해 도금, 전해 도금, 진공 증착, 스퍼터법에 의해 형성하는 것이 알려져 있다(특허문헌 2, 특허문헌 3 참조).
배선 기판에 있어서의 배선 도체를 형성하기 위한 균일하고 얇은 금속층을 형성하는 방법으로서, 무전해 도금에 의한 방법 대신에 스퍼터링이나 진공 증착이나 이온 플레이팅 등의 방법이 알려져 있다(특허문헌 1 참조).
다층 배선 기판, 소위 빌드업 다층 배선 기판에 있어서의 다층의 도체 회로의 형성 방법으로서, 기판에 형성한 수지 절연층 표면에 조화층(粗化層)을 형성하고, 그 조화층 표면에 무전해 도금용 촉매핵을 부여해서 무전해 도금막을 형성한다. 그 후, 도금 레지스트를 설치하여 전해 도금 처리를 실시하고나서 그 도금 레지스트를 제거하고, 그 후 도금 레지스트 아래의 무전해 도금막을 에칭 처리한다. 이렇게 해서 기판의 양면에 대해서 동시에 도체 회로를 빌드업하는 방법이 알려져 있다(특허문헌 4 참조).
기판의 양면에 대해서 동시에 도체 회로인 배선층을 빌드업하는 종래의 방법에서는, 같은 프로세스에 의해 양면에 배선층을 적층해 가기 때문에, 양면의 배선층 모두 같은 구조로 된다.
그러나, 예를 들면 배선 기판의 한쪽의 면에 반도체칩을 탑재하고, 다른 쪽의 면에 다른 배선 기판을 접속하는 바와 같은 경우, 반도체칩 탑재측의 배선층은 미세한 것이 요구되지만, 다른 배선 기판을 접속하는 측의 배선층은 미세한 것은 요구되지 않는 경우가 많다.
일반적으로 미세한 배선층을 형성하기 위해서는 비용이 들지만, 종래와 같이, 같은 프로세스에 의해 양면에 미세한 배선층을 적층하도록 하면, 미세한 것이 요구되지 않는 측의 배선층의 비용이 낭비된다.
본 발명의 목적은, 기판의 양면에 대하여 동시에 배선층을 형성하는 방법에 있어서, 큰 프로세스의 변경을 수반하지 않고, 기판의 한쪽의 면에는 미세한 배선이 형성 가능한 구조, 다른 쪽의 면에는 미세한 배선에는 대응해 있지 않지만 저가인 구조를 형성할 수 있는 배선 기판의 제조 방법을 제공하는 것에 있다.
실시형태의 한 관점에 따르면, 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과, 상기 제1 절연층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층과 상기 제2 보호층에 제2 개구를 형성하는 제2 공정과, 상기 제2 보호층을 박리하는 제3 공정과, 상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화하는 제4 공정과, 상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제1 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제2 도전층을 형성하는 제5 공정과, 상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제1 도전층과 함께 제거하는 제6 공정과, 드라이 프로세스에 의해, 상기 제1 절연층 상 및 상기 제1 개구의 내벽에 제3 도전층을 형성하는 제7 공정과, 전해 도금에 의해, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제2 도전층을 급전층으로 해서, 상기 제2 도전층 상에 제2 배선층을 형성하는 제8 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법이 제공된다.
실시형태의 한 관점에 따르면, 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 도전층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과, 상기 제1 절연층과 상기 제1 도전층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층과 상기 제2 보호층에 제2 개구를 형성하는 제2 공정과, 상기 제2 보호층을 박리하는 제3 공정과, 상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화하는 제4 공정과, 상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제2 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제3 도전층을 형성하는 제5 공정과, 상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제2 도전층과 함께 제거하는 제6 공정과, 전해 도금에 의해, 상기 제1 도전층 및 상기 제1 개구의 내벽에 형성된 상기 제2 도전층을 급전층으로 해서, 상기 제1 도전층 상 및 상기 제2 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제2 배선층을 형성하는 제7 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법이 제공된다.
개시된 배선 기판의 제조 방법에 따르면, 기판의 양면에 대해서 동시에 배선층을 형성하는 방법에 있어서, 큰 프로세스의 변경을 수반하지 않고, 기판의 한쪽의 면에는 미세한 배선이 형성 가능한 구조, 다른 쪽의 면에는 미세한 배선에는 대응해 있지 않지만 저가인 구조를 형성할 수 있다.
도 1은 제1 실시형태에 따른 배선 기판을 나타내는 도면.
도 2는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 1).
도 3은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 2).
도 4는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 3).
도 5는 제1 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면.
도 6은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 4).
도 7은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 5).
도 8은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 6).
도 9는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 7).
도 10은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 8).
도 11은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 9).
도 12는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 10).
도 13은 제2 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면.
도 14는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 1).
도 15는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 2).
도 16은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 3).
도 17은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 4).
도 18은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 5).
도 19는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 6).
도 20은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 7).
도 2는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 1).
도 3은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 2).
도 4는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 3).
도 5는 제1 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면.
도 6은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 4).
도 7은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 5).
도 8은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 6).
도 9는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 7).
도 10은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 8).
도 11은 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 9).
도 12는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 10).
도 13은 제2 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면.
도 14는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 1).
도 15는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 2).
도 16은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 3).
도 17은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 4).
도 18은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 5).
도 19는 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 6).
도 20은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도(그 7).
[제1 실시형태]
(배선 기판)
제1 실시형태에 따른 배선 기판에 대하여 도 1을 사용해서 설명한다. 도 1은 본 실시형태에 따른 배선 기판에 반도체칩을 탑재한 상태의 단면도이다.
본 실시형태의 배선 기판(10)은, 도 1에 나타내는 바와 같이, 수지에 의해 형성된 코어 기판(12)을 갖는다. 코어 기판(12)은 예를 들면 약 100∼400㎛ 두께이다.
코어 기판(12)을 형성하는 수지로서는 종이 페놀 기판, 종이 에폭시 기판, 유리 에폭시 기판, 유리 컴포지트 기판, 플렉서블재 등을 사용할 수 있다.
코어 기판(12)에는 복수의 관통 전극(14)이 형성되어 있다. 관통 전극(14)은, 예를 들면 중심에 수지(14a)가 충전되고, 수지(14a)의 주위 및 양단에 도전층(14b, 14c, 14d)이 형성되어 있다. 관통 전극(14)은 예를 들면 약 100∼200㎛ 직경이다.
수지(14a)는 예를 들면 UV 경화 잉크, 열경화성 수지, 도전성 수지에 의해 형성되어 있다. 수지(14a)는 예를 들면 약 80∼180㎛ 직경이다.
도전층(14b, 14c, 14d)은 예를 들면 구리에 의해 형성되어 있다. 도전층(14b, 14c, 14d)은 각각 예를 들면 약 5∼15㎛ 두께이다.
코어 기판(12)의 상측의 면에는 절연층(16)과 배선층(18)이 교호(交互)로 적층되고, 코어 기판(12)의 하측의 면에는 절연층(17)과 배선층(19)이 교호로 적층되어 있다.
절연층(16, 17)은 예를 들면 에폭시, 폴리이미드 등을 사용할 수 있다. 절연층(16, 17)은 예를 들면 약 20∼70㎛ 두께이다.
배선층(18, 19)은 예를 들면 구리에 의해 형성되어 있다. 배선층(18, 19)은 예를 들면 약 5∼15㎛ 두께이다.
본 실시형태의 배선 기판(10)은 상측의 면에 반도체칩(28)이 탑재되며, 하측의 면을 통해서 다른 배선 기판(도시하지 않음)에 탑재된다.
배선 기판(10)의 상측의 면의 배선층(18)은 반도체칩(28)의 접속 단자(도시하지 않음)에 접속되기 때문에 미세한 것이 요구된다. 배선층(18)에 있어서의 배선의 폭은 예를 들면 약 1∼10㎛이다. 그에 반하여, 배선 기판(10)의 하측의 면의 배선층(19)은 다른 배선 기판(도시하지 않음)에 접속되므로, 상측의 면의 배선층(18) 정도로 미세하지 않다. 배선층(19)에 있어서의 배선의 폭은 예를 들면 약 10∼40㎛이다. 배선층(18)에 있어서의 배선의 폭은 배선층(19)에 있어서의 배선의 폭보다 작다.
이렇게, 본 실시형태의 배선 기판(10)은 상측의 면과 하측의 면에서 배선층(18, 19)의 미세도가 다르다.
코어 기판(12)의 상하 양면의 최외층의 절연층(16, 17)과 배선층(18, 19)은 솔더 레지스트층(20, 21)에 의해 피복되어 있다. 솔더 레지스트층(20)에는 배선층(18)에 도달하는 개구(20a)가 형성되어 있다. 솔더 레지스트층(21)에는 배선층(19)에 도달하는 개구(21a)가 형성되어 있다. 솔더 레지스트층(20, 21)은 예를 들면 약 10∼30㎛ 두께이다.
배선 기판(10)의 상측의 면의 솔더 레지스트층(20)의 개구(20a)에는 반도체칩(28)에 접속하기 위한 범프(접속 단자)(22)가 형성되어 있다. 배선 기판(10)의 하측의 면의 솔더 레지스트층(21)의 개구(21a)에는 다른 배선 기판(도시하지 않음)에 접속하기 위한 범프(접속 단자)(24)가 형성되어 있다. 범프(접속 단자)(22) 및 범프(접속 단자)(24)는 예를 들면 땜납에 의해 형성되어 있다.
배선 기판(10)의 상측의 면에는 반도체칩(28)이 탑재되며, 범프(접속 단자)(22)에 의해 전기적으로 접속되어 있다. 배선 기판(10)과 반도체칩(28) 사이에는 언더필 수지(26)가 충전되어 있다.
(배선 기판의 제조 방법)
제1 실시형태에 따른 배선 기판의 제조 방법에 대하여 도 2 내지 도 12를 사용해서 설명한다. 도 2 내지 4 및 도 6 내지 도 12는 제1 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도이다. 도 5는 제1 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면이다.
우선, 배선 기판의 코어 기판으로 되는 구리 피복 적층판(30)을 준비한다(도 2의 (a)). 구리 피복 적층판(30)은 코어 기판(32)의 양면에 도전층(34, 36)이 붙여진 적층판이다.
코어 기판(32)은, 예를 들면 유리섬유로 만든 글래스 클로스에 에폭시 등의 수지를 주성분으로 하는 바니시를 함침시킨 것이다. 코어 기판(32)은 예를 들면 약 200㎛ 두께이다.
도전층(34, 36)은 예를 들면 구리에 의해 형성되어 있다. 도전층(34, 36)은 예를 들면 약 10∼20㎛ 두께이다.
다음으로, 구리 피복 적층판(30)에, 예를 들면 드릴 가공에 의해 관통 전극용의 개구(38)를 형성한다(도 2의 (b)). 개구(38)는 예를 들면 약 100∼200㎛ 직경이다.
이어서, 개구(38)가 형성된 구리 피복 적층판(30)에 대해서 디스미어 처리를 행한다. 드릴 가공에 의해 구리 피복 적층판(30)에 개구(38)를 형성하면, 개구(38)의 내벽에 드릴 가공에 의해 녹은 수지(스미어)가 남으므로, 이 스미어를 디스미어 처리에 의해 제거한다.
디스미어 처리로서, 웨트 디스미어 처리 또는 드라이 디스미어 처리가 가능하다.
웨트 디스미어 처리에서는, 예를 들면 과망간산칼륨 용액 등의 약액에 60℃∼80℃의 처리 온도에서 10∼30분간 피처리물을 침지시킨다.
드라이 디스미어 처리에서는, 플라스마 장치(도시하지 않음)에, 예를 들면 산소(O2)와 사불화탄소(CF4)의 혼합 가스를 도입해서 플라스마를 발생시키고, 1∼10분간 피처리물을 플라스마 중에 노출시킨다.
다음으로, 개구(38)가 형성된 구리 피복 적층판(30)에 도전층(40)을 형성한다. 구리 피복 적층판(30)의 상면 및 하면 상 그리고 개구(38)의 내벽에, 무전해 도금 후에 전해 도금을 실시하는 것에 의해 도전층(40)을 형성한다(도 2의 (c)). 도전층(40)은 예를 들면 무전해 구리 도금 및 전해 구리 도금에 의한 구리층이다. 도전층(40)은 예를 들면 약 0.5∼1.5㎛ 두께이다.
다음으로, 도전층(40)이 형성된 구리 피복 적층판(30)의 개구(38) 내에 수지(42)를 충전한다(도 3의 (a)). 수지(42)는 예를 들면 UV 경화 잉크, 열경화성 수지, 도전성 수지 등이다.
구리 피복 적층판(30)의 개구(38) 내의 도전층(40) 및 수지(42)가 코어 기판(32)의 상면과 하면을 전기적으로 접속하는 관통 전극(43)으로 된다.
이어서, 수지(42)가 충전된 구리 피복 적층판(30)에 대해서 디스미어 처리를 행한다. 이 디스미어 처리에 의해 관통 전극(43)의 수지(42) 상면 및 하면을 조화한다.
디스미어 처리로서는, 전술한 바와 같은 웨트 디스미어 처리 또는 드라이 디스미어 처리가 가능하다.
다음으로, 수지(42)가 충전된 구리 피복 적층판(30)에 도전층(46)을 형성한다. 구리 피복 적층판(30)의 상면 및 하면 상에, 무전해 도금의 후에 전해 도금을 실시하는 것에 의해 도전층(46)을 형성한다(도 3의 (b)). 도전층(46)은 예를 들면 무전해 구리 도금 및 전해 구리 도금에 의한 구리층이다. 도전층(46)은 예를 들면 약 0.5∼1.5㎛ 두께이다.
다음으로, 구리 피복 적층판(30)의 상면 및 하면의 도전층(46) 상에 감광성 수지 필름(48)을 첩부한다. 감광성 수지 필름(48)은 예를 들면 광경화성 레지스트, 화학 증폭형 레지스트 등의 필름이다. 감광성 수지 필름(48)은 예를 들면 약 10∼25㎛ 두께이다.
이어서, 감광성 수지 필름(48)을 노광, 현상하는 것에 의해 소정의 형상으로 패터닝한다(도 3의 (c)).
다음으로, 패터닝된 감광성 수지 필름(48)을 마스크로 해서 도전층(46, 40) 및 도전층(34, 36)을 에칭하여 소정의 형상으로 패터닝한다(도 4의 (a)).
다음으로, 감광성 수지 필름(48)을 제거한다. 이렇게 해서 코어 기판(32)의 상면 및 하면에 소정의 형상으로 패터닝된 도전층(34, 36, 40, 46)이 형성된다(도 4의 (b)).
패터닝된 도전층(34, 40, 46) 중의 코어 기판(32)의 상면측에 위치하는 부분은, 코어 기판(32)의 관통 전극(43)에 직접 접속되는 상면측의 최하층의 배선층(50)으로 된다.
패터닝된 도전층(36, 40, 46) 중의 코어 기판(32)의 하면측에 위치하는 부분은, 코어 기판(32)의 관통 전극(43)에 직접 접속되는 하면측의 최하층의 배선층(51)으로 된다.
다음으로, 도 5에 나타내는 바와 같이, 보호층(52)에 절연층(54)과 보호 필름(56)이 적층된 3층 구조의 층간 절연 재료(58)를 준비한다. 층간 절연 재료(58)는 롤(59)에 감겨서 제공되어 있다.
보호층(52)은 예를 들면 PET(폴리에틸렌테레프탈레이트 : Polyethylene terephthalate)이다. 절연층(54)은 예를 들면 ABF(Ajinomoto Build-Up Film)이다. 보호 필름(56)은 예를 들면 ORP(연신 폴리프로필렌 : oriented polypropylene)이다.
본 실시형태에서는, 절연층(54)의 두께가 다른 복수 종류의 층간 절연 재료(58)를 준비한다. 보호층(52)은 예를 들면 약 30∼40㎛ 두께이다. 절연층(54)은 예를 들면 약 20∼70㎛ 두께이다. 보호 필름(56)은 예를 들면 약 10∼20㎛ 두께이다.
다음으로, 3층 구조의 층간 절연 재료(58)로부터 보호 필름(56)을 벗기고, 코어 기판(32)의 하면에 절연층(54)과 보호층(52)을 가(假)부착한다. 절연층(54)은 예를 들면 약 50㎛ 두께이다. 또한, 코어 기판(32)의 상면에 절연층(54)과 보호층(52)을 가부착한다. 절연층(54)은 예를 들면 약 40㎛ 두께이다(도 6의 (a)). 즉, 코어 기판(32)의 상면에 가부착되는 층간 절연 재료(58)의 절연층(54)은 코어 기판(32)의 하면에 가부착되는 층간 절연 재료(58)의 절연층(54)보다 얇다. 또, 코어 기판(32)의 상면에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께와 코어 기판(32)의 하면에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께는 서로 같아도 된다(예를 들면, 약 40㎛ 두께).
또, 코어 기판(32)의 하면과 코어 기판(32)의 상면에의 절연층(54)과 보호층(52)의 가부착은 편면씩 행해도 되고 양면 동시에 행해도 된다.
이어서, 도 6의 (b)에 나타내는 바와 같이, 예를 들면 진공 라미네이터를 사용해서 코어 기판(32)을 가압, 가열하면, 코어 기판(32)의 상면측의 배선층(50) 상에 절연층(64)과 보호층(66)이 적층되고, 하면측의 배선층(51) 상에 절연층(60)과 보호층(62)이 적층된다(도 6의 (b)).
다음으로, 상면측의 절연층(64)과 보호층(66)에, 예를 들면 레이저 가공에 의해 배선층(50)에 도달하는 개구(68)를 형성한다(도 7의 (a)). 개구(68)는 테이퍼 형상이며, 그 저부(底部)는 예를 들면 약 10∼30㎛ 직경이다.
이렇게 보호층(66) 상으로부터 레이저 가공에 의해 보호층(66)과 절연층(64)에 개구(68)를 형성하면, 보호층(66)을 벗기고 나서 레이저 가공에 의해 절연층(64)에 개구(68)를 형성하는 경우보다 작은 직경의 개구(68)를 형성할 수 있다.
마찬가지로, 하면측의 절연층(60)과 보호층(62)에, 예를 들면 레이저 가공에 의해 배선층(51)에 도달하는 개구(70)를 형성한다(도 7의 (a)). 개구(70)는 테이퍼 형상이며, 그 저부는 예를 들면 약 30∼50㎛ 직경이다. 개구(68)의 저부의 직경은 개구(70)의 저부의 직경보다 작다.
이렇게 보호층(62) 상으로부터 레이저 가공에 의해 보호층(62)과 절연층(60)에 개구(70)를 형성하면, 보호층(62)을 벗기고 나서 레이저 가공에 의해 절연층(60)에 개구(70)를 형성하는 경우보다 작은 직경의 개구(70)를 형성할 수 있다.
다음으로, 하면측의 보호층(62)을 박리한다(도 7의 (b)). 예를 들면, 자동 필름 필러를 사용해서 보호층(62)을 박리한다. 또는, 작업자가 손에 의해 보호층(62)을 박리한다.
이어서, 디스미어 처리를 행한다. 디스미어 처리로서는, 전술한 바와 같은 웨트 디스미어 처리 또는 드라이 디스미어 처리가 가능하다.
이에 따라, 레이저 가공에 의해 발생한 스미어(수지 잔사)를 제거함과 함께, 하면측의 절연층(60)의 표면 및 개구(70)의 내벽을 조화한다. 또한, 상면측의 개구(68)의 내벽을 조화한다. 상면측의 절연층(64)의 표면은 보호층(66)에 의해 덮여 있으므로 조화되지 않는다.
또, 상기 실시형태에서는, 상면측의 절연층(64)과 보호층(66)에 개구(68)를 형성하고, 하면측의 절연층(60)과 보호층(62)에 개구(70)를 형성한 후에, 하면측의 보호층(62)을 박리하고 있다.
그러나, 하면측의 보호층(62)을 박리한 후에, 상면측의 절연층(64)과 보호층(66)에 개구(68)를 형성하고, 하면측의 절연층(60)에 개구(70)를 형성하도록 해도 된다.
다음으로, 무전해 도금에 의해 도전층(72, 74)을 형성한다(도 8의 (a)). 상면측의 보호층(66) 상과 개구(68) 내벽에 도전층(72)을 형성하고, 하면측의 절연층(60) 상과 개구(70) 내벽에 도전층(74)을 형성한다. 도전층(72, 74)은 예를 들면 무전해 구리 도금에 의한 구리층이다. 도전층(72, 74)은 예를 들면 약 0.5∼1.5㎛ 두께이다.
다음으로, 상면측의 보호층(66)을 박리해서 절연층(64)을 노출시킨다(도 8의 (b)). 예를 들면 자동 필름 필러를 사용해서 보호층(66)을 박리한다. 또는, 작업자가 손에 의해 보호층(66)을 박리한다. 보호층(66)과 함께 보호층(66) 상에 형성된 도전층(72)도 박리되지만 개구(68) 내벽의 도전층(72)은 박리되지 않는다.
다음으로, 상면측의 절연층(64) 상 및 개구(68) 내벽의 도전층(72) 상에, 예를 들면 스퍼터링 기술에 의해 시드층(76)을 형성한다(도 9의 (a)). 하면측에는 시드층인 도전층(74)이 있으므로 시드층을 형성하지는 않는다. 스퍼터링 기술에 의해, 상면측의 미세한 단차를 시드층(76)에 의해 양호하게 피복할 수 있다. 시드층(76)은 예를 들면 구리를 타깃으로 한 스퍼터링 기술에 의한 구리층이다. 시드층(76)은 예를 들면 약 0.1∼0.5㎛ 두께이다.
또, 시드층(76)을 형성하는 방법으로서는 상기한 스퍼터링 기술에 한하지 않는다. 진공 증착이나 이온 플레이팅 등의 다른 드라이 프로세스에 의해 시드층(76)을 형성해도 된다.
다음으로, 상면측 및 하면측에 감광성 드라이 필름 레지스트의 레지스트층(78, 80)을 각각 적층한다. 드라이 필름 레지스트층(78, 80)은 예를 들면 약 10∼25㎛ 두께이다.
이어서, 레지스트층(78, 80)에 대해서, 2층째의 배선층을 형성하기 위한 소정의 패턴을 노광하고, 그 후 현상한다. 이에 따라, 레지스트층(78, 80)이 소정의 패턴으로 패터닝된다(도 9의 (b)).
다음으로, 전해 도금에 의해 상면측 및 하면측에 도전층(82, 84)을 형성한다(도 10의 (a)). 패터닝된 레지스트층(78, 80)을 마스크로 해서, 상면측은 시드층(76)을 급전층으로 해서 도전층(82)이 전해 도금되고, 하면측은 도전층(74)을 급전층으로 해서 도전층(84)이 전해 도금된다. 도전층(82, 84)은 예를 들면 전해 구리 도금에 의한 구리층이다. 도전층(82, 84)은 예를 들면 약 5∼15㎛ 두께이다.
하면측은 조화된 도전층(74)을 급전층으로 해서 도전층(84)이 전해 도금된다. 도전층(74)은 조화되어 있으므로, 미세한 패턴의 도전층의 형성에는 적합하지 않다. 도전층(74)의 표면 조도 Ra는 예를 들면 약 200∼400㎚이다.
한편, 상면측은, 스퍼터링에 의해 형성된 시드층(76)을 급전층으로 해서 도전층(82)이 전해 도금되므로, 미세한 패턴의 도전층(82)을 형성할 수 있다. 도전층(82)의 표면 조도 Ra는 예를 들면 약 20∼60㎚이다. 도전층(82)의 표면 조도 Ra는 도전층(74)의 표면 조도 Ra보다 작다.
다음으로, 상면측 및 하면측의 레지스트층(78, 80)을 박리한다(도 10의 (b)).
다음으로, 레지스트층(78, 80)의 박리에 의해, 절연층(60, 64) 상에 노출된 시드층(76), 도전층(74)을, 예를 들면 플러시 에칭에 의해 제거한다(도 11의 (a)).
그 결과, 전술한 세미 에디티드 공법에 의해, 코어 기판(32)의 상면측 및 하면측에 각각 2층째의 배선층(86,88)이 형성된다(도 11의 (a)).
상면측의 배선층(86)은 반도체칩(28)의 접속 단자(도시하지 않음)에 접속되기 때문에 미세한 것이 요구된다. 상면측의 배선층(86)에 있어서의 배선의 폭은 예를 들면 약 1∼10㎛이다. 그에 반하여, 하면측의 배선층(88)은 다른 배선 기판(도시하지 않음)에 접속되므로 상면측의 배선층(86) 정도로 미세하지 않다. 하면측의 배선층(88)에 있어서의 배선의 폭은 예를 들면 약 10∼40㎛이다. 상면측의 배선층(86)에 있어서의 배선의 폭은 하면측의 배선층(88)에 있어서의 배선의 폭보다 작다.
다음으로, 상면측 및 하면측에 3층째의 배선층을 형성하기 위하여, 도 5에 나타내는 3층 구조의 층간 절연 재료(58)로부터 보호 필름(56)을 벗기고, 상면측에 절연층(54)과 보호층(52)을 가부착한다. 절연층(54)은 예를 들면 약 25㎛ 두께이다. 또한, 하면측에 절연층(54)과 보호층(52)을 가부착한다. 절연층(54)은 예를 들면 약 30㎛ 두께이다(도 11의 (b)). 즉, 코어 기판(32)의 상면측(배선층(86)의 상면)에 가부착되는 층간 절연 재료(58)의 절연층(54)은 코어 기판(32)의 하면측(배선층(88)의 하면)에 가부착되는 층간 절연 재료(58)의 절연층(54)보다 얇다. 또, 코어 기판(32)의 상면측에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께와 코어 기판(32)의 하면측에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께는 서로 같아도 된다(예를 들면, 약 25㎛ 두께).
이어서, 도 12의 (a)에 나타내는 바와 같이, 예를 들면 진공 라미네이터를 사용해서 코어 기판(32)을 가압, 가열하면, 코어 기판(32)의 상면측의 배선층(86) 상에 절연층(90)과 보호층(92)이 적층되고, 하면측의 배선층(88) 상에 절연층(94)과 보호층(96)이 적층된다(도 12의 (a)).
다음으로, 상면측의 절연층(90)과 보호층(92)에, 예를 들면 레이저 가공에 의해 배선층(86)에 도달하는 개구(98)를 형성한다(도 12의 (b)). 개구(98)는 테이퍼 형상이며, 그 저부는 예를 들면 약 10∼30㎛ 직경이다.
마찬가지로, 하면측의 절연층(94)과 보호층(96)에, 예를 들면 레이저 가공에 의해 배선층(88)에 도달하는 개구(100)를 형성한다(도 12의 (b)). 개구(100)는 테이퍼 형상이며, 그 저부는 예를 들면 약 30∼50㎛ 직경이다. 개구(98)의 저부의 직경은 개구(100)의 저부의 직경보다 작다.
도 12의 (b)의 공정은 도 7의 (a)의 공정에 대응한다. 도 12의 (b)의 공정 이후, 도 7의 (b) 내지 도 11의 (a)와 마찬가지의 공정을 반복하여 3층째의 배선층을 형성한다.
이후, 상기한 공정을 반복하여, 필요에 따라서 전술한 세미 에디티드 공법에 의해 4층째, 5층째, …의 배선층을 형성한다.
이렇게 해서, 기판의 양면에 대해서 동시에 배선층을 형성하는 프로세스를 크게 변경하지 않고, 배선 기판의, 반도체칩이 탑재되는 측의 면과, 다른 배선 기판에 접속되는 측의 면에서, 미세도가 다른 배선층을 형성할 수 있다. 미세도가 다름이란, 예를 들면 배선 기판의 반도체칩이 탑재되는 측에 형성되는 배선층에 있어서의 배선의 폭과, 배선 기판의 다른 배선 기판에 접속되는 측에 형성되는 배선층에 있어서의 배선의 폭이 다른 것이다.
[제2 실시형태]
(배선 기판의 제조 방법)
제2 실시형태에 따른 배선 기판의 제조 방법에 대하여 도 13 내지 도 20을 사용해서 설명한다. 도 13은 제2 실시형태에 따른 배선 기판의 제조 방법에서 사용하는 층간 절연 재료를 나타내는 도면이다. 도 14 내지 도 20은 제2 실시형태에 따른 배선 기판의 제조 방법을 나타내는 공정 단면도이다.
본 실시형태에서는, 제1 실시형태와 마찬가지로, 상측의 면과 하측의 면에서 배선층의 미세도가 다른 배선 기판을 제조한다.
우선, 제1 실시형태와 마찬가지로 해서, 도 2의 (a) 내지 도 4의 (c)의 공정을 순차 실행하여, 코어 기판(32)의 상면 및 하면에 소정의 형상으로 패터닝된 도전층(34, 36, 40, 46)을 형성한다.
패터닝된 도전층(34, 40, 46) 중의 코어 기판(32)의 상면측에 위치하는 부분은, 코어 기판(32)의 관통 전극(43)에 직접 접속되는 상면측의 최하층의 배선층(50)으로 된다.
패터닝된 도전층(36, 40, 46) 중의 코어 기판(32)의 하면측에 위치하는 부분은, 코어 기판(32)의 관통 전극(43)에 직접 접속되는 하면측의 최하층의 배선층(51)으로 된다.
다음으로, 도 13에 나타내는 바와 같이, 보호층(102)에 전사 구리층(104)과 절연층(106)과 보호 필름(108)이 적층된 4층 구조의 전사 구리층 부착 층간 절연 재료(110)를 준비한다. 전사 구리층 부착 층간 절연 재료(110)는 롤(111) 감겨서 제공되어 있다.
보호층(102)은 예를 들면 PET(폴리에틸렌테레프탈레이트 : Polyethylene terephthalate)이다. 절연층(106)은 예를 들면 ABF(Ajinomoto Build-Up Film)이다. 보호 필름(108)은 예를 들면 ORP(연신폴리프로필렌 : oriented polypropylene)이다.
보호층(102)은 예를 들면 약 30∼40㎛ 두께이다. 전사 구리층(104)은 예를 들면 약 0.5∼1.5㎛ 두께이다. 절연층(106)은 예를 들면 약 20∼50㎛ 두께이다. 보호 필름(108)은 예를 들면 약 10∼20㎛ 두께이다.
또한, 도 5에 나타내는 바와 같이, 보호층(52)에 절연층(54)과 보호 필름(56)이 적층된 3층 구조의 층간 절연 재료(58)를 준비한다. 층간 절연 재료(58)은 롤(59)에 감겨서 제공되어 있다.
다음으로, 도 5에 나타내는 3층 구조의 층간 절연 재료(58)로부터 보호 필름(56)을 벗기고, 코어 기판(32)의 하면에 절연층(54)과 보호층(52)을 가부착한다(도 14의 (a)). 절연층(54)은 예를 들면 약 50㎛ 두께이다.
또한, 도 13에 나타내는 4층 구조의 층간 절연 재료(110)로부터 보호 필름(108)을 벗기고, 코어 기판(32)의 상면에 절연층(106)과 전사 구리층(104)과 보호층(102)을 가부착한다(도 14의 (a)). 절연층(106)은 예를 들면 약 40㎛ 두께이다. 즉, 코어 기판(32)의 상면에 가부착되는 층간 절연 재료(110)의 절연층(106)은 코어 기판(32)의 하면에 가부착되는 층간 절연 재료(58)의 절연층(54)보다 얇다. 또, 코어 기판(32)의 상면에 가부착되는 층간 절연 재료(110)의 절연층(106)의 두께와 코어 기판(32)의 하면에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께는 서로 같아도 된다(예를 들면, 약 30㎛ 두께).
또, 코어 기판(32)의 하면에의 절연층(54)과 보호층(52)의 가부착과, 코어 기판(32)의 상면에의 절연층(106)과 전사 구리층(104)과 보호층(102)의 가부착은, 편면씩 행해도 되고 양면 동시에 행해도 된다.
이어서, 도 14의 (b)에 나타내는 바와 같이, 예를 들면 진공 라미네이터를 사용해서 코어 기판(32)을 가압, 가열하면, 코어 기판(32)의 상면측의 배선층(50) 상에 절연층(116)과 전사 구리층(118)과 보호층(120)이 적층되고, 하면측의 배선층(51) 상에 절연층(112)과 보호층(114)이 적층된다(도 14의 (b)).
다음으로, 상면측의 절연층(116)과 전사 구리층(118)과 보호층(120)에, 예를 들면 레이저 가공에 의해 배선층(50)에 도달하는 개구(122)를 형성한다(도 15의 (a)). 개구(122)는 테이퍼 형상이며, 그 저부는 예를 들면 약 10∼30㎛ 직경이다.
이렇게 보호층(120) 상으로부터 레이저 가공에 의해 보호층(120)과 전사 구리층(118)과 절연층(116)에 개구(122)를 형성하면, 보호층(120)을 벗기고 나서 레이저 가공에 의해 전사 구리층(118)과 절연층(116)에 개구(122)를 형성하는 경우보다 작은 직경의 개구(122)를 형성할 수 있다.
마찬가지로, 하면측의 절연층(112)과 보호층(114)에, 예를 들면 레이저 가공에 의해 배선층(51)에 도달하는 개구(124)를 형성한다(도 15의 (a)). 개구(124)는 테이퍼 형상이며, 그 저부는 예를 들면 약 30∼50㎛ 직경이다. 개구(122)의 저부의 직경은 개구(124)의 저부의 직경보다 작다.
이렇게 보호층(114) 상으로부터 레이저 가공에 의해 보호층(114)과 절연층(112)에 개구(124)를 형성하면, 보호층(114)을 벗기고 나서 레이저 가공에 의해 절연층(112)에 개구(124)를 형성하는 경우보다 작은 직경의 개구(124)를 형성할 수 있다.
다음으로, 하면측의 보호층(114)을 박리한다(도 15의 (b)). 예를 들면, 자동 필름 필러를 사용해서 보호층(114)을 박리한다. 또는, 작업자가 손에 의해 보호층(114)을 박리한다.
이어서, 디스미어 처리를 행한다. 디스미어 처리로서는 전술한 바와 같은 웨트 디스미어 처리 또는 드라이 디스미어 처리가 가능하다.
이에 따라, 레이저 가공에 의해 발생한 스미어(수지 잔사)를 제거함과 함께, 하면측의 절연층(112)의 표면 및 개구(124)의 내벽을 조화한다. 또한, 상면측의 개구(122)의 내벽을 조화한다. 상면측의 절연층(116)의 표면은, 전사 구리층(118)과 보호층(120)에 의해 덮여 있으므로 조화되지 않는다.
또, 상기 실시형태에서는, 상면측의 절연층(116)과 전사 구리층(118)과 보호층(120)에 개구(122)를 형성하고, 하면측의 절연층(112)과 보호층(114)에 개구(124)를 형성한 후에, 하면측의 보호층(114)을 박리하고 있다.
그러나, 하면측의 보호층(114)을 박리한 후에, 상면측의 절연층(116)과 전사 구리층(118)과 보호층(120)에 개구(122)를 형성하고, 하면측의 절연층(112)에 개구(124)를 형성하도록 해도 된다.
다음으로, 무전해 도금에 의해 도전층(126, 128)을 형성한다(도 16의 (a)). 상면측의 보호층(120) 상과 개구(122) 내벽에 도전층(126)을 형성하고, 하면측의 절연층(112) 상과 개구(124) 내벽에 도전층(128)을 형성한다. 도전층(126, 128)은 예를 들면 무전해 구리 도금에 의한 구리층이다. 도전층(126, 128)은 예를 들면 약 0.5∼1.5㎛ 두께이다.
다음으로, 상면측의 보호층(120)을 박리해서 전사 구리층(118)을 노출시킨다(도 16의 (b)). 예를 들면, 자동 필름 필러를 사용해서 보호층(120)을 박리한다. 또는, 작업자가 손에 의해 보호층(120)을 박리한다.
보호층(120)과 함께, 보호층(120) 상 및 보호층(120)의 측면인 개구(122) 내벽에 형성된 도전층(126)도 박리되지만, 절연층(116)의 측면인 개구(122) 내벽에 형성된 도전층(126)은 박리되지 않는다. 그 결과, 상면측에는 전사 구리층(118)과 개구(122) 내벽에 형성된 도전층(126)이 잔존한다(도 16의 (b)).
다음으로, 상면측 및 하면측에 감광성 드라이 필름 레지스트의 레지스트층(129, 130)을 각각 적층한다. 레지스트층(129, 130)은 예를 들면 약 10∼25㎛ 두께이다.
이어서, 레지스트층(129, 130)에 대하여, 2층째의 배선층을 형성하기 위한 소정의 패턴을 노광하고, 그 후 현상한다. 이에 따라, 레지스트층(129, 130)이 소정의 패턴으로 패터닝된다(도 17의 (a)).
다음으로, 전해 도금에 의해 상면측 및 하면측에 도전층(132, 134)을 형성한다(도 17의 (b)). 패터닝된 레지스트층(129, 130)을 마스크로 해서, 상면측은 전사 구리층(118)과 도전층(126)을 급전층으로 해서 도전층(132)이 전해 도금되고, 하면측은 도전층(128)을 급전층으로 해서 도전층(134)이 전해 도금된다. 도전층(132, 134)은 예를 들면 전해 구리 도금에 의한 구리층이다. 도전층(132, 134)은 예를 들면 약 5∼15㎛ 두께이다.
하면측은 조화된 도전층(128)을 급전층으로 해서 도전층(134)이 전해 도금된다. 도전층(128)은 조화되어 있으므로 미세한 패턴의 도전층의 형성에는 적합하지 않다. 도전층(128)의 표면 조도 Ra는 예를 들면 약 200∼400㎚이다.
한편, 상면측은 전사 구리층(118)을 급전층으로 해서 도전층(132)이 전해 도금된다. 전사 구리층(118)은 4층 구조의 층간 절연 재료(110)로서 제공되는 것이므로 미세한 패턴의 도전층(132)을 형성할 수 있다. 도전층(132)의 표면 조도 Ra는 예를 들면 약 20∼60㎚이다. 도전층(132)의 표면 조도 Ra는 도전층(134)의 표면 조도 Ra보다 작다.
다음으로, 상면측 및 하면측의 레지스트층(129, 130)을 박리한다(도 18의 (a)).
다음으로, 레지스트층(129, 130)의 박리에 의해 절연층(116, 112) 상에 노출된 전사 구리층(118), 도전층(128)을, 예를 들면 플러시 에칭에 의해 제거한다(도 18의 (b)).
그 결과, 전술한 세미 에디티드 공법에 의해 코어 기판(32)의 상면측 및 하면측에 각각 2층째의 배선층(136, 138)이 형성된다(도 18의 (b)). 상면측의 배선층(136)은 반도체칩(28)의 접속 단자(도시하지 않음)에 접속되기 때문에 미세한 것이 요구된다. 상면측의 배선층(136)에 있어서의 배선의 폭은 예를 들면 약 1∼10㎛이다. 그에 반하여, 하면측의 배선층(138)은 다른 배선 기판(도시하지 않음)에 접속되므로 상면측의 배선층(136) 정도로 미세하지 않다. 하면측의 배선층(138)에 있어서의 배선의 폭은 예를 들면 약 10∼40㎛이다. 상면측의 배선층(136)에 있어서의 배선의 폭은 하면측의 배선층(138)에 있어서의 배선의 폭보다 작다.
다음으로, 상면측 및 하면측에 3층째의 배선층을 형성하기 위하여, 도 5에 나타내는 3층 구조의 층간 절연 재료(58)로부터 보호 필름(56)을 벗기고, 코어 기판(32)의 하면측에 절연층(54)과 보호층(52)을 가부착한다(도 19의 (a)). 절연층(54)은 예를 들면 약 30㎛ 두께이다.
또한, 도 13에 나타내는 4층 구조의 층간 절연 재료(110)로부터 보호 필름(108)을 벗기고, 코어 기판(32)의 상면측에 절연층(106)과 전사 구리층(104)과 보호층(102)을 가부착한다(도 19의 (a)). 절연층(106)은 예를 들면 약 25㎛ 두께이다. 즉, 코어 기판(32)의 상면측에 가부착되는 층간 절연 재료(110)의 절연층(106)은 코어 기판(32)의 하면측에 가부착되는 층간 절연 재료(58)의 절연층(54)보다 얇다. 또, 코어 기판(32)의 상면측에 가부착되는 층간 절연 재료(110)의 절연층(106)의 두께와 코어 기판(32)의 하면측에 가부착되는 층간 절연 재료(58)의 절연층(54)의 두께는 서로 같아도 된다(예를 들면, 약 25㎛ 두께).
이어서, 도 19의 (b)에 나타내는 바와 같이, 예를 들면 진공 라미네이터를 사용해서 코어 기판(32)을 가압, 가열하면, 코어 기판(32)의 상면측의 배선층(136) 상에 절연층(144)과 전사 구리층(146)과 보호층(148)이 적층되고, 하면측의 배선층(138) 상에 절연층(140)과 보호층(142)이 적층된다(도 19의 (b)).
다음으로, 상면측의 절연층(144)과 전사 구리층(146)과 보호층(148)에, 예를 들면 레이저 가공에 의해 배선층(136)에 도달하는 개구(150)를 형성한다(도 20). 개구(150)는 테이퍼 형상이며, 그 저부는 예를 들면 약 10∼30㎛ 직경이다. 마찬가지로, 하면측의 절연층(140)과 보호층(142)에, 예를 들면 레이저 가공에 의해 배선층(138)에 도달하는 개구(152)를 형성한다(도 20). 개구(152)는 테이퍼 형상이며, 그 저부는 예를 들면 약 30∼50㎛ 직경이다. 개구(150)의 저부의 직경은 개구(152)의 저부의 직경보다 작다.
도 20의 공정은 도 15의 (a)의 공정에 대응한다.
이후, 상기한 공정을 반복하여, 필요에 따라서 전술한 세미 에디티드 공법에 의해 4층째, 5층째, …의 배선층을 형성한다.
이렇게 해서, 기판의 양면에 대하여 동시에 배선층을 형성하는 프로세스를 크게 변경하지 않고, 배선 기판의, 반도체칩이 탑재되는 측의 면과, 다른 배선 기판에 접속되는 측의 면에서, 미세도가 다른 배선층을 형성할 수 있다. 미세도가 다름이란, 예를 들면 배선 기판의 반도체칩이 탑재되는 측에 형성되는 배선층에 있어서의 배선의 폭과, 배선 기판의 다른 배선 기판에 접속되는 측에 형성되는 배선층에 있어서의 배선의 폭이 다른 것이다.
[변형 실시형태]
상기 실시형태는 일례로서, 필요에 따라서 다양한 변형이 가능하다.
예를 들면, 상기 실시형태에서는 세미 에디티드 공법에 의해 배선층을 형성했지만, 풀 에디티브 공법이나 서브 트랙티브 공법에 의해 배선층을 형성해도 된다.
또한, 배선 기판으로서는, 양면에 패턴이 있는 양면 기판, 절연층과 배선층을 중첩시킨 다층 배선 기판, 반도체칩과 회로 기판의 사이를 중계하는 인터포저 등의 소위 모든 종류의 배선 기판이어도 된다.
또한, 배선 기판으로서는, 수지로 이루어지는 절연층이나 코어 기판을 사용한 빌드업 기판에 한하지 않으며, 다른 태양의 각종 배선 기판이어도 된다.
또한, 상기 실시형태는, 배선 기판이 땜납 범프를 통해서 마더보드 등의 다른 기판과 접속되어 있지만, 배선 기판을 다른 마더보드 등의 다른 기판에 접속하는 방법으로서는, 핀 접촉이나 와이어 본딩 등의 다른 방법이어도 된다.
이상, 바람직한 실시형태에 대해서 상세히 기술했지만, 이들 특정의 실시형태로 한정되는 것은 아니며, 특허청구범위에 기재된 요지의 범위 내에 있어서 다양한 변형이나 변경이 가능하다.
10 : 배선 기판 12 : 코어 기판
14 : 관통 전극 14a, 14b, 14c, 14d : 도전층
16, 17 : 절연층 18, 19 : 배선층
20, 21 : 솔더 레지스트층 20a, 21a : 개구
22 : 범프(접속 단자) 24 : 범프(접속 단자)
26 : 언더필 수지 28 : 반도체칩
30 : 구리 피복 적층판 32 : 코어 기판
34, 36 : 도전층 38 : 개구
40 : 도전층 42 : 수지
43 : 관통 전극 46 : 도전층
48 : 감광성 수지 필름 50, 51 : 배선층
52 : 보호층 54 : 절연층
56 : 보호 필름 58 : 층간 절연 재료
59 : 롤 60 : 절연층
62 : 보호층 64 : 절연층
66 : 보호층 68, 70 : 개구
72, 74 : 도전층 76 : 시드층
78, 80 : 레지스트층 82, 84 : 도전층
86, 88 : 배선층 90 : 절연층
92 : 보호층 94 : 절연층
96 : 보호층 98, 100 : 개구
102 : 보호층 104 : 전사 구리층
106 : 절연층 108 : 보호 필름
110 : 전사 구리층 부착 층간 절연 재료 111 : 롤
112 : 절연층 114 : 보호층
116 : 절연층 118 : 전사 구리층
120 : 보호층 122, 124 : 개구
126, 128 : 도전층 129, 130 : 레지스트층
132, 134 : 도전층 136, 138 : 배선층
140 : 절연층 142 : 보호층
144 : 절연층 146 : 전사 구리층
148 : 보호층 150, 152 : 개구
14 : 관통 전극 14a, 14b, 14c, 14d : 도전층
16, 17 : 절연층 18, 19 : 배선층
20, 21 : 솔더 레지스트층 20a, 21a : 개구
22 : 범프(접속 단자) 24 : 범프(접속 단자)
26 : 언더필 수지 28 : 반도체칩
30 : 구리 피복 적층판 32 : 코어 기판
34, 36 : 도전층 38 : 개구
40 : 도전층 42 : 수지
43 : 관통 전극 46 : 도전층
48 : 감광성 수지 필름 50, 51 : 배선층
52 : 보호층 54 : 절연층
56 : 보호 필름 58 : 층간 절연 재료
59 : 롤 60 : 절연층
62 : 보호층 64 : 절연층
66 : 보호층 68, 70 : 개구
72, 74 : 도전층 76 : 시드층
78, 80 : 레지스트층 82, 84 : 도전층
86, 88 : 배선층 90 : 절연층
92 : 보호층 94 : 절연층
96 : 보호층 98, 100 : 개구
102 : 보호층 104 : 전사 구리층
106 : 절연층 108 : 보호 필름
110 : 전사 구리층 부착 층간 절연 재료 111 : 롤
112 : 절연층 114 : 보호층
116 : 절연층 118 : 전사 구리층
120 : 보호층 122, 124 : 개구
126, 128 : 도전층 129, 130 : 레지스트층
132, 134 : 도전층 136, 138 : 배선층
140 : 절연층 142 : 보호층
144 : 절연층 146 : 전사 구리층
148 : 보호층 150, 152 : 개구
Claims (12)
- 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과,
상기 제1 절연층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층과 상기 제2 보호층에 제2 개구를 형성하는 제2 공정과,
상기 제2 보호층을 박리하는 제3 공정과,
상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화(粗化)하는 제4 공정과,
상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제1 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제2 도전층을 형성하는 제5 공정과,
상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제1 도전층과 함께 제거하는 제6 공정과,
드라이 프로세스에 의해, 상기 제1 절연층 상 및 상기 제1 개구의 내벽에 제3 도전층을 형성하는 제7 공정과,
전해 도금에 의해, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제2 도전층을 급전층으로 해서, 상기 제2 도전층 상에 제2 배선층을 형성하는 제8 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법. - 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과,
상기 제2 보호층을 박리하는 제2 공정과,
상기 제1 절연층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층에 제2 개구를 형성하는 제3 공정과,
상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화하는 제4 공정과,
상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제1 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제2 도전층을 형성하는 제5 공정과,
상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제1 도전층과 함께 제거하는 제6 공정과,
드라이 프로세스에 의해, 상기 제1 절연층 상 및 상기 제1 개구의 내벽에 제3 도전층을 형성하는 제7 공정과,
전해 도금에 의해, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제2 도전층을 급전층으로 해서, 상기 제2 도전층 상에 제2 배선층을 형성하는 제8 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법. - 제1항에 있어서,
상기 제2 공정은, 레이저 가공에 의해 상기 제1 개구 및 상기 제2 개구를 형성하는 공정이고,
상기 제4 공정은, 레이저 가공에 의해 발생한 스미어를 제거하는 디스미어 처리를 행하는 공정인 것을 특징으로 하는 배선 기판의 제조 방법. - 제2항에 있어서,
상기 제3 공정은, 레이저 가공에 의해 상기 제1 개구 및 상기 제2 개구를 형성하는 공정이고,
상기 제4 공정은, 레이저 가공에 의해 발생한 스미어를 제거하는 디스미어 처리를 행하는 공정인 것을 특징으로 하는 배선 기판의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 배선층이 형성되는 상기 코어 기판의 한쪽의 면은, 반도체칩이 탑재되는 측의 면인 것을 특징으로 하는 배선 기판의 제조 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제8 공정 후, 상기 제1 공정 내지 상기 제8 공정을 반복하는 것을 특징으로 하는 배선 기판의 제조 방법. - 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 도전층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과,
상기 제1 절연층과 상기 제1 도전층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층과 상기 제2 보호층에 제2 개구를 형성하는 제2 공정과,
상기 제2 보호층을 박리하는 제3 공정과,
상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화하는 제4 공정과,
상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제2 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제3 도전층을 형성하는 제5 공정과,
상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제2 도전층과 함께 제거하는 제6 공정과,
전해 도금에 의해, 상기 제1 도전층 및 상기 제1 개구의 내벽에 형성된 상기 제2 도전층을 급전층으로 해서, 상기 제1 도전층 상 및 상기 제2 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제2 배선층을 형성하는 제7 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법. - 코어 기판의 한쪽의 면측에, 적층된 제1 절연층과 제1 도전층과 제1 보호층을 상기 제1 절연층이 상기 코어 기판과 대향하도록 적층하고, 상기 코어 기판의 다른 쪽의 면측에, 적층된 제2 절연층과 제2 보호층을 상기 제2 절연층이 상기 코어 기판과 대향하도록 적층하는 제1 공정과,
상기 제2 보호층을 박리하는 제2 공정과,
상기 제1 절연층과 상기 제1 도전층과 상기 제1 보호층에 제1 개구를 형성하고, 상기 제2 절연층에 제2 개구를 형성하는 제3 공정과,
상기 제1 개구의 내벽, 상기 제2 절연층 상 및 상기 제2 개구의 내벽을 동시에 조화하는 제4 공정과,
상기 제1 보호층 상 및 상기 제1 개구의 내벽에 제2 도전층을 형성하고, 동시에, 상기 제2 절연층 상 및 상기 제2 개구의 내벽에 제3 도전층을 형성하는 제5 공정과,
상기 제1 보호층을, 상기 제1 보호층 상에 형성된 상기 제2 도전층과 함께 제거하는 제6 공정과,
전해 도금에 의해, 상기 제1 도전층 및 상기 제1 개구의 내벽에 형성된 상기 제2 도전층을 급전층으로 해서, 상기 제1 도전층 상 및 상기 제2 도전층 상에 제1 배선층을 형성하고, 동시에, 상기 제3 도전층을 급전층으로 해서, 상기 제3 도전층 상에 제2 배선층을 형성하는 제7 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법. - 제7항에 있어서,
상기 제2 공정은, 레이저 가공에 의해 상기 제1 개구 및 상기 제2 개구를 형성하는 공정이고,
상기 제4 공정은, 레이저 가공에 의해 발생한 스미어를 제거하는 디스미어 처리를 행하는 공정인 것을 특징으로 하는 배선 기판의 제조 방법. - 제8항에 있어서,
상기 제3 공정은, 레이저 가공에 의해 상기 제1 개구 및 상기 제2 개구를 형성하는 공정이고,
상기 제4 공정은, 레이저 가공에 의해 발생한 스미어를 제거하는 디스미어 처리를 행하는 공정인 것을 특징으로 하는 배선 기판의 제조 방법. - 제7항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 배선층이 형성되는 상기 코어 기판의 한쪽의 면은, 반도체칩이 탑재되는 측의 면인 것을 특징으로 하는 배선 기판의 제조 방법. - 제7항 내지 제10항 중 어느 한 항에 있어서,
상기 제7 공정 후, 상기 제1 공정 내지 상기 제7 공정을 반복하는 것을 특징으로 하는 배선 기판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013193882A JP6234132B2 (ja) | 2013-09-19 | 2013-09-19 | 配線基板の製造方法 |
| JPJP-P-2013-193882 | 2013-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150032629A KR20150032629A (ko) | 2015-03-27 |
| KR102054198B1 true KR102054198B1 (ko) | 2019-12-11 |
Family
ID=52818247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140120781A KR102054198B1 (ko) | 2013-09-19 | 2014-09-12 | 배선 기판의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6234132B2 (ko) |
| KR (1) | KR102054198B1 (ko) |
| TW (1) | TWI635790B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7007882B2 (ja) * | 2017-12-08 | 2022-01-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299243B2 (ja) | 1996-12-19 | 2002-07-08 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP2002241440A (ja) * | 2001-02-19 | 2002-08-28 | Toppan Printing Co Ltd | アルカリ可溶性重合体及び感光性樹脂組成物 |
| JP2004055618A (ja) * | 2002-07-16 | 2004-02-19 | Kanegafuchi Chem Ind Co Ltd | 多層プリント配線板の製造方法 |
| JP4328196B2 (ja) | 2003-12-24 | 2009-09-09 | 京セラ株式会社 | 配線基板及びその製造方法並びに電気装置 |
| JP2006108165A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Bakelite Co Ltd | 樹脂組成物、積層体、配線板および配線板の製造方法 |
| JP2008218540A (ja) | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 配線基板の製造方法 |
| JPWO2009054456A1 (ja) * | 2007-10-23 | 2011-03-10 | 宇部興産株式会社 | プリント配線板の製造方法 |
| JP2011500948A (ja) * | 2007-10-26 | 2011-01-06 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 非対称誘電体膜 |
| JP5322531B2 (ja) | 2008-05-27 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5231340B2 (ja) * | 2009-06-11 | 2013-07-10 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5539150B2 (ja) * | 2010-10-25 | 2014-07-02 | 矢崎総業株式会社 | 配線基板の製造方法 |
| JP2013172137A (ja) * | 2012-02-23 | 2013-09-02 | Kyocer Slc Technologies Corp | 配線基板およびそれを用いたプローブカード |
| JP5479551B2 (ja) * | 2012-09-14 | 2014-04-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2013
- 2013-09-19 JP JP2013193882A patent/JP6234132B2/ja active Active
-
2014
- 2014-09-12 KR KR1020140120781A patent/KR102054198B1/ko active IP Right Grant
- 2014-09-17 TW TW103132035A patent/TWI635790B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6234132B2 (ja) | 2017-11-22 |
| KR20150032629A (ko) | 2015-03-27 |
| JP2015060960A (ja) | 2015-03-30 |
| TWI635790B (zh) | 2018-09-11 |
| TW201524299A (zh) | 2015-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116712B1 (ko) | 적층 배선 기판 및 그 제조 방법 | |
| KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| JP2008277820A (ja) | 多層回路基板の製造方法 | |
| US10763031B2 (en) | Method of manufacturing an inductor | |
| US20060029726A1 (en) | Method of fabricating PCB in parallel manner | |
| US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
| US20170273195A1 (en) | Recessed cavity in printed circuit board protected by lpi | |
| KR101009176B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| CN101588680A (zh) | 印刷线路板制造方法 | |
| JP2014082441A (ja) | 多層型コアレス基板及びその製造方法 | |
| KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2010016335A (ja) | 金属積層板及びその製造方法 | |
| KR101516078B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| JP2014022715A (ja) | コアレス基板及びその製造方法 | |
| KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR100754071B1 (ko) | 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법 | |
| US20120312591A1 (en) | Printed Circuit Board and Method of Manufacturing the Same | |
| JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| JP4503578B2 (ja) | プリント配線板 | |
| KR101015780B1 (ko) | 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |