KR101884430B1 - 다층 인쇄회로기판 및 그 제조 방법 - Google Patents

다층 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101884430B1
KR101884430B1 KR1020120114356A KR20120114356A KR101884430B1 KR 101884430 B1 KR101884430 B1 KR 101884430B1 KR 1020120114356 A KR1020120114356 A KR 1020120114356A KR 20120114356 A KR20120114356 A KR 20120114356A KR 101884430 B1 KR101884430 B1 KR 101884430B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
pillar
printed circuit
circuit board
Prior art date
Application number
KR1020120114356A
Other languages
English (en)
Other versions
KR20140047953A (ko
Inventor
강명삼
김기환
조용윤
정승원
오상혁
김다희
오융
유기영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120114356A priority Critical patent/KR101884430B1/ko
Priority to US13/845,092 priority patent/US20140102767A1/en
Priority to JP2013161746A priority patent/JP6336254B2/ja
Publication of KR20140047953A publication Critical patent/KR20140047953A/ko
Application granted granted Critical
Publication of KR101884430B1 publication Critical patent/KR101884430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors

Abstract

본 발명의 일실시예에 따른 다층 인쇄회로기판은 적어도 하나의 제 1 필라를 포함한 제 1 절연층, 상기 제 1 절연층의 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층, 및 상기 다수의 절연층 중 최외부 절연층에 포함된 필라에 접하여 상기 최외부 절연층의 외부면에 구비된 다수의 최외부 회로층을 포함하고, 상기 제 1 절연층의 양면 방향으로 각각 형성된 상기 회로층과 다른 필라는 상기 제 1 절연층을 기준으로 서로 대칭 형태로 구비된다.

Description

다층 인쇄회로기판 및 그 제조 방법{Multi-layer type printed circuit board and Method of manufacturing the same}
본 발명은 다층 인쇄회로기판 및 그 제조 방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다.
코어리스 기판의 경우, 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다. 캐리어 부재 양면에 통상의 기판 제조방법에 따라 회로층 및 절연층을 포함하는 빌드업층을 형성한 후, 캐리어 부재를 제거함으로써, 상부 기판과 하부 기판으로 분리되어 코어리스 기판이 완성된다.
종래의 코어리스 인쇄회로기판의 제조방법은 특허문헌 1에 기재된 바와 같이 각 빌드업층의 전기적 연결을 위한 비아를 구비하고, 이러한 비아를 형성하기 위한 전단계로 절연층에 개구부를 형성하기 위해 LDA(Laser Direct Ablation) 공법을 수행하였다.
그러나, 이러한 LDA 공법은 레이저 스폿 크기의 제한으로 인해, 개구부의 크기가 큰 경우에는 가공 시간이 길어지는 문제점이 있었다.
또한, 종래의 코어리스 인쇄회로기판의 제조방법은 여러 차례 레이저 가공을 수행하여야 하므로, 공정이 복잡하고 비용이 증가하는 문제점이 있었다.
특허문헌 1: 국내공개특허공보 제 2010-0043547호(2010년 4월 29일 공개)
본 발명의 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 전기적 연결을 위한 필라를 포함한 다층 인쇄회로기판을 제공하는 데 있다.
본 발명의 다른 관점은 상기의 문제점을 해소하기 위해 드라이 필름을 이용하여 전기적 연결을 위한 필라를 포함한 다층 인쇄회로기판의 제조방법을 제공하는 데 있다.
본 발명의 일실시예에 따른 다층 인쇄회로기판은 적어도 하나의 제 1 필라를 포함한 제 1 절연층; 상기 제 1 절연층의 양면 방향으로, 적어도 하나의 회로층과 상기 회로층에 연결된 적어도 하나의 다른 필라를 각각 포함하여 적층 구비된 다수의 절연층; 및 상기 다수의 절연층 중 최외부 절연층에 포함된 필라에 접하여 상기 최외부 절연층의 외부면에 구비된 다수의 최외부 회로층;을 포함하고, 상기 제 1 절연층의 양면 방향으로 각각 형성된 상기 회로층과 다른 필라는 상기 제 1 절연층을 기준으로 서로 대칭 형태로 구비된다.
본 발명의 일실시예에 따른 다층 인쇄회로기판에서 상기 제 1 절연층은 글라스 클로스(Glass cloth)를 함유하고, 상기 제 1 절연층과 상기 다수의 절연층은 서로 다른 재질의 이종 재질로 구비된다.
본 발명의 일실시예에 따른 다층 인쇄회로기판에서 상기 다수의 절연층은 상기 회로층이 구비된 면에 표면 조도가 형성된다.
본 발명의 일실시예에 따른 다층 인쇄회로기판에서 상기 회로층과 다른 필라는 상기 제 1 절연층의 제 1 필라를 기준으로 양면 방향으로 각각 순차적으로 적층되고, 상기 제 1 필라를 기준으로 서로 대칭 형태로 구비된다.
본 발명의 일실시예에 따른 다층 인쇄회로기판에서 상기 최외부 회로층에는 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 제 1 표면 처리막, 또는 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나의 제 2 표면 처리막이 형성된다.
또한, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 (A) 절연판의 일면 또는 양면에 적어도 하나의 동박을 구비한 캐리어 기판을 준비하는 단계; (B) 상기 캐리어 기판의 일면 또는 양면에 다층 인쇄회로기판 전구체를 형성하는 단계; (C) 상기 캐리어 기판을 분리하는 단계; 및 (D) 상기 다층 인쇄회로기판 전구체의 외부면에 대해 다른 회로층과 다른 필라를 순차적으로 포함한 다른 절연층을 다수 적층하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 (E) 상기 다른 절연층 중 최외부 절연층에 최외부 회로층을 형성하는 단계; 및 (F) 상기 최외부 회로층에 제 1 표면 처리막 또는 제 2 표면 처리막을 형성하는 단계;를 더 포함한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되고, 상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성된다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B) 단계는 (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제 1 드라이 필름 패턴에 대해 전해 동도금을 수행하여 다수의 제 1 필라를 형성하는 단계; (B-2) 상기 제 1 드라이 필름 패턴을 박리하는 단계; (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제 1 필라의 높이와 동일하거나 또는 두꺼운 두께의 제 1 절연층을 형성하는 단계; (B-4) 상기 제 1 필라를 노출하도록, 상기 제 1 절연층에 대해 연마 절삭 공정을 수행하는 단계; (B-5) 상기 제 1 필라를 노출한 상기 제 1 절연층의 외부면에 PVD 또는 CVD 방법을 이용하여 시드층을 형성하는 단계; (B-6) 상기 시드층에 제 1 회로층 형성용 드라이 필름 패턴을 형성하는 단계; (B-7) 상기 제 1 회로층 형성용 드라이 필름 패턴에 대해 구리를 도금하고 박리하여, 제 1 회로층을 형성하는 단계; (B-8) 상기 제 1 회로층을 구비한 제 1 절연층의 외부면에 제 2 드라이 필름 패턴을 형성하는 단계; (B-9) 상기 제 2 드라이 필름 패턴에 대해 구리를 도금하고 박리하여, 상기 제 1 회로층에 연결된 제 2 필라를 형성하는 단계; (B-10) 상기 제 1 회로층에 중첩하는 시드 패턴을 형성하기 위해, 상기 제 1 회로층에 비중첩하는 시드층을 에칭으로 제거하는 단계; (B-11) 상기 시드 패턴부터 상기 제 2 필라 까지의 전체 높이와 동일하거나 또는 두꺼운 두께의 제 2 절연층을 형성하는 단계; 및 (B-12) 상기 제 2 필라를 노출하도록, 상기 제 2 절연층에 대해 연마 절삭 공정을 수행하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B-1) 단계, 상기 (B-7) 단계, 및 상기 (B-9) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 도금한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 다층 인쇄회로기판 전구체의 절연층은 글라스 클로스(Glass cloth)를 함유하여 형성하고, 상기 다층 인쇄회로기판 전구체의 절연층과 상기 다른 절연층은 서로 다른 재질의 이종 재질로 형성한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (D) 단계는 상기 다른 절연층을 디스미어(desmear) 처리하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B-4) 단계와 상기 (B-12) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B) 단계는 (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제 1 드라이 필름 패턴에 대해 구리를 충진하여 다수의 제 1 필라를 형성하는 단계; (B-2) 상기 제 1 드라이 필름 패턴을 박리하는 단계; (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제 1 필라의 높이와 동일하거나 또는 두꺼운 두께의 제 1 절연층을 형성하는 단계; 및 (B-4) 상기 제 1 필라를 노출하도록, 상기 제 1 절연층에 대해 연마 절삭 공정을 수행하는 단계;를 포함한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B-1) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 도금한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에서 상기 (B-4) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 다층 인쇄회로기판은 종래에 레이저를 이용하여 형성된 비아를 대신하여 전기적 연결을 위한 필라를 용이하게 구비하므로, 제조 비용을 절감하고 회로의 집적도를 향상시킬 수 있는 효과가 있다.
본 발명에 따른 다층 인쇄회로기판의 제조 방법은 캐리어 기판과 드라이 필름 패턴을 이용하여 다수의 필라에 의해 전기적으로 연결되는 다수의 회로층을 구비한 다층 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 다층 인쇄회로기판의 단면도.
도 2a 내지 도 2n은 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 다층 인쇄회로기판의 단면도이다. 여기서, 본 발명의 일실시예에 따른 다층 인쇄회로기판은 예컨대 4개의 절연층을 갖는 인쇄회로기판을 적용하여 설명한다. 물론, 4개의 절연층 이상의 다층 빌드업 구조의 인쇄회로기판에도 적용될 수 있다.
본 발명의 일실시예에 따른 다층 인쇄회로기판은 제 1 절연층(121), 제 2 상부 절연층(160), 제 3 상부 절연층(184) 및 제 2 하부 절연층(183)을 구비하고, 제 1 절연층(121)을 기준으로 제 1 상부 회로층(40)과 제 2 상부 회로층(60)이 각각 하부 제 1 하부 회로층(70)과 최하부 회로층(191)에 대칭적으로 구비된다.
이러한 일실시예에 따른 다층 인쇄회로기판은 최하부 회로층(191)으로부터 최상부 회로층(192)까지 각각의 회로 패턴을 전기적으로 연결하는 다수의 필라(pillar: 72,22,42,62)를 포함하고, 최하부 회로층(191) 또는 최상부 회로층(192)의 산화 방지 및 솔더링을 향상시키기 위해 SR(Solder Resist)을 대신하여 최하부 회로층(191) 또는 최상부 회로층(192)을 덮는 제 1 표면 처리막(91), 또는 전기전도도를 높여 외부소자와의 접속 신뢰성을 향상시키기 위한 제 2 표면 처리막(92)을 형성한다.
또한, 본 발명의 일실시예에 따른 다층 인쇄회로기판에서 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 제 1 절연층(121)과 제 2 상부 절연층(160)의 재질과는 다른 이종 재질의 절연층으로 형성된다.
즉, 제 1 절연층(121)과 제 2 상부 절연층(160)은 글라스 클로스(Glass cloth)가 포함된 절연층으로 형성될 수 있는 반면에, 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 글라스 클로스(Glass cloth)를 함유하지 않고 수지 등의 재질을 함유한 절연층으로 형성될 수 있다.
특히, 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 각각 디스미어(desmear) 처리를 통해 최하부 회로층(191)이 형성된 면 또는 최상부 회로층(192)이 형성된 면을 표면 조도를 갖는 면으로 형성할 수 있다.
이에 따라, 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 표면 조도를 갖는 면으로 형성하여, PVD 또는 CVD 공정을 사용하여 형성되는 시드층(165')과는 다르게 무전해 화학동을 사용한 동 도금 공정을 통해 최하부 시드층(185')과 최상부 시드층(186')을 구비할 수 있다.
이후, 이러한 최하부 시드층(185')과 최상부 시드층(186')을 이용하여 최하부 회로층(191) 및 최상부 회로층(192)을 형성할 수 있다.
그리고, 본 발명의 일실시예에 따른 다층 인쇄회로기판은 회로 패턴을 구비하지 않고 제 1 필라(22) 만을 구비한 제 1 절연층(121)과 같은 적어도 하나의 절연층을 포함할 수 있고, 이러한 절연층을 기준으로 상, 하 방향으로 다수의 회로층과 필라가 대칭적으로 구비될 수 있다.
구체적으로, 다수의 회로층(40,60,70,80,90) 또는 필라(22,42,62,72)는 드라이 필름 패턴을 이용하여, 예컨대 CVD(chemical vapor deposition) PVD(Physical Vapor Deposition) 등의 기상증착방법, 서브트랙티브(Subtractive)법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브(Additive)법, SAP(Semi-Additive Process) 및 MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있다.
다수의 회로층(40,60,70,80,90) 또는 필라(22,42,62,72)는 제 1 절연층(121)과 제 2 상부 절연층(160)을 기준으로 서로 대칭 구조로 구비되고, 다층 인쇄회로기판의 회로 밀집도를 향상시키며, 특히 종래의 비아(Via) 대신 용이하게 형성된 필라를 이용하여 전기적 연결을 구현할 수 있다.
제 1 표면 처리막(91)은 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다. 특히, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(191) 또는 최상부 회로층(192) 표면에 형성될 수 있다. 또한, 수용성은 딥핑(Dipping)공법을 이용하여, 최하부 회로층(191)과 최상부 회로층(192) 전체 또는 최하부 회로층(191)과 최상부 회로층(192)의 어느 하나에 대해 처리될 수 있다.
또한, 제 2 표면 처리막(92)은 전기전도성이 높은 금속 재질의 막으로 형성될 수 있고, 예를 들어 금도금막, 전해 금도금막, 무전해 금도금막, 또는 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
특히, 무전해 니켈/금도금(ENIG) 막은 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있고, 내열성 및 납땜성이 우수하다는 장점이 있다.
이러한 제 1 표면 처리막(91)과 제 2 표면 처리막(92)은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 모든 도금층을 포함할 수 있다.
이와 같은 본 발명의 일실시예에 따른 다층 인쇄회로기판은 캐리어와 드라이 필름을 이용하여 다수의 절연층으로 이루어진 빌드업층 구조 및 빌드업층의 전기적 연결을 위한 다수의 필라를 용이하게 구비할 수 있다.
따라서, 본 발명의 일실시예에 따른 다층 인쇄회로기판은 종래에 레이저를 이용하여 형성된 비아를 대신하여 전기적 연결을 위한 필라를 용이하게 구비하므로, 제조 비용을 절감하고 회로의 집적도를 향상시킬 수 있다.
이하, 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법에 대해 도 2a 내지 도 2n을 참조하여 설명한다. 도 2a 내지 도 2n은 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법은 먼저 캐리어 기판(10)을 마련한다.
캐리어 기판(10)은 예를 들어, 절연판(11)의 일면 또는 양면에 2개의 동박이 적층된 구조로서, 제조 과정의 코어리스 인쇄회로기판을 지지하는 역할을 수행한다. 여기서, 캐리어 기판(10)이 절연판(11) 양면에 2개의 동박이 구비된 형태로 설명하지만, 이에 한정되지 않고 절연판(11) 양면에 각각 2개 이상의 동박이 두께 차이를 갖고 구비될 수도 있다.
구체적으로, 캐리어 기판(10)의 절연판(11)은 수지 재질로서, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필라와 같은 보강재가 함침된 프리프레그가 사용될 수 있다.
이러한 절연판(11)에 대해, 절연판(11)의 상부면에 제 1 상부 동박(12-1) 및 제 2 상부 동박(12-2)을 구비하고, 절연판(11)의 하부면에 제 1 하부 동박(13-1) 및 제 2 하부 동박(13-2)을 구비한다.
선택적으로, 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에는 이형층(release layer)을 구비하여, 후속 공정에서 캐리어 기판(10)의 분리를 용이하게 수행할 수도 있다.
예를 들어, 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 고분자 재질의 점착 물질로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같은 캐리어 기판(10)을 마련한 후, 도 2b에 도시된 바와 같이 캐리어 기판(10)의 양면에 다수의 개구부(21,31)를 갖는 제 1 드라이 필름 패턴(20',30')을 형성한다.
구체적으로, 제 1 드라이 필름 패턴(20',30')을 형성하는 과정은 라미네이터(laminator)를 이용하여, 캐리어 기판(10)의 양면에 드라이 필름을 라미네이션한다.
이후, 드라이 필름을 광에 노출시키는 노광 공정을 통해 드라이 필름을 선택적으로 경화시키고, 현상액으로 경화되지 않은 부분 만을 용해시켜, 도 2b에 도시된 바와 같이 상부 개구부(21)를 갖는 제 1 상부 드라이 필름 패턴(20') 및 하부 개구부(31)를 갖는 제 1 하부 드라이 필름 패턴(30')으로 패터닝될 수 있다.
다수의 개구부(21,31)를 갖는 제 1 드라이 필름 패턴(20',30')을 형성한 후, 도 2c에 도시된 바와 같이 전해 동도금 방법으로 상부 개구부(21)와 하부 개구부(31)에 구리를 도금하여 제 1 필라(22) 및 제 1 필라(22)와 동일한 제 1 더미 필라(32)를 형성한다.
이후, 제 1 드라이 필름 패턴(20',30')은 박리액에 의한 박리에 의해 제거되어, 도 2c에 도시된 바와 같이 캐리어 기판(10)의 상,하면에 제 1 필라(22) 및 제 1 필라(22)와 동일한 제 1 더미 필라(32)를 다수 구비한다. 여기서, 드라이 필름 패턴(20,30)의 제거를 위한 박리액에는 알칼리금속 수산화물 등이 포함될 수 있다.
캐리어 기판(10)의 상,하면에 제 1 필라(22)와 제 1 더미 필라(32)를 다수 구비한 후, 도 2d에 도시된 바와 같이 캐리어 기판(10)의 상,하면 각각에 제 1 절연층의 필름(120) 및 제 1 절연층의 필름(120)과 동일한 제 1 더미 절연층의 필름(130)을 라미네이션한다.
구체적으로, 제 1 절연층의 필름(120)과 제 1 더미 절연층의 필름(130)은 캐리어 기판(10)의 상부면과 하부면에 각각 글라스 클로스(Glass cloth)가 포함된 동일한 재질의 필름을 라미네이터를 이용하여 라미네이션되고, 각각의 두께는 제 1 필라(22)와 제 1 더미 필라(32)의 높이와 동일하거나 또는 두껍게 구비되어 라미네이션된다.
이에 따라, 제 1 필라(22)와 제 1 더미 필라(32)가 각각 제 1 절연층의 필름(120)과 제 1 더미 절연층의 필름(130)을 뚫고 외부로 노출될 수 있다.
이후, 노출되거나 또는 노출되지 않은 제 1 필라(22)를 포함한 제 1 절연층의 필름(120) 및 제 1 더미 필라(32)를 포함한 제 1 더미 절연층의 필름(130)에 대해 연마 절삭 공정을 수행한다.
구체적으로, 제 1 절연층의 필름(120)과 제 1 더미 절연층의 필름(130)에 대한 연마 절삭 공정은 벨트 샌더(Belt-sander), 엔드-밀(end-mill) 또는 세라믹 천(ceramic buff)를 이용한 연마 공정, 또는 CMP(Chemical Mechanical Polishing) 공정을 이용할 수 있다.
이에 따라, 제 1 필라(22)를 포함한 평탄한 면의 제 1 절연층(121)과 제 1 더미 필라(32)를 포함한 평탄한 면의 제 1 더미 절연층(131)이 형성될 수 있다.
연마 절삭 공정을 수행한 후, 도 2e에 도시된 바와 같이 제 1 필라(22)를 노출한 제 1 절연층(121)의 상부면과 제 1 더미 필라(32)를 노출한 제 1 더미 절연층(131)의 하부면에 각각 제 1 시드층(seed layer: 140)과 제 1 더미 시드층(150)을 형성한다.
구체적으로, 제 1 시드층(140)과 제 1 더미 시드층(150)은 CVD 또는 PVD의 기상증착방법을 이용하여 금속층으로 형성될 수 있고, 예컨대 PVD의 기상증착방법들 중 스퍼터링 방법(sputtering process)으로 Ti 층/Cu 층의 2층 구조로 형성될 수도 있다.
이러한 제 1 시드층(140)과 제 1 더미 시드층(150)을 형성한 후, 도 2f에 도시된 바와 같이 SAP 및 MSAP 등의 방법을 이용하여 제 1 회로층(40) 및 제 1 회로층(40)과 동일한 제 1 더미 회로층(50)을 형성한다.
이후, 제 1 회로층(40)이 형성된 제 1 시드층(140)의 상부면과 제 1 더미 회로층(50)이 형성된 제 1 더미 시드층(150)의 하부면에 각각 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')을 형성한다. 여기서, 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')은 각각 노광 및 현상 공정을 통해 제 2 필라(42) 및 제 2 더미 필라(52)를 형성하기 위한 개구부를 다수 구비한다.
이러한 제 2 상부 드라이 필름 패턴(60') 및 제 2 하부 드라이 필름 패턴(70')에 대해 CVD, PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법을 이용하여 제 2 필라(42) 및 제 2 더미 필라(52)를 형성한다.
이때, 제 1 시드층(140)에 대한 패터닝으로 제 1 회로층(40) 하부 부분의 제 1 시드층(140)을 제외한 나머지 부분을 에칭(etching)으로 제거하여, 도 2g에 도시된 바와 같이 제 1 절연층(121)의 제 1 필라(22)에 대해 제 1 시드 패턴(141), 제 1 회로층(40), 및 제 2 필라(42)가 순차적으로 적층된 구조를 갖게 된다.
마찬가지로, 제 1 시드층(140)과 동일한 제 1 더미 시드층(150)에 대해서도 동일하게 적용되어, 제 1 더미 절연층(131)의 제 1 더미 필라(32)로부터 제 1 더미 시드 패턴(151), 제 1 더미 회로층(50), 및 제 2 더미 필라(52)가 순차적으로 적층된 구조를 갖게 된다.
이러한 제 2 필라(42)를 포함한 제 1 절연층(121) 및 제 2 더미 필라(52)를 포함한 제 1 더미 절연층(131) 각각에 대해, 상술한 라미네이터를 이용한 라미네이션 과정과 동일하게 제 2 상부 절연층(160)과 제 2 더미 절연층(170)을 제 1 절연층(121) 및 제 1 더미 절연층(131)에 각각 라미네이션한다.
이때, 제 2 상부 절연층(160)의 두께는 제 1 시드 패턴(141)으로부터 제 2 필라(42)까지의 높이와 동일하거나 또는 두껍게 마련되어 라미네이션되고, 제 2 더미 절연층(170)의 두께는 제 1 더미 시드 패턴(151)으로부터 제 2 더미 필라(52)까지의 높이와 동일하거나 또는 두겁게 마련되어 라미네이션될 수 있다.
이에 따라, 도 2h에 도시된 바와 같이 제 2 필라(42) 및 제 2 필라(42)와 동일한 제 2 더미 필라(52)가 각각 제 2 상부 절연층(160)과 제 2 더미 절연층(170)을 뚫고 외부로 노출될 수 있다.
이후, 제 2 필라(42)를 포함한 제 2 상부 절연층(160) 및 제 2 더미 필라(52)를 포함한 제 2 더미 절연층(170)에 대해 연마 절삭 공정을 수행하고, 도 2h에 도시된 바와 같이 연마절삭 공정을 통해 평탄화된 제 2 상부 절연층(160)과 제 2 더미 절연층(170) 각각에 제 2 시드층(165)과 제 2 더미 시드층(175)을 형성할 수 있다.
여기서, 제 2 시드층(165)과 제 2 더미 시드층(175)은 제 1 시드층(140)과 마찬가지로 CVD 또는 PVD의 기상증착방법을 이용하여 금속층으로 형성될 수 있고, 예컨대 PVD의 기상증착방법들 중 스퍼터링 방법(sputtering process)으로 Ti 층/Cu 층의 2층 구조로 형성될 수도 있다.
이후, 도 2i에 도시된 바와 같이 캐리어 기판(10)에 대한 라우팅(routing)을 수행하여, 제 2 상부 동박(12-2)을 포함한 상부 다층 인쇄회로기판 전구체와 제 2 하부 동박(13-2)을 포함한 하부 다층 인쇄회로기판 전구체를 분리한다.
여기서, 상부 다층 인쇄회로기판 전구체와 하부 다층 인쇄회로기판 전구체는 제 1 상부 동박(12-1)과 제 2 상부 동박(12-2) 사이 또는 제 1 하부 동박(13-1)과 제 2 하부 동박(13-2) 사이에 미리 구비된 이형층에 의해 더욱 용이하게 분리될 수도 있다.
이와 같이 분리된 상부 다층 인쇄회로기판 전구체와 하부 다층 인쇄회로기판 전구체 각각에 대해 회로층과 필라를 구비한 절연층을 다수 적층하여 빌드업 구조의 다층 인쇄회로기판을 제조할 수 있다.
이러한 과정을 설명하기 위해 도 2j에 도시된 제 2 필라(42)를 포함한 상부 다층 인쇄회로기판 구조체를 선택하여 후속 공정을 설명한다. 물론, 제 2 더미 필라(52)를 포함한 하부 다층 인쇄회로기판 구조체에 대해서도 후술하는 후속 공정이 동일하게 적용될 수 있다.
도 2k에 도시된 바와 같이, 분리된 상부 다층 인쇄회로기판 구조체에 대해 제 1 필라(22)를 노출한 제 1 절연층(121)의 하부면에 제 1 하부 회로층(70)과 제 4 필라(72)를 순차 형성하고, 제 2 필라(42)를 노출한 제 2 상부 절연층(160)의 상부면에 제 2 상부 회로층(60)과 제 3 필라(62)를 순차 형성한다.
구체적으로, 제 1 상부 회로층(40)을 형성하는 과정과 동일하게 제 2 시드층(165)과 제 2 상부 동박(12-2) 각각에 제 2 회로층(60) 및 제 1 하부 회로층(70)을 형성하기 위한 드라이 필름 패턴을 형성한다. 이때, 제 2 상부 동박(12-2)은 제 1 하부 회로층(70)을 형성하기 위한 시드층으로 이용하므로, 제 1 하부 회로층(70)을 형성하기 위한 시드층을 별도로 형성할 필요가 없다.
이러한 드라이 필름 패턴에 대해, CVD 또는 PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법을 적용하여, 제 2 회로층(60) 및 제 1 하부 회로층(70)을 형성한다.
이후, 제 2 필라(42)의 형성 과정과 동일하게, 제 3 필라(62)를 형성하기 위한 드라이 필름 패턴 및 제 4 필라(72)를 형성하기 위한 드라이 필름 패턴을 구비하고, CVD 또는 PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 도금하여, 제 3 필라(62) 및 제 4 필라(72)를 형성한다.
이후, 제 2 상부 회로층(60) 하부 부분의 제 2 시드층(165)을 제외한 나머지 부분을 에칭으로 제거하여, 도 2k에 도시된 바와 같이 제 2 절연층(160)이 노출된 면에 제 2 시드 패턴(165'), 제 2 상부 회로층(60), 및 제 3 필라(62)가 순차적으로 적층된 구조를 갖게 된다.
또한, 제 1 절연층(121)의 하부에도 동일하게 적용되어, 제 1 절연층(121)의 노출된 하부면으로부터 제 2 상부 동박 패턴(12-2'), 제 1 하부 회로층(70), 및 제 4 필라(72)가 순차적으로 적층된 구조를 갖게 된다.
이후, 제 3 상부 절연층(184) 및 제 2 하부 절연층(183)은 제 3 필라(62) 및 제 3 필라(62)와 유사한 제 3 더미 필라(72)에 각각 대응하여 제 2 절연층(160)의 상부면과 제 1 절연층(121)의 하부면에 형성된다.
예를 들어, 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 글라스 클로스(Glass cloth)를 함유하지 않고 수지 등의 재질을 함유한 절연 재질의 미경화 필름을 라미네이터로 라미네이션하여 형성할 수 있다.
이후, 제 3 상부 절연층(184)과 제 2 하부 절연층(183)은 각각 디스미어(desmear) 처리를 통해, 도 2l에 도시된 바와 같이 제 3 필라(62) 및 제 4 필라(72)가 노출되고 조도(roughness)가 형성된 면을 구비할 수 있다.
이어서, 도 2m에 도시된 바와 같이 표면 조도가 형성된 제 3 상부 절연층(184)과 제 2 하부 절연층(183)의 각 면에 대해 PVD 또는 CVD 방법을 사용하지 않고 무전해 동 도금으로 최상부 시드층(186)과 최하부 시드층(185)을 형성할 수 있다. 여기서, 최상부 시드층(186)과 최하부 시드층(185)은 디스미어 처리를 통해 표면 조도가 형성된 제 3 상부 절연층(184)과 제 2 하부 절연층(183)의 각 면에 용이하게 형성될 수 있다.
이후, 회로층(60, 70)의 형성 과정과 동일하게, 최상부 시드층(186)과 최하부 시드층(185) 각각에 최상부 회로층(192)과 최하부 회로층(191)을 형성하기 위한 드라이 필름 패턴을 구비한다.
이러한 최상부 회로층(192)과 최하부 회로층(191)을 형성하기 위한 드라이 필름 패턴에 대해, CVD 또는 PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 도금하여, 도 2n에 도시된 바와 같이 최상부 회로층(192)과 최하부 회로층(191)을 형성한다.
최상부 회로층(192)과 최하부 회로층(191)을 형성한 후, 이러한 최상부 회로층(192)과 최하부 회로층(191)에 제 1 표면 처리막(91) 또는 제 2 표면 처리막(92)을 형성한다.
제 1 표면 처리막(91)은 종래의 SR을 대신하여, 예를 들어 OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나의 막으로 형성될 수 있다. 여기서, OSP 처리막은 유기용제형과 수용성으로 구분되어, 유기용제형은 롤 코팅(Roll coating), 스프레이 코팅(Spray coating) 등을 이용하여 최하부 회로층(185') 또는 최상부 회로층(186') 표면에 형성될 수 있고, 수용성은 딥핑(Dipping)공법을 이용하여 형성될 수 있다. 또한, 블랙 옥사이드막 또는 브라운 옥사이드막은 구리 재질의 최상부 회로층(186')과 최하부 회로층(185')을 산화 처리하여 형성할 수 있다.
또한, 제 2 표면 처리막(92)은 전기전도성이 높은 금속 재질의 막으로 형성될 수 있고, 예를 들어 금도금막, 전해 금도금막, 무전해 금도금막, 또는 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막으로 형성될 수 있다.
특히, 무전해 니켈/금도금(ENIG) 막은 무전해 도금 공정으로 니켈을 도금한 후, 치환형 금(Imersion gold)를 도금하여 형성할 수 있다.
물론, 이러한 제 1 표면 처리막(91)과 제 2 표면 처리막(92)은 상기 예들에 한정되는 것은 아니며, HASL(Hot Air Solder Leveling) 또는 그 밖에 다른 표면처리층으로 형성될 수 있다.
이와 같은 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여 다수의 필라에 의해 전기적으로 연결되는 5개의 회로층을 구비한 다층 인쇄회로기판을 용이하게 제조하여, 종래에 레이저를 이용하여 비아를 형성하면서 발생하는 가공 시간과 제조 비용의 문제점을 해소할 수 있다. 여기서, 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법은 5개 이상의 회로층과 4개 이상의 절연층을 갖는 다층 인쇄회로기판으로 구현할 수도 있다.
특히, 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여 휨(warpage)의 발생이 없이 다층 인쇄회로기판을 대량 생산할 수 있다.
이하, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에 대해 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법을 설명하기 위한 공정 단면도이다.
여기서, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 6개의 회로층(351,285,261,271,295,341)과 같은 짝수개의 회로층을 갖는 다층 인쇄회로기판을 제조하는 방법을 설명한다. 이에 따라, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법에 대해 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 방법과 유사한 부분에 대해서는 생략하여 설명한다.
본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 먼저, 도 3a에 도시된 바와 같이, 상,하면에 각각 제 1 필라(222) 및 제 1 필라(222)와 동일한 제 1 더미 필라(212)를 다수 구비한 캐리어 기판(10)의 상,하면 각각에 제 1 절연층(220) 및 제 1 절연층(220)과 동일한 제 1 더미 절연층(210)을 라미네이션한다.
이후, 제 1 필라(222)를 포함한 제 1 절연층(220) 및 제 1 더미 필라(212)를 포함한 제 1 더미 절연층(210)에 대해 연마 절삭 공정을 수행하여, 제 1 필라(222)를 포함한 제 1 절연층(220) 및 제 1 더미 필라(212)를 포함한 제 1 더미 절연층(210)을 평탄한 면으로 형성할 수 있다.
이러한 제 1 필라(220)를 노출한 제 1 절연층(220)의 상부면과 제 1 더미 필라(212)를 노출한 제 1 더미 절연층(210)의 하부면에 대해 PVD 또는 CVD 방법으로 각각 제 1 시드층(240) 및 제 1 시드층(240)과 동일한 제 1 더미 시드층(230)을 형성한다.
이후, 캐리어 기판(10)에 대한 라우팅(routing)을 수행하여, 도 3b에 도시된 바와 같이 제 2 상부 동박(12-2)을 포함한 상부 다층 인쇄회로기판 전구체와 제 2 하부 동박(13-2)을 포함한 하부 다층 인쇄회로기판 전구체를 분리한다.
이와 같이 분리된 상부 다층 인쇄회로기판 구조체와 하부 다층 인쇄회로기판 구조체 각각은 회로층이 없이 필라 만이 내부에 구비된 절연층 구조의 전구체를 이용하여 짝수개의 회로층을 갖는 다층 인쇄회로기판을 제조할 수 있다.
이후, 상부 다층 인쇄회로기판 구조체에 대해 제 1 시드층(240)과 제 2 상부 동박(12-2)을 이용한 동 도금과 에칭 공정으로 제 1 상부 회로층(261)과 제 1 하부 회로층(271)을 대칭적으로 형성한다.
이때, 에칭 공정을 거쳐서 제 1 시드층(240)과 제 2 상부 동박(12-2)은 제 1 상부 회로층(261)과 제 1 하부 회로층(271)에 대해 제 1 시드 패턴(245)과 제 2 상부 동박 패턴(12-2')으로 형성될 수 있다.
이어서, 제 1 상부 회로층(261)과 제 1 하부 회로층(271)을 각각 노출한 개구부를 갖는 드라이 필름 패턴을 형성한 후, 전해 동도금 방법으로 개구부에 구리를 도금하여 제 2 상부 필라(262)와 제 2 하부 필라(272)를 형성한다.
이후, 드라이 필름 패턴은 박리에 의해 제거되어, 제 1 상부 회로층(261)과 제 1 하부 회로층(271)에 각각 연결된 제 2 상부 필라(262)와 제 2 하부 필라(272)가 구현된다.
이와 같이 제 1 필라(222)의 양면으로 각각 제 1 시드 패턴(245), 제 1 상부 회로층(261) 및 제 2 상부 필라(262)의 구조에 대해, 제 2 상부 동박 패턴(12-2'), 제 1 하부 회로층(271) 및 제 2 하부 필라(272)의 구조가 서로 대칭적으로 형성한다. 물론, 하부 다층 인쇄회로기판 구조체에 대해서도 동일하게 공정이 수행될 수 있다.
이후, 도 3c에 도시된 바와 같이, 제 2 상부 필라(262) 및 제 2 하부 필라(272)에 대해 각각 제 2 상부 절연층(260)과 제 2 하부 절연층(270)을 라미네이션하고 디스미어 처리를 수행한다.
이에 따라, 도 3c에 도시된 바와 같이 디스미어 처리를 통해 제 2 상부 절연층(260)과 제 2 하부 절연층(270)은 각각 제 2 상부 필라(262) 및 제 2 하부 필라(272) 각각을 노출하면서 표면 조도가 형성된 면을 구비한다.
이어서, 도 3d에 도시된 바와 같이 표면 조도가 형성된 제 2 상부 절연층(260)과 제 2 하부 절연층(270)의 각 면에 대해 PVD 또는 CVD 방법을 사용하지 않고 무전해 동 도금으로 제 2 상부 시드층(280)과 제 2 하부 시드층(290)을 형성할 수 있다. 여기서, 제 2 상부 시드층(280)과 제 2 하부 시드층(290)은 디스미어 처리를 통해 표면 조도가 형성된 제 2 상부 절연층(260)과 제 2 하부 절연층(270)의 각 면에 용이하게 형성될 수 있다.
이후, 회로층(261, 271)의 형성 과정과 동일하게, 제 2 상부 시드층(280)과 제 2 하부 시드층(290) 각각에 제 2 상부 회로층(287)과 제 2 하부 회로층(297)을 형성하기 위한 드라이 필름 패턴을 구비한다.
이러한 제 2 상부 회로층(287)과 제 2 하부 회로층(297)을 형성하기 위한 드라이 필름 패턴에 대해, CVD 또는 PVD 등의 기상증착방법, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 등의 방법들 중 어느 하나의 방법으로 구리를 도금하여, 도 3e에 도시된 바와 같이 제 2 상부 회로층(287)과 제 2 하부 회로층(297)을 형성한다.
이때, 제 2 상부 회로층(287)과 제 2 하부 회로층(297)은 각각 제 2 상부 시드패턴(285)과 제 2 하부 시드패턴(295)을 구비한다.
이러한 과정이 반복적으로 수행되어, 도 3e에 도시된 바와 같이 제 2 상부 회로층(287) 및 제 2 하부 회로층(297) 각각에 대해 제 3 상부 필라(302)와 제 3 하부 필라(312)를 형성하고, 제 3 상부 절연층(300)과 제 3 하부 절연층(310)을 형성한다.
이때, 제 3 상부 절연층(300)과 제 3 하부 절연층(310)은 디스미어 처리를 통해 표면 조도가 형성된 면을 구비할 수 있다.
또한, 디스미어 처리된 제 3 상부 절연층(300)과 제 3 하부 절연층(310)의 면에 대해 각각 최상부 시드패턴(335)을 갖는 최상부 회로층(351) 및 최하부 시드패턴(325)을 갖는 최하부 회로층(341)을 형성할 수 있다.
최상부 회로층(351)과 최하부 회로층(341)을 형성한 후, 이러한 최상부 회로층(351)과 최하부 회로층(341)에 제 1 표면 처리막(355) 또는 제 2 표면 처리막(365)을 형성한다.
이에 따라, 도 3e에 도시된 바와 같이 제 1 절연층(220)을 기준으로 6개의 회로층(351,285,261,271,295,341)과 4개의 절연층(260,270,300,310)들이 서로 대칭적인 구조로 형성된 다층 인쇄회로기판을 구현할 수 있다.
물론, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 6개 이상의 회로층과 4개 이상의 절연층을 갖는 다층 인쇄회로기판을 구현할 수도 있다.
따라서, 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조 방법은 캐리어 기판(10)과 드라이 필름 패턴을 이용하여, 캐리어 기판(10)의 양면 방향으로 다층 구조의 인쇄회로기판 전구체를 형성함으로써, 다층 인쇄회로기판의 생산 효율성을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
10: 캐리어 11: 절연판
12-2: 제 2 상부 동박 13-2: 제 2 하부 동박
20', 30': 제 1 드라이 필름 패턴 22: 제 1 필라
32: 제 1 더미 필라 40: 제 1 상부 회로층
42: 제 2 필라 52: 제 2 더미 필라
60: 제 2 상부 회로층 62: 제 3 필라
70: 제 1 하부 회로층 72: 제 4 필라
91: 제 1 표면 처리막 92: 제 2 표면 처리막
121: 제 1 절연층 131: 제 1 더미 절연층
141: 제 1 시드 패턴 160: 제 2 상부 절연층
183: 제 2 하부 절연층 184: 제 3 상부 절연층
185': 최하부 회로층 186': 최상부 회로층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (A) 절연판의 일면 또는 양면에 적어도 하나의 동박을 구비한 캐리어 기판을 준비하는 단계;
    (B) 상기 캐리어 기판의 일면 또는 양면에 다층 인쇄회로기판 전구체를 형성하는 단계;
    (C) 상기 다층 인쇄회로기판 전구체와 상기 캐리어 기판을 분리하는 단계; 및
    (D) 상기 다층 인쇄회로기판 전구체의 외부면에 대해 빌드업 회로층과 빌드업 필라를 순차적으로 포함한 빌드업 절연층을 다수 적층하는 단계;
    를 포함하고,
    상기 (B) 단계는,
    (B-1) 상기 캐리어 기판의 일면 또는 양면에 구비된 제1 드라이 필름 패턴에 대해 구리를 도금하여 다수의 제1 필라를 형성하는 단계;
    (B-2) 상기 제1 드라이 필름 패턴을 박리하는 단계;
    (B-3) 상기 캐리어 기판의 일면 또는 양면으로 상기 제1 필라의 높이와 동일하거나 또는 두꺼운 두께의 제1 절연층을 형성하는 단계; 및
    (B-4) 상기 제1 필라를 노출하도록, 상기 제1 절연층에 대해 연마 절삭 공정을 수행하는 단계;
    를 포함하는 다층 인쇄회로기판의 제조 방법.
  7. 청구항 6에 있어서,
    (E) 최외층의 상기 빌드업 절연층에 외층 회로층을 형성하는 단계; 및
    (F) 상기 외층 회로층에 제 1 표면 처리막 또는 제 2 표면 처리막을 형성하는 단계;
    를 더 포함하는 다층 인쇄회로기판의 제조 방법.
  8. 청구항 7에 있어서,
    상기 제 1 표면 처리막은 SR(Solder Resist)을 대신하여, OSP(Organic Solderability Preservative) 처리막, 블랙 옥사이드막, 및 브라운 옥사이드막 중에 어느 하나로 형성되고,
    상기 제 2 표면 처리막은 금도금막, 전해 금도금막, 무전해 금도금막, 및 무전해 니켈/금도금(ENIG: Electroless Nickel Immersion Gold) 막 중 어느 하나로 형성되는 다층 인쇄회로기판의 제조 방법.
  9. 청구항 6에 있어서,
    상기 (B-4) 단계 이후에,
    (B-5) 상기 제1 필라를 노출한 상기 제1 절연층의 외부면에 PVD 또는 CVD 방법을 이용하여 시드층을 형성하는 단계;
    (B-6) 상기 시드층에 제1 회로층 형성용 드라이 필름 패턴을 형성하는 단계;
    (B-7) 상기 제1 회로층 형성용 드라이 필름 패턴에 대해 구리를 도금하고 박리하여, 제1 회로층을 형성하는 단계;
    (B-8) 상기 제1 회로층을 구비한 제1 절연층의 외부면에 제2 드라이 필름 패턴을 형성하는 단계;
    (B-9) 상기 제2 드라이 필름 패턴에 대해 구리를 도금하고 박리하여, 상기 제1 회로층에 연결된 제2 필라를 형성하는 단계;
    (B-10) 상기 제1 회로층에 중첩하는 제1 시드 패턴을 형성하기 위해, 상기 제1 회로층에 비중첩하는 시드층을 에칭으로 제거하는 단계;
    (B-11) 상기 제1 시드 패턴부터 상기 제2 필라 까지의 전체 높이와 동일하거나 또는 두꺼운 두께의 제2 절연층을 형성하는 단계; 및
    (B-12) 상기 제2 필라를 노출하도록, 상기 제2 절연층에 대해 연마 절삭 공정을 수행하는 단계;
    를 포함하는 다층 인쇄회로기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 (B-1) 단계, 상기 (B-7) 단계, 및 상기 (B-9) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 도금하는 다층 인쇄회로기판의 제조 방법.
  11. 청구항 6에 있어서,
    상기 제1 절연층은 글라스 클로스(Glass cloth)를 함유하여 형성하고,
    상기 제1 절연층과 상기 빌드업 절연층은 서로 다른 재질의 이종 재질로 형성되는 다층 인쇄회로기판의 제조 방법.
  12. 청구항 6에 있어서,
    상기 (D) 단계는
    상기 빌드업 절연층을 디스미어(desmear) 처리하는 단계를 포함하는 다층 인쇄회로기판의 제조 방법.
  13. 청구항 9에 있어서,
    상기 (B-4) 단계와 상기 (B-12) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행되는 다층 인쇄회로기판의 제조 방법.
  14. 삭제
  15. 청구항 6에 있어서,
    상기 (B-1) 단계는 CVD, PVD, 서브트랙티브법, 무전해 동도금 또는 전해 동도금을 이용하는 애디티브법, SAP 및 MSAP 중 어느 하나의 방법으로 상기 구리를 도금하는 다층 인쇄회로기판의 제조 방법.
  16. 청구항 6에 있어서,
    상기 (B-4) 단계는 벨트 샌더(Belt-sander), 엔드-밀(end-mill), 세라믹 천(ceramic buff), 및 CMP(Chemical Mechanical Polishing) 중 어느 하나를 이용하여 수행되는 다층 인쇄회로기판의 제조 방법.
KR1020120114356A 2012-10-15 2012-10-15 다층 인쇄회로기판 및 그 제조 방법 KR101884430B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120114356A KR101884430B1 (ko) 2012-10-15 2012-10-15 다층 인쇄회로기판 및 그 제조 방법
US13/845,092 US20140102767A1 (en) 2012-10-15 2013-03-18 Multi-layer type printed circuit board and method of manufacturing the same
JP2013161746A JP6336254B2 (ja) 2012-10-15 2013-08-02 多層プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114356A KR101884430B1 (ko) 2012-10-15 2012-10-15 다층 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140047953A KR20140047953A (ko) 2014-04-23
KR101884430B1 true KR101884430B1 (ko) 2018-08-01

Family

ID=50474365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114356A KR101884430B1 (ko) 2012-10-15 2012-10-15 다층 인쇄회로기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20140102767A1 (ko)
JP (1) JP6336254B2 (ko)
KR (1) KR101884430B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9095084B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Stacked multilayer structure
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
KR102253474B1 (ko) * 2014-11-21 2021-05-18 삼성전기주식회사 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법
WO2016084374A1 (ja) * 2014-11-28 2016-06-02 日本ゼオン株式会社 デスミア処理方法および多層プリント配線板の製造方法
EP3468312B1 (en) 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
CN112449512A (zh) * 2019-08-30 2021-03-05 嘉联益电子(昆山)有限公司 多层软性电路板及其制造方法
KR20210092073A (ko) * 2020-01-15 2021-07-23 해성디에스 주식회사 회로기판의 제조 방법
WO2022005133A1 (ko) * 2020-07-02 2022-01-06 주식회사 아모센스 파워모듈
US11672081B2 (en) * 2020-09-14 2023-06-06 Innolux Corporation Manufacturing method of metal structure
KR20230097817A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152341A (ja) * 2001-11-13 2003-05-23 Mitsui Mining & Smelting Co Ltd プリント配線板の導体形成に用いる多層複合材料及びその製造方法並びにその多層複合材料を用いたプリント配線板
JP2007324565A (ja) * 2006-06-01 2007-12-13 Advanced Multilayer Interconnect Technologies Ltd 高性能多層コアレス支持構造物とその加工
JP2009088429A (ja) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
US6001461A (en) * 1992-08-27 1999-12-14 Kabushiki Kaisha Toshiba Electronic parts and manufacturing method thereof
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2001007529A (ja) * 1999-06-23 2001-01-12 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法
JP3636290B2 (ja) * 2000-03-27 2005-04-06 株式会社東芝 プリント配線基板、及びその製造方法
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
KR100582079B1 (ko) * 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
JP2006135277A (ja) * 2004-10-06 2006-05-25 North:Kk 配線基板と、その製造方法
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152341A (ja) * 2001-11-13 2003-05-23 Mitsui Mining & Smelting Co Ltd プリント配線板の導体形成に用いる多層複合材料及びその製造方法並びにその多層複合材料を用いたプリント配線板
JP2007324565A (ja) * 2006-06-01 2007-12-13 Advanced Multilayer Interconnect Technologies Ltd 高性能多層コアレス支持構造物とその加工
JP2009088429A (ja) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
KR20140047953A (ko) 2014-04-23
US20140102767A1 (en) 2014-04-17
JP6336254B2 (ja) 2018-06-06
JP2014082459A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP5727521B2 (ja) 印刷回路基板及びその製造方法
KR101420499B1 (ko) 적층형 코어리스 인쇄회로기판 및 그 제조 방법
JP2011199077A (ja) 多層配線基板の製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US10763031B2 (en) Method of manufacturing an inductor
KR20120043649A (ko) 다층 배선기판의 제조방법
US10674608B2 (en) Printed circuit board and manufacturing method thereof
KR101282965B1 (ko) 신규 인쇄회로기판 및 이의 제조방법
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
CN101422091B (zh) 具有电缆部分的多层电路板及其制造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
CN107454761B (zh) 高密度增层多层板的制造方法
KR101580472B1 (ko) 회로기판 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR100754071B1 (ko) 전층 ｉｖｈ 공법의 인쇄회로기판의 제조방법
KR20140013505A (ko) 인쇄회로기판 및 그 제조 방법
KR102054198B1 (ko) 배선 기판의 제조 방법
US20170339788A1 (en) Split via second drill process and structure
KR20120136691A (ko) 인쇄회로기판 및 그 제조방법
KR101537837B1 (ko) 신규 인쇄회로기판 및 이의 제조방법
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20140093442A (ko) 다층 연성 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant