JP5727521B2 - 印刷回路基板及びその製造方法 - Google Patents
印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5727521B2 JP5727521B2 JP2012552813A JP2012552813A JP5727521B2 JP 5727521 B2 JP5727521 B2 JP 5727521B2 JP 2012552813 A JP2012552813 A JP 2012552813A JP 2012552813 A JP2012552813 A JP 2012552813A JP 5727521 B2 JP5727521 B2 JP 5727521B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- layer
- circuit board
- circuit pattern
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000010410 layer Substances 0.000 claims description 115
- 238000000034 method Methods 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 238000012545 processing Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000002335 surface treatment layer Substances 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910002056 binary alloy Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 238000004381 surface treatment Methods 0.000 claims description 5
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000002585 base Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- -1 prepreg Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
〔実施例〕
〔第1の実施例〕
示された図面を参照して各段階の具体的な具現例を挙げて説明する。
(1)内部回路層(キャビティー回路パターン)の形成工程
(2)レーザーストッパー層の形成工程
(3)外部回路層の積層工程
(4)キャビティー領域の形成工程
多層印刷回路基板の構造が形成された後の工程で、キャビティー加工工程が行われ、キャビティー加工は、レーザードリル(L)を用いてキャビティーが加工される位置をアラインし、上述のレーザーストッパー段差部Tの対応方向に加工を開始し、この後、レーザーストッパー層140に達した場合、レーザー加工が自動に停止するようになる(S10段階)。この後、加工された部分の絶縁層と金属層を除去し、最後にレーザーストッパー層140を除去することにより、キャビティー加工が完成されることになる(S11段階)。
図7を参照すると、これは、S11段階のレーザーストッパー層が除去された、本発明に係る印刷回路基板の構造を示すものである。
第2の実施例
本発明に係る製造工程は、大別して、基板の表面にキャビティー回路パターンを含む内部回路パターンを備えるベース回路基板を形成する第1の段階と、内部回路パターン上にキャビティー回路パターンの上部の一領域が空いているキャビティー回路層を形成する第2の段階と、そしてキャビティー回路層のキャビティー領域に対応するカバー金属層を除去する第3の段階とからなる。
(1)内部回路パターンの形成工程
(2)キャビティー回路層の形成工程
第2の段階の工程は、基本的にキャビティー回路パターン212の上部に空いている空間が形成されるように、一領域が開口した絶縁層250を積層し、その上部を金属薄膜260で積層して覆う工程で行われる(本発明では、このように一領域が開口した絶縁層を「キャビティー絶縁層」と定義する)。
Claims (7)
- 第1の絶縁層の両面に電気的に導通する内部回路層を有するベース回路基板を形成し、前記内部回路層のうち、キャビティー回路パターンの間に少なくとも1つのソルダーレジストパターンを形成し、露出された前記キャビティー回路パターンの露出面を酸化(Oxide)する表面処理を行う第1の段階と、
前記キャビティー回路パターンの上部にレーザーストッパー層を形成する第2の段階と、
前記ベース回路基板上に少なくとも1つの外部回路層を形成する第3の段階と、
前記レーザーストッパー層の上部の外部回路層を除去してキャビティー領域を形成する第4の段階と、
を含む、キャビティーを有する印刷回路基板の製造方法。 - 前記第3の段階は、
前記ベース回路基板上に少なくとも1つの絶縁層と金属回路パターンを順次形成し、前記内部回路層及び他の回路パターンと電気的に導通するビアホールを形成する工程により実行される、請求項1記載の印刷回路基板の製造方法。 - 前記第4の段階は、
b1)キャビティー回路パターンの上部の絶縁層及び金属層をレーザードリルで前記レーザーストッパー層が露出されるまで加工する段階と、
b2)加工された絶縁層及び金属層を除去してキャビティー領域を形成する段階と、
b3)前記レーザーストッパー層を除去する段階と、
を含む、請求項1記載の印刷回路基板の製造方法。 - 埋め込み型回路パターンと電気的に連結される内部回路パターンを有するベース回路基板と、
前記ベース回路基板の表面にキャビティー回路パターンが露出されるキャビティー領域と、
前記キャビティー回路パターンの間に形成されるソルダーレジストパターンと、
前記キャビティー回路パターンの表面に前記キャビティー回路パターンの露出面を酸化(Oxide)処理して形成される表面処理層と、を含み、
前記キャビティー領域を構成する少なくとも1つの絶縁層の側壁面に少なくとも1つの回路パターンが露出される、印刷回路基板。 - 埋め込み型回路パターンと電気的に連結される内部回路パターンを有するベース回路基板と、
前記ベース回路基板の表面にキャビティー回路パターンが露出されるキャビティー領域と、
前記キャビティー回路パターンの間に形成されるソルダーレジストパターンと、
前記キャビティー回路パターンの表面に、Cu、Ni、Pd、Au、Sn、Ag、Coのうちいずれか一つ又はこれらの二元、三元合金を用いた単層又は多層構造のめっき層で形成される表面処理層と、を含み、
前記キャビティー領域を構成する少なくとも1つの絶縁層の側壁面に少なくとも1つの回路パターンが露出される、印刷回路基板。 - ベース回路基板の深さ方向に形成され、チップ実装領域を具現するキャビティー領域を含み、
前記ベース回路基板は、埋め込み型回路パターンと電気的に連結される内部回路パターンを含み、
前記キャビティー領域の下部面には、キャビティー回路パターンが露出され、
前記キャビティー回路パターンの間にソルダーレジストパターンが形成され、前記キャビティー回路パターンの表面の露出面を酸化(Oxide)処理して表面処理層が形成される、印刷回路基板。 - 前記キャビティー領域を構成する少なくとも1つの絶縁層の側壁面に少なくとも1つの回路パターンが露出される、請求項6記載の印刷回路基板。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0013438 | 2010-02-12 | ||
KR1020100013438A KR20110093407A (ko) | 2010-02-12 | 2010-02-12 | 인쇄회로기판 및 그 제조방법 |
KR10-2010-0050675 | 2010-05-28 | ||
KR1020100050675A KR101136396B1 (ko) | 2010-05-28 | 2010-05-28 | 인쇄회로기판 및 그 제조방법 |
PCT/KR2011/000953 WO2011099820A2 (en) | 2010-02-12 | 2011-02-11 | Pcb with cavity and fabricating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013520007A JP2013520007A (ja) | 2013-05-30 |
JP5727521B2 true JP5727521B2 (ja) | 2015-06-03 |
Family
ID=44368335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012552813A Active JP5727521B2 (ja) | 2010-02-12 | 2011-02-11 | 印刷回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5727521B2 (ja) |
CN (1) | CN102860144B (ja) |
TW (1) | TWI513385B (ja) |
WO (1) | WO2011099820A2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103270819B (zh) * | 2010-10-20 | 2016-12-07 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
CN103208475A (zh) * | 2012-01-12 | 2013-07-17 | 欣兴电子股份有限公司 | 封装基板及其制法 |
US9257310B2 (en) | 2012-10-19 | 2016-02-09 | Haesung Ds Co., Ltd. | Method of manufacturing circuit board and chip package and circuit board manufactured by using the method |
KR101814113B1 (ko) * | 2012-11-02 | 2018-01-02 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
US20140158414A1 (en) * | 2012-12-11 | 2014-06-12 | Chris Baldwin | Recessed discrete component mounting on organic substrate |
CN203072246U (zh) | 2012-12-31 | 2013-07-17 | 奥特斯(中国)有限公司 | 用于生产印制电路板的半成品 |
JP5377792B1 (ja) * | 2013-07-08 | 2013-12-25 | 株式会社イースタン | 回路基板の製造方法 |
CN104427790B (zh) * | 2013-08-29 | 2017-06-09 | 北大方正集团有限公司 | 一种局部凹陷印刷电路板及其制作方法 |
EP3075006A1 (de) | 2013-11-27 | 2016-10-05 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Leiterplattenstruktur |
AT515101B1 (de) | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
AT515447B1 (de) | 2014-02-27 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte |
US11523520B2 (en) | 2014-02-27 | 2022-12-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for making contact with a component embedded in a printed circuit board |
DE102015113322B3 (de) * | 2015-08-12 | 2016-11-17 | Schweizer Electronic Ag | Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung |
DE102015113324A1 (de) * | 2015-08-12 | 2017-02-16 | Schweizer Electronic Ag | Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung |
KR101720264B1 (ko) | 2015-09-04 | 2017-04-03 | 대덕전자 주식회사 | 회로기판 제조방법 |
KR102466204B1 (ko) * | 2015-12-16 | 2022-11-11 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조방법 |
JP2018073890A (ja) | 2016-10-25 | 2018-05-10 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
CN108207080B (zh) * | 2017-12-29 | 2019-07-26 | 广东生益科技股份有限公司 | 一种线圈板的冲孔方法 |
JP7066603B2 (ja) * | 2018-12-20 | 2022-05-13 | 京セラ株式会社 | 配線基板および実装構造体 |
CN110719695B (zh) * | 2019-10-21 | 2021-02-05 | 北大方正集团有限公司 | 电路板的制作方法及电路板 |
CN110996514B (zh) * | 2019-11-06 | 2023-01-06 | 昆山沪利微电有限公司 | 一种腔结构的制作方法 |
CN111163597A (zh) * | 2019-12-31 | 2020-05-15 | 昆山沪利微电有限公司 | 一种PCB cavity结构的制作工艺 |
JP7124128B2 (ja) * | 2019-12-31 | 2022-08-23 | 深南電路股▲ふん▼有限公司 | プリント回路基板の製造方法及びプリント回路基板 |
CN111417263A (zh) * | 2020-04-30 | 2020-07-14 | 上海创功通讯技术有限公司 | 电路板结构制造方法、电路板结构及电子设备 |
US11963296B2 (en) | 2021-10-07 | 2024-04-16 | Google Llc | Cavity printed circuit board for three-dimensional IC package |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266268A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置のパッケージ |
JP3609692B2 (ja) * | 2000-05-24 | 2005-01-12 | 松下電器産業株式会社 | 高周波信号増幅装置およびその製造方法 |
JP3511982B2 (ja) * | 2000-06-14 | 2004-03-29 | 株式会社村田製作所 | 多層配線基板の製造方法 |
KR100430001B1 (ko) * | 2001-12-18 | 2004-05-03 | 엘지전자 주식회사 | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 |
JP2006019441A (ja) * | 2004-06-30 | 2006-01-19 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP2006108483A (ja) * | 2004-10-07 | 2006-04-20 | Hitachi Metals Ltd | キャビティを備えた多層セラミック基板およびその製造方法 |
KR100677184B1 (ko) * | 2006-02-10 | 2007-02-02 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
JP4935139B2 (ja) * | 2006-03-28 | 2012-05-23 | 大日本印刷株式会社 | 多層プリント配線板 |
TW200819035A (en) * | 2006-10-04 | 2008-04-16 | Kinsus Interconnect Tech Corp | Method of making anti-EMI COF flexible board and its soft board structure |
AT11663U1 (de) * | 2007-02-16 | 2011-02-15 | Austria Tech & System Tech | Haftverhinderungsmaterial, verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür |
AT10030U1 (de) * | 2007-02-16 | 2008-07-15 | Austria Tech & System Tech | Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte |
JP2009111133A (ja) * | 2007-10-30 | 2009-05-21 | Nippon Mektron Ltd | 膜状抵抗素子を内蔵した多層プリント配線板の製造方法 |
WO2009069683A1 (ja) * | 2007-11-30 | 2009-06-04 | Sony Chemical & Information Device Corporation | 多層プリント配線板の製造方法 |
KR100890217B1 (ko) * | 2007-12-20 | 2009-03-25 | 삼성전기주식회사 | 기판 제조방법 |
JP4940124B2 (ja) * | 2007-12-27 | 2012-05-30 | 京セラSlcテクノロジー株式会社 | 配線基板の製造方法 |
KR20090130727A (ko) * | 2008-06-16 | 2009-12-24 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
-
2011
- 2011-02-11 CN CN201180018921.5A patent/CN102860144B/zh active Active
- 2011-02-11 WO PCT/KR2011/000953 patent/WO2011099820A2/en active Application Filing
- 2011-02-11 TW TW100104846A patent/TWI513385B/zh active
- 2011-02-11 JP JP2012552813A patent/JP5727521B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW201206275A (en) | 2012-02-01 |
WO2011099820A2 (en) | 2011-08-18 |
CN102860144A (zh) | 2013-01-02 |
WO2011099820A3 (en) | 2012-01-12 |
JP2013520007A (ja) | 2013-05-30 |
CN102860144B (zh) | 2016-03-02 |
TWI513385B (zh) | 2015-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5727521B2 (ja) | 印刷回路基板及びその製造方法 | |
TWI517770B (zh) | 印刷電路板及其製造方法 | |
JP4126052B2 (ja) | プリント基板の製造方法および薄型プリント基板 | |
KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101125356B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
US20140027156A1 (en) | Multilayer type coreless substrate and method of manufacturing the same | |
KR101136396B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2014082441A (ja) | 多層型コアレス基板及びその製造方法 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
JP6643956B2 (ja) | 印刷配線板およびその製造方法 | |
US9883599B2 (en) | Manufacturing method for multi-layer circuit board having cavity | |
TWI384923B (zh) | A multilayer circuit board having a wiring portion, and a method of manufacturing the same | |
KR101151472B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101154605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20110093407A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101134697B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
KR101865123B1 (ko) | 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판 | |
KR20100109699A (ko) | 인쇄회로기판의 제조방법 | |
KR102597172B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
KR101108816B1 (ko) | 다층 인쇄회로기판 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5727521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |