KR102597172B1 - 인쇄회로기판 및 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR102597172B1
KR102597172B1 KR1020160148323A KR20160148323A KR102597172B1 KR 102597172 B1 KR102597172 B1 KR 102597172B1 KR 1020160148323 A KR1020160148323 A KR 1020160148323A KR 20160148323 A KR20160148323 A KR 20160148323A KR 102597172 B1 KR102597172 B1 KR 102597172B1
Authority
KR
South Korea
Prior art keywords
melting point
point metal
layer
metal layer
conductor pattern
Prior art date
Application number
KR1020160148323A
Other languages
English (en)
Other versions
KR20180051253A (ko
Inventor
김치성
강명삼
오상혁
정희정
민태홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160148323A priority Critical patent/KR102597172B1/ko
Priority to JP2017210962A priority patent/JP7163549B2/ja
Publication of KR20180051253A publication Critical patent/KR20180051253A/ko
Application granted granted Critical
Publication of KR102597172B1 publication Critical patent/KR102597172B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은, 절연층; 절연층에 각각 형성되는 상부 도체패턴층 및 하부 도체패턴층; 및 고융점금속층 및 고융점금속층의 용융점보다 낮은 용융점을 가지는 저융점금속층을 포함하고 상부 도체패턴층과 하부 도체패턴층을 연결하도록 절연층을 관통하는 비아;를 포함하고, 저융점금속층에는 저융점금속층의 전체 중량 대비 0.1 wt% 초과 1 wt% 이하의 탄소가 함유된다.

Description

인쇄회로기판 및 인쇄회로기판의 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조방법에 관한 것이다.
통상적으로 인쇄회로기판은 코어 기판 상에 복수의 빌드업층을 순차적으로 적층하여 생산된다. 이렇게 순차적으로 빌드업층을 적층하여 인쇄회로기판을 생산하는 것을 순차적층공법이라고 칭할 수 있다.
순차적층공법에 의해 인쇄회로기판을 제조할 경우, 인쇄회로기판의 층 수가 늘어나면 적층공정 수도 증가한다. 이러한 적층공정은 기존에 이미 적층되어 있는 부분에도 열을 가하기 때문에, 불필요하고 예측 불가능한 변형을 일으킬 수 있다. 이러한 변형이 많을수록 층간 정합이 어렵게 된다.
이에 따라, 각각의 빌드업층을 단위기판으로 분리 생산한 후 복수의 단위기판을 일괄적으로 동시에 적층하여 인쇄회로기판을 생산하는 일괄적층공법이 개발되었다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 도체패턴층과 비아 간의 접속 신뢰성이 향상된 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 적용되는 단위기판의 제조공정을 순차적으로 나타내는 도면.
도 9 및 도 10은 도 3 내지 도 8을 통해 제조된 단위기판을 일괄적으로 적층하는 것을 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
인쇄회로기판
(일 실시예)
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 도체패턴층(110, 210, 310, 410, 510), 절연층(120, 220, 320, 420) 및 비아(V1)를 포함한다.
우선, 도 1을 참고하면, 도체패턴층(110, 210, 310, 410, 510)은 복수로 형성되지만 상호 간의 구별이 불필요한 경우 도체패턴층으로 통칭한다. 다만, 도체패턴층(110, 210, 310, 410, 510) 간의 구별이 필요한 경우 제1 도체패턴층(110), 제2 도체패턴층(210), 제3 도체패턴층(310), 제4 도체패턴층(410) 또는 제5 도체패턴층(510)으로 구별하기로 한다. 또한, 도 1을 참고하면, 절연층(120, 220, 320, 420)은 복수로 형성되지만 상호 간의 구별이 불필요한 경우 절연층으로 통칭한다. 다만, 절연층(120, 220, 320, 420) 간의 구별이 필요한 경우 제1 절연층(120), 제2 절연층(220), 제3 절연층(320) 또는 제4 절연층(420)으로 구별하기로 한다.
도체패턴층(110, 210, 310, 410, 510) 각각은 서로 이격되게 형성된다. 도체패턴층(110, 210, 310, 410, 510) 각각은 신호패턴, 파워패턴, 그라운드패턴 또는 외부연결단자 중 적어도 어느 하나를 포함할 수 있다.
도체패턴층(110, 210, 310, 410, 510)은 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt)으로 형성될 수 있다.
도체패턴층(110, 210, 310, 410, 510) 각각의 패턴 형상은 모두 동일할 수도 있지만, 설계 디자인에 따라 서로 다르게 형성될 수도 있다.
도 1에는 5층의 도체패턴층(110, 210, 310, 410, 510)을 도시하고 있으나, 이는 예시적인 것에 불과하다. 본 실시예에 적용되는 도체패턴층(110, 210, 310, 410, 510)의 개수는 설계 상의 필요 등에 따라 다양하게 변경될 수 있다.
절연층(120, 220, 320, 420) 각각은 인접한 도체패턴층(110, 210, 310, 410, 510)을 서로 전기적으로 절연시키도록 인접한 도체패턴층(110, 210, 310, 410, 510) 사이에 형성된다. 예로써, 제1 절연층(120)은 서로 인접한 제1 도체패턴층(110)과 제5 도체패턴층(510)을 서로 절연시키도록 제1 도체패턴층(110)과 제5 도체패턴층(510) 사이에 형성된다.
절연층(120, 220, 320, 420)은 감광성 물질을 포함할 수 있다. 즉, 절연층(120, 220, 320, 420)은 광에 반응하는 감광성 물질을 포함하는 광경화성 절연수지일 수 있다.
절연층(120, 220, 320, 420)이 광경화성인 경우, 절연층(120, 220, 320, 420)은 빛에 의하여 경화도가 조절될 수 있다. 다만, 광경화성의 절연층(120, 220, 320, 420)은 열경화성이기도 하며, 열에 의해서 경화도가 조절될 수 있다.
절연층(120, 220, 320, 420)이 광경화성인 경우, 절연층(120, 220, 320, 420)은 별도의 포토 레지스트가 없이도 포토리쏘그래피 공정, 즉, 노광 및 현상 공정이 진행될 수 있다. 이 경우, 포토리쏘그래피 공정을 이용해 절연층(120, 220, 320, 420)에 홀을 형성할 수 있다. 따라서, 복수의 홀이 어느 하나의 절연층(120, 220, 320, 420)에 동시에 형성될 수 있으므로 공정이 단순화된다. 또한, 절연층(120, 220, 320, 420)에 형성된 홀 형상을 다양하게 형성할 수 있다. 예를 들어, 홀의 종단면 형상은 역사다리꼴, 정사다리꼴, 직사각형 등이 될 수 있다.
광경화성의 절연층(120, 220, 320, 420)은 포지티브 타입(positive type) 또는 네거티브 타입(negative type)일 수 있다. 절연층(120, 220, 320, 420)이 포지티브 타입(positive type)인 경우, 노광된 부분의 광중합체 폴리머 결합이 끊어진다. 이후, 현상 공정을 수행하면, 빛을 받아 광중합체 폴리머 결합이 끊어진 부분이 제거된다.
절연층(120, 220, 320, 420)이 네거티브 타입(negative type)인 경우, 노광된 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조가 되며, 현상 공정을 수행하면, 빛을 받지 않은 부분이 제거된다.
절연층(120, 220, 320, 420)은 광경화성 절연수지에 무기필러가 함유된 것일 수 있다. 무기필러는 절연층(120, 220, 320, 420)의 강성을 향상시킨다. 무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
절연층(120, 220, 320, 420) 각각은 제1 내지 제4 도체패턴층(110, 210, 310, 410) 중 어느 하나와 함께 후술할 단위기판(100, 200, 300, 400)에 포함된다. 즉, 순차적층공법과 달리 일괄적층공법으로 인쇄회로기판을 제조하는 본 발명의 실시예에 따르면 절연층(120, 220, 320, 420) 각각은 서로 별개로 형성된 후 일괄적으로 동시에 적층된다.
절연층(120, 220, 320, 420) 각각은 제1 내지 제4 도체패턴층(110, 210, 310, 410) 중 어느 하나를 매립할 수 있다. 즉, 제1 절연층(120)은 제1 도체패턴층(110)의 적어도 일부를 매립할 수 있다. 제2 내지 제4 절연층(220, 320, 420) 각각은 제2 내지 제4 도체패턴층(210, 310, 410) 각각을 매립한다.
제5 도체패턴층(510)은 제1 내지 제4 도체패턴층(110, 210, 310, 410)과 달리, 절연층(120, 220, 320, 420)에 매립되지 않는다. 이는 후술할 본 실시예에 따른 인쇄회로기판의 제조방법에서 자세히 설명한다.
비아(V1)는 인접한 도체패턴층(110, 210, 310, 410, 510)을 서로 연결하도록 절연층(120, 220, 320, 420)을 관통한다. 예로써, 비아(V1)는 인접한 제1 도체패턴층(110)과 제5 도체패턴층(510)을 서로 연결하도록 제1 절연층(120)을 관통하여 형성된다. 또한, 비아(V1)는 인접한 제1 도체패턴층(110)과 제2 도체패턴층(210)을 서로 연결하도록 제2 절연층(220)을 관통하여 형성된다.
비아(V1)는 고융점금속층(610) 및 고융점금속층(610)의 용융점보다 낮은 용융점을 가지는 저융점금속층(620)을 포함한다.
고융점금속층(610)은 구리(Cu)를 포함할 수 있다. 예로써, 고융점금속층(610)은 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니다. 즉, 고융점금속층(610)은 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 또는 백금(Pt)으로 형성될 수도 있고, 구리(Cu) 및 구리(Cu) 이외의 금속 중 적어도 어느 하나를 포함하는 합금으로 형성될 수도 있다.
저융점금속층(620)은 고융점금속층(610)의 용융점보다 낮은 용융점을 가지고, 고융점금속층(610)과 도체패턴층(110, 210, 310, 410, 510) 사이에 형성된다. 저융점금속층(620)은 단위기판(100, 200, 300, 400, 500)의 일괄적층 시 적어도 일부가 용융된다. 따라서, 저융점금속층(620)은 단위기판(100, 200, 300, 400, 500)의 일괄적층 시 발생하는 도체패턴층(110, 210, 310, 410, 510) 사이의 압력 불균일 및/또는 도체패턴층(110, 210, 310, 410, 510)과 고융점금속층(610) 사이의 압력 불균일을 방지할 수 있다. 저융점금속층(620)은 일괄적층 시 적어도 일부가 용융되므로, 고융점금속층(610) 및/또는 도체패턴층(110, 210, 310, 410, 510)와 용이하게 층간금속화합물(Inter-Metallic Compound, IMC)을 형성할 수 있다. 층간금속화합물은 고융점금속층(610) 및/또는 도체패턴층(110, 210, 310, 410, 510)과 저융점금속층(620) 간의 결합력을 향상시킬 수 있고, 나아가 단위기판(100, 200, 300, 400, 500) 간의 결합력을 향상시킬 수 있다.
저융점금속층(620)은 솔더 재질로 이루어질 수 있다. 여기서 '솔더'란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 저융점금속층(620)은 주석(Sn), 은(Ag), 구리(Cu), 비스무트(Bi) 및 인듐(In) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 적용되는 솔더는, 은(Ag), 구리(Cu), 비스무트(Bi) 및 인듐(In) 중 적어도 어느 하나와 솔더 전체에 대해 90% 이상으로 함유된 주석(Sn)으로 이루어진 합금일 수 있다.
저융점금속층(620)에는, 저융점금속층(620)의 전체 중량 대비 0.1 wt% 초과 1 wt% 이하의 탄소가 함유된다. 저융점금속층(620)에 함유된 탄소는 후술할 주석도금액에 함유된 유기화합물로부터 유래한다.
저융점금속층(620)은, 광택도금이라고 통칭되는 저조도 형성이 가능한 전해도금을 통해 형성된다. 단위기판(100, 200, 300, 400)을 일괄적층 하기 전 저융점금속층(620)은 0.1㎛ 이하의 표면조도(Ra)를 가진다. 구체적으로, 제1 내지 제4 단위기판(100, 200, 300, 400) 중 어느 하나에 형성된 저융점금속층(620)은 다른 단위기판(100, 200, 300, 400, 500)의 도체패턴층(110, 210, 310, 410)과 접하게 될 표면의 조도가 0.1㎛ 이하로 형성된다.
저융점금속층(620)의 표면조도가 0.1㎛ 이하로 형성됨으로써, 일괄적층 시 도체패턴층(110, 210, 310, 410)과 저융점금속층(620) 사이의 보이드(void) 발생이 감소된다. 따라서, 본 실시예에 따른 인쇄회로기판(1000)은 도체패턴층(110, 210, 310, 410)과 저융점금속층(620) 사이의 접합 신뢰성이 향상될 수 있다.
한편, 도 1에는 도시하지 않았으나 본 실시예에 따른 인쇄회로기판(1000)은 최외층에 형성된 제4 도체패턴층(410) 및/또는 제5 도체패턴층(510)을 보호하도록 제4 도체패턴층(410) 및/또는 제5 도체패턴층(510)에 형성된 솔더레지스트층을 더 포함할 수 있다.
솔더레지스트층은 본 실시예에 따른 인쇄회로기판(1000)의 외부접속단자를 외부로 노출하는 개구부가 형성될 수 있다. 솔더레지스트층은 감광성 물질을 포함할 수 있고, 이 경우 개구부는 포토리쏘그래피 공정을 통해 형성될 수 있다. 또는, 솔더레지스트층의 개구부는 레이저드릴링을 통해 형성될 수 있다.
(다른 실시예)
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 2을 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판(2000)은 도체패턴층(110, 210, 310, 410, 510), 절연층(120, 220, 320, 420, 520), 제1 비아(V1) 및 제2 비아(V2)를 포함한다.
본 실시예에 따른 인쇄회로기판(2000)과 본 발명의 일 실시예에 따른 인쇄회로기판(1000)을 비교하면, 제2 비아(V2)가 상이하므로 이를 중심으로 설명한다. 한편, 본 실시예에 적용되는 제1 비아(V1)는 본 발명의 일 실시예에서 설명한 비아(V1)에 대응된다.
도 2를 참조하면, 제2 비아(V2)는 인접하는 제1 도체패턴층(110)과 제5 도체패턴층(510)을 연결하도록 제1 절연층(120) 및 제5 절연층(520)에 형성된다. 제2 비아(V2)는 제1 비아(V1)와 달리 3층 구조로 형성된다. 즉, 제1 비아(V1)는 고융점금속층(610)-저융점금속층(620)의 2층 구조이나, 제2 비아(V2)는 고융점금속층(610)-저융점금속층(620)-고융점금속층(610)의 3층 구조이다.
제2 비아(V2)의 고융점금속층(610)과 저융점금속층(620)은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)에서 설명하였으므로 자세한 설명을 생략한다.
제2 비아(V2)가 3층 구조로 형성되는 것은, 제5 단위기판(500)이 제5 절연층(520)을 포함하기 때문이다. 또한, 단위기판(100, 200, 300, 400, 500)을 일괄적층 시 제5 단위기판(500)이 나머지 단위기판(100, 200, 300, 400)과 달리 제5 도체패턴층(510)이 상부를 향하도록 배치되기 때문이다.
제5 절연층(520)에는 본 발명의 일 실시예에서 설명한 제1 내지 제4 절연층(120, 220, 320, 420)에 대한 설명이 그대로 적용된다.
한편, 도 2에는, 제2 비아(V2)가 제1 도체패턴층(110)과 제5 도체패턴층(510)을 서로 연결하도록 제1 절연층(120) 및 제5 절연층(520)에 형성된 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 제2 비아(V2)는 제1 도체패턴층(110)과 제2 도체패턴층(210)을 서로 연결하도록 제1 절연층(120)과 제2 절연층(220)에 형성될 수도 있다.
본 실시예에 따른 인쇄회로기판(2000)은 본 발명의 일 실시예에 따른 인쇄회로기판(1000)과 달리 일괄적층 후 제5 도체패턴층(510)을 형성하는 공정이 삭제될 수 있다.
인쇄회로기판의 제조 방법
도 3 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
구체적으로, 도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 적용되는 단위기판의 제조공정을 순차적으로 나타내는 도면이고, 도 9 및 도 10은 도 3 내지 도 8를 통해 제조된 단위기판을 일괄적으로 적층하는 것을 나타내는 도면이다.
도 3 내지 도 10을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 복수의 단위기판 각각을 형성하는 단계 및 복수의 단위기판을 일괄적층하는 단계를 포함한다.
복수의 단위기판 각각을 형성하는 단계는, 도체패턴층을 형성하는 단계, 도체패턴층을 매립하는 절연층을 형성하는 단계, 절연층에 고융점금속층을 형성하는 단계, 및 저융점금속층을 고융점금속층에 형성하는 단계를 포함한다.
이하에서는 단위기판을 형성하는 단계와 단위기판을 일괄적층하는 단계를 구별하여 설명하도록 한다.
(단위기판의 제조방법)
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 적용되는 단위기판의 제조공정을 순차적으로 나타내는 도면이다. 구체적으로, 도 3 내지 도 8은 제4 절연층과 제4 도체패턴층을 포함하는 제4 단위기판의 제조공정을 나타내는 도면이다.
제4 단위기판(400)의 제조공정에 대한 설명은 제1 내지 제3 단위기판(100, 200, 300)의 제조공정에 그대로 적용된다. 따라서, 제4 단위기판(400)의 제조공정만을 설명하고, 제1 내지 제3 단위기판(100, 200, 300)의 제조공정에 대한 설명은 생략한다.
본 실시예의 경우 제1 내지 제4 단위기판(100, 200, 300, 400)과 달리 제5 단위기판(500)은 절연층을 포함하지 않고 제5 도체패턴층 형성용 동박만으로 구성된다. 제5 단위기판(500)인 제5 도체패턴층 형성용 동박은 통상의 기술자에게 용이하므로 자세한 설명을 생략한다.
우선, 도 3을 참고하면 지지필름(F)의 양면에 동박(CF)이 형성된 캐리어(C) 를 준비한다. 동박(CF)은 지지필름(F)과 별도로 형성된 후 지지필름(F)에 압착될 수 있다. 또는, 동박(CF)은 지지필름(F)의 양면에 동도금을 통해 형성될 수 있다. 한편, 도시하지는 않았지만, 캐리어(C)는 지지필름(F)과 동박(CF) 사이에 형성된 이형층을 더 포함할 수 있다. 이형층은 추후 제4 단위기판(400)으로부터 지지필름(F) 제거 시 지지필름(F)과 동박(CF)이 용이하게 분리될 수 있게 한다.
다음으로, 도 4를 참고하면 캐리어(C)에 제4 도체패턴층(410)을 형성한다. 제4 도체패턴층(410)은, 동박(CF) 상에 제4 도체패턴층(410)의 패턴이 역전사된 도금레지스트를 형성한 후 동박(CF)을 시드층으로 하는 전해도금을 통해 형성될 수 있다. 제4 도체패턴층(410) 형성 후 도금레지스트는 동박(CF)으로부터 제거된다. 도금레지스트는 동박(CF)의 상면 전영역에 도금레지스트 형성용 물질을 형성한 후 포토리쏘그래피 공정을 통해 형성될 수 있다. 도금레지스트는 드라이필름으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
한편, 이상에서는 제4 도체패턴층(410) 형성방법을 소위 MSAP(Modified Semi Additive Process)법으로 설명하였으나, 이와 달리 서브트랙티브법, 세미애더티브법 또는 풀애더티브법으로 형성될 수도 있다. 이 경우, 앞서 설명한 캐리어(C)의 구조와 다른 구조의 캐리어가 이용될 수도 있다.
또한, 이상에서는 캐리어(C)의 상면을 기준으로 제4 도체패턴층(410)이 형성되는 공정을 설명하였으나, 이에 제한되는 것은 아니다. 즉, 필요에 따라 캐리어(C)의 하면에도 제1 내지 제4 도체패턴층(110, 210, 310, 410) 중 어느 하나를 형성하기 위한 공정이 동시에 진행될 수 있다. 이는, 도 5 내지 도 7에도 그대로 적용되는 바 이하의 설명에서는 캐리어(C)의 상면만을 기준으로 설명한다.
다음으로, 도 5를 참고하면 제4 도체패턴층(410)의 적어도 일부를 매립하도록 제4 절연층(420)을 형성하고 제4 절연층(420)에 비아홀(H)을 형성한다. 제4 절연층(420)은 광경화성이므로, 비아홀(H)은 포토리쏘그래피 공정을 통해 제4 절연층(420)에 형성될 수 있다. 또는 비아홀(H)은 레이저드릴링을 통해 형성될 수 있다.
제4 절연층(420)은 진공 라미네이터를 이용하여 캐리어(C) 상에 라미네이트 될 수 있다. 다만, 라미네이트되어 선택적 노광 공정을 거친 제4 절연층(420)은 일괄적층 공정 전까지 후경화 공정을 거치지 않기 때문에 반경화 상태(B-stage)로 있게 된다. 예로써, 선택적 노광 공정을 거친 제4 절연층(420)은 완전경화 상태(C-stage) 대비 10~20% 경화도를 가질 수 있다. 한편, 필요에 따라, 제4 절연층(420)이 별도의 공정을 통하여 완전경화 상태(C-stage) 대비 50% 경화도를 가지도록 반경화시킬 수 있다. 별도의 반경화 공정은 비아홀(H)을 형성하기 위한 포토리쏘그래피 공정에 사용되는 광을 이용하여 이루어질 수 있다. 그러나 이 경우에도, 제4 절연층(420)은 일괄적층 공정 전까지 완전경화되지 않는다.
다음으로, 도 6을 참고하면 제4 절연층(420)에 고융점금속층(610)을 형성한다. 고융점금속층(610)은 전해도금을 통해 형성될 수 있다. 전해도금의 경우 이방성 또는 등방성 도금을 모두 포함한다. 고융점금속층(610)은 구리전해도금을 통해 형성되어 구리(Cu)를 포함할 수 있다. 고융점금속층(610)을 전해도금으로 형성함에 있어 시드층은 제4 도체패턴층(410) 일 수 있다. 또는 시드층은 제4 도체패턴층(410)이 아닌 별도의 공정을 통해 형성된 것일 수 있다. 후자의 예로써, 제4 도체패턴층(410)을 형성한 후 제4 도체패턴층(410)의 표면을 따라 무전해도금을 이용해 시드층을 형성하고 그 위에 제4 절연층(420)을 형성할 수 있다.
다음으로, 도 7을 참고하면, 고융점금속층(610)에 저융점금속층(620)을 형성한다. 저융점금속층(620)은, 고융점금속층(610)과 접하는 일면과 대향하는 타면의 표면조도(Ra)가 0.1㎛ 이하로 형성된다. 저융점금속층(620)은, 통상 광택도금이라고 지칭되고 저조도 형성이 가능한 전해도금을 통해 형성되므로 타면의 조도(Ra)가 0.1㎛ 이하로 형성될 수 있다. 이러한 저융점금속층(620)을 형성하기 위해 주석 및 유기화합물이 포함된 주석도금액을 이용한다.
유기화합물은 아세트알데히드(acetaldehyde)를 포함한다. 도금액에 포함된 아세트알데히드는 저융점금속층(620)의 표면조도를 낮출 수 있다. 유기화합물은 유황계 화합물을 더 포함할 수 있다. 유황계 화합물은 티오요소(Thiourea) 및 사카린(Saccarine) 중 어느 하나 이상을 포함할 수 있다. 유황계 화합물은 아세트알데히드와 마찬가지로 저융점금속층(620)의 표면조도를 낮출 수 있다.
주석도금액에 포함된 유기화합물의 농도는 100ppm을 초과한다. 통상의 주석도금액에서 유기화합물의 농도가 수십ppm인 것에 비하여, 본 실시예에 따른 인쇄회로기판의 제조방법에 적용되는 주석도금액은 유기화합물의 농도가 100ppm을 초과한다. 따라서, 저융점금속층(620)은 통상의 주석도금층과 비교하여 탄소의 함량이 상대적으로 높다. 구체적으로 저융점금속층(620)에는, 저융점금속층(620)의 전체 중량 대비 0.1 wt% 초과 1 wt% 이하의 탄소가 함유된다. 이는 통상의 주석도금층에는 주석도금층의 전체 중량 대비 0.1 wt% 이하의 탄소가 함유되는 것과 대비된다.
다음으로, 도 8을 참고하면 제4 절연층(420)으로부터 캐리어(C)를 제거함으로써 제4 단위기판(400)이 제조된다. 이 때, 캐리어(C)의 동박(CF)과 지지필름(F) 사이에 형성된 이형층을 기준으로 지지필름(F)을 먼저 제거한 후 제4 절연층(420)의 하면에 결합된 동박(CF)을 제거함으로써 제4 단위기판(400)이 제조될 수 있다. 다만, 제4 단위기판(400)의 강성을 위해 동박(CF)은 일괄적층 공정 직전에 제거될 수 있다.
(단위기판을 일괄적층하는 단계)
도 9 및 도 10은 도 3 내지 도 8를 통해 제조된 단위기판을 일괄적으로 적층하는 것을 나타내는 도면이다.
도 9를 참조하면, 단위기판(100, 200, 300, 400, 500)을 상하로 배치하여 서로 정렬시킨다. 이 때, 단위기판(100, 200, 300, 400, 500) 각각에 형성된 정렬 마크를 통해 단위기판(100, 200, 300, 400, 500)을 서로 정렬한다.
다음으로, 도 10을 참고하면 단위기판(100, 200, 300, 400, 500)을 일괄적으로 접합한 후 제5 도체패턴층(510)을 형성한다. V-press 적층기 등을 이용하여 단위기판(100, 200, 300, 400, 500)을 일괄적으로 고온압착한다.
일괄적층 시, 온도는 180~200℃도로 설정되고, 프레스 압력은 30~50kg/cm2로 설정될 수 있으나, 이러한 수치로 한정되는 것은 아니며, 일괄적층 온도와 압력은 절연층(120, 220, 320, 420)의 성분 또는 저융점금속층(620)의 성분 등에 의해서 다르게 설정될 수 있다. 특히, 일괄적층 시의 온도는 저융점금속층(620)의 용융점 이상일 수 있다.
일괄적층 시에 저융점금속층(620)은 용융되면서 이웃하는 제1 내지 제4 도체패턴층(110, 210, 310, 410) 및 제5 단위기판(500)을 서로 접합시킬 수 있다. 이 경우, 일괄적층 시의 압력으로 인해 저융점금속층(620)이 절연층(120, 220, 320, 420) 측으로 퍼질 수 있다. 따라서, 저융점금속층(620)의 상부 단면적과 저융점금속층(620)의 하부 단면적은 서로 다를 수 있다.
반경화 상태에 있던 절연층(120, 220, 320, 420)은 일괄적층 후에 완전 경화 상태가 된다.
제5 도체패턴층(510)은 제5 단위기판(500)인 제5 도체패턴층 형성용 동박을 선택적으로 에칭하여 형성된다. 제5 도체패턴층 형성용 동박(500)에 제5 도체패턴층(510)의 패턴이 역전사된 에칭레지스트를 형성한 후 제5 도체패턴층 형성용 동박(500)을 선택적으로 에칭함으로써 제5 도체패턴층(510)이 형성될 수 있다. 이후 에칭레지스트는 제거된다.
이후, 도시하지는 않았으나 제4 도체패턴층(410) 및/또는 제5 도체패턴층(510) 각각에 솔더레지스트층이 형성될 수 있다. 솔더레지스트층은 솔더레지스트를 제4 도체패턴층(410) 및/또는 제5 도체패턴층(510)의 전면에 형성한 후 제4 도체패턴층(410) 및/또는 제5 도체패턴층(510)의 일부를 개방하여 형성될 수 있다.
솔더레지스트층은 상술한 바와 같이, 일괄적층 공정 이후에 형성될 수도 있으나, 일괄적층 공정에서 단위기판(100, 200, 300, 400, 500)과 함께 적층될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
C: 캐리어
CF: 동박
F: 지지필름
H: 비아홀
V1: 제1 비아
V2: 제2 비아
100, 200, 300, 400, 500: 단위기판
110, 210, 310, 410, 510: 도체패턴층
210, 220, 320, 420, 520: 절연층
610: 고융점금속층
620: 저융점금속층
1000, 2000: 인쇄회로기판

Claims (9)

  1. 제1 및 제2 절연층;
    상기 제1 및 제2 절연층에 각각 형성되는 제1 도체패턴층 및 제2 도체패턴층; 및
    제1 및 제2 고융점금속층과 상기 제1 및 제2 고융점금속층 사이에 배치되며 상기 제1 및 제2 고융점금속층의 용융점보다 낮은 용융점을 가지는 저융점금속층을 포함하고, 상기 제1 도체패턴층과 상기 제2 도체패턴층을 연결하도록 상기 제1 및 제2 절연층을 관통하는 비아; 를 포함하고,
    상기 저융점금속층에는, 상기 저융점금속층의 전체 중량 대비 0.1 wt% 초과 1 wt% 이하의 탄소가 함유된, 인쇄회로기판.
  2. 제1항에 있어서,
    상기 저융점금속층은 주석(Sn)을 포함하는, 인쇄회로기판.
  3. 제2항에 있어서,
    상기 저융점금속층은,
    은(Ag), 구리(Cu), 비스무트(Bi) 및 인듐(In) 중 적어도 어느 하나를 더 포함하는, 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1 및 제2 절연층은 감광성 물질을 포함하는, 인쇄회로기판.
  5. 복수의 단위기판 각각을 형성하는 단계; 및
    상기 복수의 단위기판을 일괄적층하는 단계를 포함하고,
    상기 복수의 단위기판 각각을 형성하는 단계는,
    도체패턴층을 형성하는 단계,
    상기 도체패턴층을 매립하는 절연층을 형성하는 단계,
    상기 절연층에 고융점금속층을 형성하는 단계, 및
    상기 고융점금속층과 접하는 일면과 대향하는 타면의 표면조도(Ra)가 0.1㎛ 이하인 저융점금속층을 상기 고융점금속층에 형성하는 단계를 포함하는, 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 저융점금속층은,
    주석(Sn) 및 유기화합물을 포함하는 도금액을 이용한 전해도금으로 형성되는, 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 유기화합물은 아세트알데히드(acetaldehyde)를 포함하는, 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 유기화합물은 유황계 화합물을 더 포함하는, 인쇄회로기판의 제조방법.
  9. 제6항에 있어서,
    상기 도금액에서 상기 유기화합물의 농도는 100ppm을 초과하는, 인쇄회로기판의 제조방법.
KR1020160148323A 2016-11-08 2016-11-08 인쇄회로기판 및 인쇄회로기판의 제조방법 KR102597172B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160148323A KR102597172B1 (ko) 2016-11-08 2016-11-08 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2017210962A JP7163549B2 (ja) 2016-11-08 2017-10-31 プリント回路基板及びプリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160148323A KR102597172B1 (ko) 2016-11-08 2016-11-08 인쇄회로기판 및 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20180051253A KR20180051253A (ko) 2018-05-16
KR102597172B1 true KR102597172B1 (ko) 2023-11-02

Family

ID=62150768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148323A KR102597172B1 (ko) 2016-11-08 2016-11-08 인쇄회로기판 및 인쇄회로기판의 제조방법

Country Status (2)

Country Link
JP (1) JP7163549B2 (ko)
KR (1) KR102597172B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108754385B (zh) * 2018-06-22 2019-08-16 北京梦之墨科技有限公司 一种低熔点金属的印刷方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (ja) * 2003-04-30 2004-11-25 Ibiden Co Ltd 多層プリント配線板
JP2010123829A (ja) * 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718793B2 (ja) * 1989-12-26 1998-02-25 株式会社神戸製鋼所 光沢錫めっきを有する銅又は銅合金
JP4409325B2 (ja) 2003-09-25 2010-02-03 京セラ株式会社 配線基板及びその製造方法
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335505A (ja) * 2003-04-30 2004-11-25 Ibiden Co Ltd 多層プリント配線板
JP2010123829A (ja) * 2008-11-21 2010-06-03 Panasonic Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
KR20180051253A (ko) 2018-05-16
JP7163549B2 (ja) 2022-11-01
JP2018078291A (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
US9282626B2 (en) Printed circuit board and method for manufacturing the same
JP5727521B2 (ja) 印刷回路基板及びその製造方法
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2008172076A (ja) 多層配線基板の製造方法
JP7472412B2 (ja) 多層プリント回路基板
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102597172B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP7423887B2 (ja) 多層プリント回路基板
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR102545037B1 (ko) 다층 인쇄회로기판
JP7087236B2 (ja) プリント回路基板
KR102494340B1 (ko) 인쇄회로기판
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR20170079542A (ko) 인쇄회로기판
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP6062872B2 (ja) 配線基板
KR101607317B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR20130097005A (ko) 패턴 매립형 다층 회로 기판의 제조방법 및 그 제조방법에 의해 제조된 다층 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant