KR102545037B1 - 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 Download PDF

Info

Publication number
KR102545037B1
KR102545037B1 KR1020160067369A KR20160067369A KR102545037B1 KR 102545037 B1 KR102545037 B1 KR 102545037B1 KR 1020160067369 A KR1020160067369 A KR 1020160067369A KR 20160067369 A KR20160067369 A KR 20160067369A KR 102545037 B1 KR102545037 B1 KR 102545037B1
Authority
KR
South Korea
Prior art keywords
layer
melting point
conductor pattern
conductor
printed circuit
Prior art date
Application number
KR1020160067369A
Other languages
English (en)
Other versions
KR20170135438A (ko
Inventor
민태홍
강명삼
아키히사 쿠로야나기
이사용
안석환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160067369A priority Critical patent/KR102545037B1/ko
Priority to JP2017088446A priority patent/JP6880432B2/ja
Publication of KR20170135438A publication Critical patent/KR20170135438A/ko
Application granted granted Critical
Publication of KR102545037B1 publication Critical patent/KR102545037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은, 복수의 도체패턴층, 복수의 도체패턴층 중 최상층과 최하층을 서로 연결하는 관통비아, 최상층의 도체패턴층을 그것과 인접한 다른 도체패턴층에 연결하는 제1 연결비아를 포함하고, 관통비아와 제1 연결비아 각각은, 도체패턴층 각각에 형성된 고융점금속층 및 고융점금속층 사이에 개재되어 압력을 분산하고 고융점금속층의 용융점보다 낮은 용융점을 가지는 완충층을 포함하고, 관통비아는, 각각의 고융점금속층과 완충층 사이에 각각 형성되는 도체필라를 더 포함한다.

Description

다층 인쇄회로기판{MULTI-LAYERED PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
통상적으로 다층 인쇄회로기판은 코어 기판 상에 복수의 빌드업층을 순차적으로 적층하여 생산된다. 이렇게 순차적으로 빌드업층을 적층하여 다층 인쇄회로기판을 생산하는 것을 순차적층공법이라고 칭할 수 있다.
순차적층공법에 의해 다층 인쇄회로기판을 제조할 경우, 다층 인쇄회로기판의 층 수가 늘어나면 적층공정 수도 증가한다. 이러한 적층공정은 기존에 이미 적층되어 있는 부분에도 열을 가하기 때문에, 불필요하고 예측 불가능한 변형을 일으킬 수 있다. 이러한 변형이 많을수록 층간 정합이 어렵게 된다.
이에 따라, 각각의 빌드업층을 단위기판으로 분리 생산한 후 복수의 단위기판을 일괄적으로 동시에 적층하여 다층 인쇄회로기판을 생산하는 일괄적층공법이 개발되었다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 관통비아가 완충층을 포함하므로 일괄적층 시의 압력 불균일을 방지할 수 있는 다층 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 도 1의 A-A'선을 따른 단면을 개략적으로 나타내는 도면.
도 3 내지 도 16은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면으로,
도 3 내지 도 9는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 메탈단위기판의 제조공정을 순차적으로 나타내는 도면이고,
도 10 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 일반단위기판의 제조공정을 순차적으로 나타내는 도면이고,
도 15 및 도 16은 도 4 내지 도 14를 통해 제조된 메탈단위기판과 일반단위기판을 일괄적으로 적층하는 것을 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 자성코어 내장 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
다층 인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다. 도 2는 도 1의 A-A'선을 따른 단면을 개략적으로 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 복수의 도체패턴층(110, 210, 310, 410, 510, 610), 관통비아(TV) 및 제1 연결비아(V1)를 포함하고, 제2 연결비아(V2)와 내부비아(IV)를 더 포함할 수 있다.
복수의 도체패턴층(110, 210, 310, 410, 510, 610) 각각은 서로 이격되게 절연부에 형성된다. 복수의 도체패턴층(110, 210, 310, 410, 510, 610) 각각은 신호패턴, 파워패턴, 그라운드패턴 또는 외부연결단자 중 적어도 어느 하나를 포함할 수 있다.
복수의 도체패턴층(110, 210, 310, 410, 510, 610) 각각은 절연부에 형성된 위치에 따라 내부패턴층과 외부패턴층으로 구분하여 지칭될 수 있다. 즉, 내부패턴층은 복수로 형성되어 절연부의 내부에 형성될 수 있고, 복수의 도체패턴층 중 최외층에 각각 형성된 제1 외부패턴층과 제2 외부패턴층은 적어도 일부가 각각 절연부의 상면과 하면에 매립되게 형성될 수 있다.
이하에서는 설명의 편의를 위해 도 1을 기준으로 복수의 도체패턴층(110, 210, 310, 410, 510, 610) 중 최상층의 도체패턴층을 제1 도체패턴층(110)으로, 최하층의 도체패턴층을 제2 도체패턴층(210)으로 지칭한다. 또한, 복수의 도체패턴층 중 제1 도체패턴층(110)과 제2 도체패턴층(210)을 제외한 도체패턴층들을 절연부의 상부에서 하부 방향으로 각각 제3 도체패턴층(310), 제4 도체패턴층(410), 제5 도체패턴층(510) 및 제6 도체패턴층(610)으로 지칭한다. 즉, 제1 도체패턴층(110)과 제2 도체패턴층(210)은 상술한 제1 외부패턴층과 제2 외부패턴층에 각각 대응되고, 제3 내지 제6 도체패턴층(310, 410, 510, 610) 각각은 상술한 복수의 내부패턴층 각각에 대응된다.
제1 도체패턴층(110)과 제2 도체패턴층(210)은 복수의 도체패턴층(110, 210, 310, 410, 510, 610) 중 최외층에 형성되는 도체패턴층으로 본 실시예에 따른 다층 인쇄회로기판(1000)의 강성을 보강할 수 있다. 즉, 제1 도체패턴층(110)과 제2 도체패턴층(210)은 제3 내지 제6 도체패턴층(310, 410, 510, 610)을 구성하는 물질보다 상대적으로 강성이 우수한 물질을 포함하고, 패턴 형성면적이 제3 내지 제6 도체패턴층(310, 410, 510, 610)의 그것보다 넓을 수 있다. 또는, 제1 도체패턴층(110)과 제2 도체패턴층(210)은 제3 내지 제6 도체패턴층(310, 410, 510, 610)과 동일한 물질로 구성되되, 그 두께가 제3 내지 제6 도체패턴층(310, 410, 510, 610)의 두께보다 두껍게 형성될 수 있다.
제1 도체패턴층(110)과 제2 도체패턴층(210)은 강성보강층(111, 211)을 포함할 수 있고, 강성보강층(111, 211)은 인바(Invar)를 포함할 수 있다. 인바(Invar)는 통상의 인쇄회로기판의 신호패턴 등을 형성하는데 사용되는 구리(Cu)보다 강성이 우수하므로 본 실시예에 따른 다층 인쇄회로기판(1000)에 강성을 부여하여 휨 발생을 억제할 수 있다.
제1 도체패턴층(110)과 제2 도체패턴층(210)은 강성보강층(111, 211)의 상부와 하부에 각각 형성된 제1 금속층(112, 212)과 제2 금속층(113, 213)을 더 포함할 수 있다. 제1 금속층(112, 212)과 제2 금속층(113, 213)은 구리를 포함할 수 있다. 제1 도체패턴층(110)과 제2 도체패턴층(210)이 인바(Invar)를 포함하는 강성보강층(111, 211)만으로 형성될 경우 후술할 고융점금속층(30)과의 접합력이 저하될 수 있는데, 강성보강층(111, 211)의 상부와 하부에 각각 구리층이 형성됨으로써 제1 도체패턴층(110) 및 제2 도체패턴층(210)의 고융점금속층(30) 또는 솔더볼과 같은 외부접속수단과의 결합력이 향상될 수 있다.
제3 내지 제6 도체패턴층(310, 410, 510, 610)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
제1 내지 제6 도체패턴층(110, 210, 310, 410, 510, 610)의 패턴 형상은 모두 동일할 수도 있지만, 설계 상의 필요에 따라 서로 다르게 형성될 수도 있다.
한편, 도 1 등에는 제1 도체패턴층(110)과 제2 도체패턴층(210) 모두를 3중층 구조로 도시하고 있으나 이는 예시적인 것에 불과하다. 다른 예시로, 제1 도체패턴층(110)과 제2 도체패턴층(210)은 강성보강층(111, 211)을 포함하는 2중층 구조 또는 강성보강층(111, 211)을 포함하는 4층 이상의 구조로 형성될 수도 있다. 그리고, 도 1 등에는 제1 도체패턴층(110)과 제2 도체패턴층(210)이 소위 CIC 구조(copper-invar-copper)인 것을 도시하고 있으나, 이것이 제1 도체패턴층(110)과 제2 도체패턴층(210)이 ICI 구조(invar-copper-invar)로 형성될 수 있음을 배제하는 것은 아니다.
또한, 도 1 등에는 제1 도체패턴층(110)과 제2 도체패턴층(210) 모두가 각각 강성보강층(111, 211)을 포함하는 것으로 도시하고 있으나, 이는 예시적인 것으로 제1 도체패턴층(110)과 제2 도체패턴층(210) 중 어느 하나에만 강성보강층(111, 211)이 형성될 수 있다. 이는 상술한 바와 같이, 강성보강층(111, 211)이 휨 발생을 억제하기 때문으로 제1 도체패턴층(110)과 제2 도체패턴층(210) 중 제조 공정 상 휨 억제가 필요한 것에만 강성보강층(111, 211)이 형성될 수 있다.
그리고, 도 1 등에는 4층의 내부패턴층(310, 410, 510, 610)을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 내부패턴층(310, 410, 510, 610)의 개수는 설계 상의 필요 등에 따라 다양하게 변경될 수 있다.
절연부는 복수의 절연층(120, 220, 320, 420, 520, 620)이 적층되어 형성된다. 복수의 절연층(120, 220, 320, 420, 520, 620) 각각은 제1 내지 제6 도체패턴층(110, 210, 310, 410, 510, 610) 중 어느 하나와 함께 후술할 일반단위기판(300, 400, 500, 600) 또는 메탈단위기판(100, 200)에 포함된다. 즉, 순차적층공법과 달리 일괄적층공법으로 인쇄회로기판을 제조하는 본 발명에 따르면 복수의 절연층(120, 220, 320, 420, 520, 620)은 서로 분리되어 별개로 형성된 후 일괄적으로 동시에 적층된다.
복수의 절연층(120, 220, 320, 420, 520, 620) 각각은 광경화성 수지를 포함하여 광에 반응하는 물질로 이루어진 감광성 절연층일 수 있다. 복수의 절연층(120, 220, 320, 420, 520, 620) 각각은 제1 내지 제6 도체패턴층(110, 210, 310, 410, 510, 610) 중 어느 하나를 매립할 수 있다. 즉, 제1 절연층(120)은 제1 도체패턴층(110)의 적어도 일부를 매립하여 제1 도체패턴층(110)과 함께 제1 메탈단위기판(100)을 구성한다.
이하에서는 설명의 편의를 위해 제1 절연층(120)을 감광성 절연층으로 지칭하고, 복수의 절연층(120, 220, 320, 420, 520, 620) 중 제1 절연층(120)에 대해서만 설명한다. 하지만, 이러한 설명은 제1 절연층(120)을 제외한 제2 내지 제6 절연층(220, 320, 420, 520, 620)에도 마찬가지로 적용될 수 있다. 또한, 이러한 설명이 복수의 절연층(120, 220, 320, 420, 520, 620) 중 적어도 하나가 프리프레그와 같은 열경화성 수지, 즉 비감광성 절연층으로 형성되는 것을 배제하는 것은 아니다.
감광성 절연층(120)은 빛에 의하여 경화도가 조절될 수 있다. 다만, 감광성 절연층(120)은 열경화성이기도 하며, 열에 의해서 경화도가 조절될 수 있다.
감광성 절연층(120)의 경우, 별도의 포토 레지스트가 없이도 포토리소그래피 공정, 즉, 노광 및 현상 공정이 진행될 수 있다. 프리프레그(prepreg)와 같은 비감광성 절연층에 레이저를 이용하여 홀을 가공하는 경우보다, 감광성 절연층(120)에 포토 공정으로 홀을 가공하는 경우에, 미세홀 구현이 유리하다. 또한, 복수의 홀을 형성함에 있어, 레이저를 이용하면 복수의 레이저 공정이 요구되지만, 포토리소그래피 공정을 이용하면 한 번의 공정만이 요구되므로, 공정이 단순화된다.
또한, 레이저 가공에 비하여 포토리소그래피 공정에서 홀 형상이 더 다양하게 형성될 수 있다. 예를 들어, 홀의 종단면 형상은 역사다리꼴, 정사다리꼴, 직사각형 등이 될 수 있다.
감광성 절연층(120)은 포지티브 타입(positive type) 또는 네거티브 타입(negative type)일 수 있다.
포지티브 타입(positive type)의 감광성 절연층(120)의 경우, 노광된 부분의 광중합체 폴리머 결합이 끊어진다. 이후, 현상 공정을 수행하면, 빛을 받아 광중합체 폴리머 결합이 끊어진 부분이 제거된다.
네거티브 타입(negative type)의 감광성 절연층(120)의 경우, 노광된 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조가 되며, 현상 공정을 수행하면, 빛을 받지 않은 부분이 제거된다.
감광성 절연층(120)은 광경화성 수지에 무기필러가 함유된 것일 수 있다. 무기필러는 감광성 절연층(120)의 강성을 향상시킨다. 무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
제1 연결비아(V1)는 최상층의 도체패턴층을 그것과 인접한 다른 도체패턴층에 연결한다. 즉, 제1 연결비아(V1)는 제3 절연층(320)을 관통하고 양단이 각각 제1 도체패턴층(110)과 제3 도체패턴층(310)에 결합되어, 제1 도체패턴층(110)과 제3 도체패턴층(310)을 전기적으로 연결한다.
관통비아(TV)는 복수의 도체패턴층(110, 210, 310, 410, 510, 610) 중 최상층과 최하층을 서로 연결한다. 즉, 관통비아(TV)는 양단이 각각 제1 도체패턴층(110)과 제2 도체패턴층(210)에 결합되어 제1 도체패턴층(110)과 제2 도체패턴층(210)을 전기적으로 연결한다.
제1 연결비아(V1)와 관통비아(TV) 각각은 복수의 도체패턴층(110, 210, 310, 410, 510, 610) 각각에 형성된 고융점금속층(30) 및 고융점금속층(30) 사이에 개재되어 압력을 분산하고 고융점금속층(30)의 용융점보다 낮은 용융점을 가지는 완충층(40)을 포함한다. 즉, 제1 연결비아(V1)는 제1 도체패턴층(110)과 제3 도체패턴층(310)에 각각 형성된 고융점금속층(30)과 고융점금속층(30) 사이에 개재되는 완충층(40)을 포함한다. 또한, 관통비아(TV)는 제1 도체패턴층(110)과 제2 도체패턴층(210)에 각각 형성된 고융점금속층(30)과 고융점금속층(30) 사이에 개재되는 완충층(40)을 포함한다.
고융점금속층(30)은 전기적 특성이 우수하고 완충층(40)의 용융점보다 높은 용융점을 가지는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
완충층(40)은 고융점금속층(30)의 용융점보다 용융점이 낮다. 따라서, 후술할 복수의 단위기판(100, 200, 300, 400, 500, 600)들을 일괄적층할 때 완충층(40)은 적어도 일부가 용융되고 이로 인해, 복수의 단위기판(100, 200, 300, 400, 500, 600)들 사이의 압력 불균일이 해소된다. 또한, 용융된 완충층(40)은 고융점금속층(30), 도체패턴층(110, 210, 310, 410, 510, 610) 또는 후술할 도체필라(50)와 용이하게 층간금속화합물(Inter-Metallic Compound, IMC)을 형성하므로 고융점금속층(30) 또는 도체필라(50)와 완충층(40) 간의 결합력이 향상된다.
완충층(40)은 솔더 재질로 이루어질 수 있다. 여기서 '솔더'란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 솔더는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 사용되는 솔더는 솔더 전체에 대한 주석(Sn)의 함량이 90% 이상인 주석, 은, 구리 합금일 수 있다.
관통비아(TV)는 완충층(40)과 고융점금속층(30) 사이에 각각 형성되는 도체필라(50)를 더 포함한다. 즉, 관통비아(TV)는 5층구조로 형성되어, 도 1의 상부로부터 하부방향으로 고융점금속층(30)-도체필라(50)-완충층(40)-도체필라(50)-고융점금속층(30) 순으로 형성될 수 있다.
관통비아(TV)를 구성하는 고융점금속층(30), 도체필라(50) 및 완충층(30)은 후술할 복수의 단위기판(100, 200, 300, 400, 500, 600) 중 최상층의 단위기판(100)과 최하층의 단위기판(200)에만 형성된다.
종래 일괄적층공법의 경우 관통비아(TV)는 각각의 단위기판 모두에 형성된 관통비아의 부분들이 일괄적층됨으로써 형성되나, 본 실시예의 경우 관통비아의 제1 부분(TV')과 제2 부분(TV")은 복수의 단위기판(100, 200, 300, 400, 500, 600) 중 최상층(100) 및 최하층(200)에만 각각 형성된다. 즉, 본 실시예는 도체필라(50)를 제1 부분(TV')과 제2 부분(TV")에 형성함으로써 관통비아(TV) 형성(제1 부분(TV')과 제2 부분(TV")의 결합) 시 결합부분을 최소화한다. 이로 인해, 본 실시예는 일괄적층 시 압력불균일이 발생하는 지점이 줄어들고, 더불어 본 실시예는 제1 부분(TV')과 제2 부분(TV")이 상술한 완충층(40)을 포함하므로 관통비아(TV) 형성(제1 부분(TV')과 제2 부분(TV")의 결합) 시 발생할 수 있는 압력불균일을 해소할 수 있다.
도체필라(50)는 완충층(40)의 용융점보다 높은 용융점을 가진다. 도체필라(50)는 전기적 특성이 우수하고 완충층(40)의 용융점보다 높은 용융점을 가지는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.
여기서, 도체필라(50) 중 적어도 하나는 고융점금속층(30)과 결합하는 일단으로부터 완충층(40)과 결합하는 타단까지 연장된 내부중공(51)을 포함하고, 완충층(40)은 내부중공(51)의 적어도 일부를 충전할 수 있다.
도 2는 도 1의 A-A'단면을 도시한 것으로 도 2에 도시된 바와 같이, 도체필라(50)의 내부에는 내부중공(51)이 형성되어 내부중공(51)의 일부를 완충층(40)이 충전할 수 있다. 상술한 관통비아(TV)의 제1 부분(TV')과 제2 부분(TV") 각각의 길이 합은 공정 오차 등으로 인해 설계된 관통비아(TV)의 길이보다 클 수 있고 이는 일괄적층 시 압력불균일을 초래할 수 있다. 본 실시예는 도체필라(50)에 내부중공(51)이 형성되어 있으므로 불필요한 완충층의 적어도 일부가 내부중공(51)으로 유입될 수 있다. 이로 인해, 공정 오차 등으로 인해 발생하는 일괄적층 시의 압력불균일을 해소할 수 있다. 또한, 본 실시예의 경우 완충층(40)이 도체필라(50)의 내부중공(51)의 적어도 일부를 충전하므로, 완충층(40)과 도체필라(50)가 면 대 면으로 결합하는 경우보다 결합력이 향상된다.
한편, 도 2에는 도체필라(50)와 내부중공(51)의 횡단면이 각각 직사각형과 원형임을 도시하고 있으나, 이는 예시적인 것에 불과하다. 따라서, 도체필라(50)의 횡단면은 원형, 타원형 또는 다각형 등으로 다양하게 변경될 수 있고, 내부중공(51)의 횡단면도 다각형 또는 타원형 등으로 다양하게 변경될 수 있다. 더불어 도 2는 도체필라(50)의 내부에 내부중공(51)이 2개 형성되어 있음을 도시하고 있으나, 마찬가지로 도체필라(50) 내부에 형성되는 내부중공(51)의 개수는 다양하게 변경될 수 있다.
고융점금속층(30)과 도체필라(50) 각각은 구리(Cu)를 포함할 수 있다. 일 예로, 고융점금속층(30)과 도체필라(50) 각각은 구리전해도금으로 형성될 수 있다. 이 경우 양자는 동종물질로 형성되므로 상호 간의 결합력이 향상된다. 또한, 양자를 서로 다른 물질로 형성하는 경우에 비하여, 공정을 단순화할 수 있고 생산비를 절감할 수 있다.
본 실시예에 따른 다층 인쇄회로기판(1000)은, 최하층의 도체패턴층(210)을 그것과 인접한 다른 도체패턴층(610)에 연결하는 제2 연결비아(V2) 및, 최상층 및 최하층의 도체패턴층을 제외한 복수의 도체패턴층 중 인접한 도체패턴층을 서로 연결하는 내부비아(IV)를 더 포함할 수 있다. 즉, 제2 연결비아(V2)는 최하층에 형성된 제2 도체패턴층(210)과 제2 도체패턴층(210)에 인접한 제6 도체패턴층(610)을 연결한다. 내부비아(IV)는 제1 도체패턴층(110)과 제2 도체패턴층(210)을 제외한 복수의 내부패턴층 즉, 제3 내지 제6 도체패턴층(310, 410, 510, 610) 중 어느 하나를 인접한 다른 내부패턴층(310, 410, 510, 610)에 연결한다.
여기서, 제2 연결비아(V2)와 내부비아(IV) 각각은, 고융점금속층(30)과 완충층(40)을 포함하되, 인접한 도체패턴층 중 어느 하나에 고융점금속층(30)이 형성되고, 인접한 도체패턴층 중 다른 하나에 완충층(40)이 형성되어 고융점금속층(30)과 결합한다. 예로써, 제3 도체패턴층(310)과 제4 도체패턴층(410)을 연결하는 내부비아(IV)를 살펴보면 고융점금속층(30)은 제4 도체패턴층(410)에 형성되고 완충층(30)은 제3 도체패턴층(410)에 형성된다.
고융점금속층(30)과 완충층(40)에 대해서는 상술하였으므로 생략한다.
다층 인쇄회로기판의 제조 방법
도 3 내지 도 16은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
구체적으로, 도 3 내지 도 9는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 메탈단위기판의 제조공정을 순차적으로 나타내는 도면이고, 도 10 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 일반단위기판의 제조공정을 순차적으로 나타내는 도면이고, 도 15 및 도 16은 도 3 내지 도 14를 통해 제조된 메탈단위기판과 일반단위기판을 일괄적으로 적층하는 것을 나타내는 도면이다.
이하에서는, 메탈단위기판의 제조공정과 일반단위기판의 제조공정을 순차적으로 설명한 후 복수의 단위기판을 적층하는 공정을 설명한다.
한편, 메탈단위기판과 일반단위기판의 구별의 필요가 없는 한 단위기판으로 통칭하기로 한다.
(메탈단위기판의 제조방법)
도 3 내지 도 9는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 메탈단위기판의 제조공정을 순차적으로 나타내는 도면이다.
우선, 도 3을 참고하면 제1 캐리어(C1) 상에 제1 원판을 적층한다. 제1 원판은 후술할 공정을 통해 상술한 제1 도체패턴층(110)이 될 원자재이다. 상술한 바와 같이, 제1 도체패턴층(110)은 제1 금속층(112), 강성보강층(111) 및 제2 금속층(113)을 포함하므로 제1 원판은 이에 대응되게 제1 금속판(112'), 강성보강판(111') 및 제2 금속판(113')을 포함한다. 제1 캐리어(C1)와 제1 원판 사이에는 이형층이 형성될 수 있다. 또한, 제1 캐리어(C1)의 양면에는 금속판이 형성되어 금속판 상에 제1 원판이 형성될 수 있다.
다음으로, 도 4를 참고하면 제1 원판의 적어도 일부를 제거하여 제1 도체패턴층(110)을 형성한다. 제1 도체패턴층(110)은, 제1 원판 상에 제1 도체패턴층(110)에 대응되는 패터닝된 에칭레지스트를 형성한 후 에칭을 통해 형성될 수 있다. 패터닝된 에칭레지스트는 제1 원판의 상면 전부에 에칭레지스트를 형성한 후 포토리쏘그래피를 통해 형성될 수 있다.
한편, 이상에서는 제1 원판의 적어도 일부를 제거하여 제1 도체패턴층(110)을 형성한다고 설명하였으나, 이는 통상의 패턴형성 공정 중 소위 서브트랙티브법을 기준으로 설명한 것에 불과하므로 다른 패턴형성 공정을 통해 제1 도체패턴층(110)이 형성될 수도 있다. 예시적으로, 제1 캐리어(C1)의 양면에 금속박이 형성될 경우 금속박을 시드층으로 하는 MSAP(Modified Semi-Additive Process)공법을 통해 제1 도체패턴층(110)이 형성될 수도 있다. 즉, 도 3 및 도 4와 달리, 제1 도체패턴층(110)은 제1 캐리어(C1)에 선택적 도금으로 형성될 수 있다.
다음으로, 도 5를 참고하면 제1 도체패턴층(110)의 적어도 일부가 매립되도록 제1 절연층(120)을 형성하고 제1 절연층(120)에 개구를 형성한다. 제1 절연층(120)은 감광성 절연층으로, 제1 절연층(120)의 개구는 포토리쏘그래피 공정을 통해 형성될 수 있다. 또는 개구는 레이저드릴링을 통해 형성될 수 있다. 개구에는 후술할 공정으로 통해 상술한 고융점금속층(30)이 형성된다.
제1 절연층(120)은 진공 라미네이터를 이용하여 제1 캐리어(C1) 상에 라미네이트 될 수 있다. 다만, 라미네이트되어 선택적 노광 공정을 거친 제1 절연층(120)은 일괄적층 시까지 후경화 공정을 거치지 않기 때문에 반경화 상태(B-stage)로 있게 된다. 예로써, 선택적 노광 공정을 거친 제1 절연층(120)은 완전경화 상태(C-stage) 대비 10~20% 경화도를 가질 수 있다. 한편, 필요에 따라, 제1 절연층(120)이 별도의 공정을 통하여 완전경화 상태(C-stage) 대비 50% 경화도를 가지도록 반경화시킬 수 있다. 별도의 반경화 공정은 개구를 형성하기 위한 포토리소그래피 공정에 사용되는 UV광을 이용하여 이루어질 수 있다. 그러나 이 경우에도, 제1 절연층(120)은 일괄적층 전까지 완전경화되지 않는다.
다음으로, 도 6을 참고하면 제1 절연층(120)의 개구에 고융점금속층(30)을 형성한다. 고융점금속층(30)은 메탈단위기판(100, 200)의 관통비아의 제1 부분(TV'), 관통비아의 제2 부분(TV"), 제1 연결비아(V1) 및 제2 연결비아(V2)에 공통적으로 형성되는데, 본 공정을 통해 관통비아의 제1 부분(TV')의 고융점금속층(30), 제1 연결비아(V1)의 고융점금속층(30) 및 제2 연결비아(V2)의 고융점금속층(30)이 동시에 형성된다.
고융점금속층(30)은 전해도금을 통해 형성된다. 전해도금의 경우 이방성 또는 등방성 도금을 모두 포함한다. 고융점금속층(30)은 구리전해도금을 통해 형성되어 구리(Cu)를 포함할 수 있다. 고융점금속층(30)을 전해도금으로 형성함에 있어 시드층은 제1 도체패턴층(110)의 제2 금속층(113)일 수 있다. 또는 시드층은 제2 금속층(113)이 아닌 별도의 공정을 통해 형성된 것일 수 있다. 후자의 예로써, 제1 도체패턴층(110)을 형성한 후 제1 도체패턴층(110)의 표면을 따라 시드층을 추가로 형성하고 그 위에 제1 절연층(120)을 형성할 수 있다.
다음으로, 도 7을 참고하면 고융점금속층(30) 중 적어도 일부 상에 도체필라(50)를 형성한다. 즉, 도체필라(50)는 복수의 고융점금속층(30) 중 관통비아의 제1 부분(TV')이 되는 고융점금속층(30)에만 형성된다.
도체필라(50)는 전해도금으로 형성될 수 있다. 이 경우, 도체필라(50)를 형성하기 위해 고융점금속층(30)과 제1 절연층(120) 상에 패터닝된 도금레지스트가 형성되고 패터닝된 도금레지스트는 도체필라(50) 형성 후 제거된다. 도금레지스트는 드라이필름일 수 있다. 도체필라(50)는 상술한 고융점금속층(30)과 마찬가지로 구리전해도금을 통해 형성되어 구리(Cu)를 포함할 수 있다.
한편, 도 7에는 명확히 도시되어 있지 않으나 도체필라(50)의 내부에는 상술한 내부중공(51)이 형성될 수 있다. 내부중공(51)은, 고융점금속층(30)의 상면 중 내부중공(51)에 대응되는 위치에 도금레지스트를 형성하고, 도금으로 도체필라(50) 형성 후 도금레지스트를 제거함으로써 형성될 수 있다.
다음으로, 도 8을 참고하면, 도체필라(50)와 도체필라가 형성되지 않은 고융점금속층(30)에 완충층(40)을 형성한다. 완충층(40)은 i) 저융점금속, 예를 들어 솔더와 같은 저융점금속을 선택적으로 도금하거나 ii) 솔더 페이스트와 같은 저융점금속 페이스트를 선택적으로 도포한 후에 저융점금속 페이스트를 건조함으로써 형성될 수 있다.
솔더 또는 솔더 페이스트는 주석, 은, 구리 또는 여기서 선택된 금속들의 합금을 주성분으로 할 수 있다. 또한, 본 발명에서 사용되는 솔더 페이스트에는 플럭스(flux)가 포함되지 않을 수 있다.
솔더 페이스트는 상대적으로 높은 온도(ex. 800℃)에서 굳는 소결형과 상대적으로 낮은 온도(ex. 200℃)에서 굳는 경화형이 있다. 본 실시예에 사용되는 솔더 페이스트는 솔더 페이스트의 경화 시 제1 절연층(120)의 완전경화를 방지하도록 상대적으로 낮은 온도에서 굳는 경화형일 수 있다.
저융점금속 페이스트는 비교적 높은 점성을 가지는 것일 수 있으며, 고융점금속층(30) 또는 도체필라(50) 상에 형성된 후 그 형상을 유지할 수 있다. 또한, 저융점금속 페이스트는 저융점금속 입자를 가지며, 이러한 입자에 의하여 저융점금속 페이스트가 굳어서 형성된 완충층(40)의 표면은 울퉁불퉁할 수 있다.
다음으로, 도 9를 참고하면 제1 절연층(120)으로부터 제1 캐리어(C1)를 제거함으로써 제1 메탈단위기판(100)이 제조된다. 이 때, 제1 캐리어(C1)를 용이하게 제거하고 제1 메탈단위기판(100)을 일괄적층 시까지 지지하도록 제1 캐리어(C1)와 결합하고 있는 제1 절연층(120)의 일면과 대향하는 제1 절연층(120)의 타면에는 지지층이 적층될 수 있다. 이러한 지지층은 일괄적층 시까지 제1 메탈단위기판(100)을 지지함으로써 제1 메탈단위기판(100)의 변형을 방지하고 후속되는 공정까지 제1 메탈단위기판(100)을 용이하게 취급하도록 한다. 지지층은 필름의 형태로 제1 절연층(120)의 타면에 적층될 수 있다. 또한, 지지층은 일괄적층 시 제1 메탈단위기판(100)으로부터 용이하게 제거되도록 비점착 영역이 선택적으로 형성될 수 있다.
한편, 도 3 내지 도 9에는 제1 캐리어(C1)의 양면에 각각 제1 메탈단위기판(100)이 형성됨을 도시하고 있으나, 제1 캐리어(C1)의 일면에만 제1 메탈단위기판(100)이 형성될 수 있다. 또한, 제1 캐리어(C1)의 일면에는 제1 메탈단위기판(100)이 형성되고 제1 캐리어(C1)의 타면에는 제2 메탈단위기판(200)이 형성될 수 있다.
이상 제1 메탈단위기판(100)에 대해서 설명하였으나, 제2 메탈단위기판(200)에도 동일한 설명이 적용되므로 제2 메탈단위기판(200)에 대한 설명은 생략한다.
(일반단위기판의 제조방법)
도 10 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 일반단위기판의 제조공정을 순차적으로 나타내는 도면이다.
우선, 도 10을 참고하면 제2 캐리어(C2) 상에 제2 원판을 적층한다. 제2 원판은 후술할 공정을 통해 상술한 제3 도체패턴층(310)이 될 원자재이다. 제2 원판은 구리박일 수 있다. 구리박은 필름형태로 제2 캐리어(C2) 상에 라미네이션될 수도 있고, 무전해도금 및 전해도금을 통해 제2 캐리어(C2) 상에 형성될 수도 있다. 제2 캐리어(C2)는, 제2 캐리어(C2)에 강성을 부여하는 베이스(B)와 베이스(B)의 양면에 각각 형성된 제1 금속박(F1) 및 제2 금속박(F2)을 포함한다. 본 실시예에서는 제2 원판인 구리박을 선택적으로 에칭하여 제3 도체패턴층(310)을 형성하므로 제1 금속박(F1)과 제2 금속박(F2)은 구리에칭액에 반응하지 않는 금속으로 형성될 수 있다. 예로써, 제1 금속박(F1)과 제2 금속박(F2)은 니켈(Ni)을 포함할 수 있다.
다음으로, 도 11을 참고하면 제2 원판의 적어도 일부를 선택적으로 제거하여 제3 도체패턴층(310)을 형성한다. 이 때, 제2 원판 상에 제3 도체패턴층(310)에 대응되는 패터닝된 에칭레지스트를 형성한 후 에칭을 실시하고 패터닝된 에칭레지스트를 제거함으로써 제2 캐리어(C2) 상에 제3 도체패턴층(310)이 형성될 수 있다.
한편, 이상에서는 제3 도체패턴층(310)이 서브트랙티브법을 통해 형성됨을 설명하였으나, 이와 달리 제3 도체패턴층(310)은 Modified Semi-Additive법, Semi-Additive법 또는 Full-Additive법으로 형성될 수도 있다.
다음으로, 도 12를 참고하면 제3 도체패턴층(310)과 제2 캐리어(C2) 상에 제3 절연층(320)을 형성한 후 제3 도체패턴층(310) 중 적어도 일부를 개방하는 개구를 형성한다. 제3 절연층(320)은 감광성 절연층이므로, 개구는 포토리쏘그래피 공정을 통해 형성될 수 있다. 또한, 개구는 레이저드릴링으로 형성될 수도 있다. 제3 절연층(320)은 상술한 제1 절연층(120)과 마찬가지로 일괄적층 전까지 반경화 상태를 유지한다. 개구는 상술한 제1 연결비아(V1)의 하부측 고융점금속층(30)과 완충층(40)이 형성될 영역이므로, 제3 도체패턴층(310) 중 제1 연결비아(V1)가 형성될 영역만을 개방할 수 있다.
다음으로, 도 13을 참고하면 개구에 고융점금속층(30)과 완충층(40)을 형성한다. 고융점금속층(30)은 개구가 형성된 제3 절연층(320) 상에 패터닝된 도금레지스트를 형성한 후 도금을 통해 형성될 수 있다. 완충층(40)은 저융점금속을 도금하거나 저융점금속 페이스트를 도포하여 건조시킴으로써 형성될 수 있다. 한편, 일반단위기판(300, 400, 500, 600)의 고융점금속층(30) 및 완충층(40)은 상술한 메탈단위기판(100, 200)의 고융점금속층(30) 및 완충층(40)과 동일한 방법으로 형성될 수 있으므로, 자세한 설명을 생략한다.
다음으로, 도 14를 참고하면 제3 절연층(320)으로부터 제2 캐리어(C2)를 제거함으로써 제1 일반단위기판(300)이 제조된다. 이 때, 제2 캐리어(C2)를 용이하게 제거하고 제1 일반단위기판(300)을 일괄적층 시까지 지지하도록 제2 캐리어(C2)와 결합하고 있는 제3 절연층(320)의 일면과 대향하는 제3 절연층(320)의 타면에는 지지층이 적층될 수 있다. 이러한 지지층에 대해서는 상술하였으므로 설명을 생략한다
한편, 도 10 내지 도 14에는 제2 캐리어(C2)의 양면에 각각 제1 일반단위기판(300)이 형성됨을 도시하고 있으나, 제2 캐리어(C2)의 일면에만 제1 일반단위기판(300)이 형성될 수 있다. 또한, 제2 캐리어(C2)의 일면에는 제1 일반단위기판(300)이 형성되고 제2 캐리어(C2)의 타면에는 제2 일반단위기판(400)이 형성될 수 있다.
이상 제1 일반단위기판(300)에 대해서 설명하였으나, 제2 내지 제4 일반단위기판(400, 500, 600, 700)에도 동일한 설명이 적용되므로 이에 대한 자세한 설명은 생략한다.
(단위기판을 일괄적층하는 단계)
도 15 및 도 16은 도 4 내지 도 14를 통해 제조된 메탈단위기판과 일반단위기판을 일괄적으로 적층하는 것을 나타내는 도면이다.
도 15를 참조하면, 복수의 단위기판(100, 200, 300, 400, 500, 600)을 상하로 배치하여 이들을 일괄적으로 적층한다.
이 때, 복수의 단위기판(100, 200, 300, 400, 500, 600) 각각에 형성된 정렬 마크를 통해 복수의 단위기판(100, 200, 300, 400, 500, 600)을 정렬하고, V-press 적층기 등을 이용하여 고온압착하여 모든 층을 일괄적으로 접합한다.
일괄적층 시, 온도는 180~200℃도로 설정되고, 프레스 압력은 30~50kg/cm2로 설정될 수 있으나, 이러한 수치로 한정되는 것은 아니며, 일괄적층 온도와 압력은 제1 내지 제6 절연층(120, 220, 320, 420, 520, 620)의 성분 또는 완충층(40)의 성분 등에 의해서 다르게 설정될 수 있다. 특히, 일괄적층 시의 온도는 완충층(40)의 용융점 이상일 수 있다.
일괄적층 시에 완충층(40)은 용융되면서 이웃하는 도체패턴층(110, 210, 310, 410, 510, 610) 또는 도체필라(50)를 접합시킬 수 있다. 이 경우, 일괄적층 후에 완충층(40)의 퍼짐에 의하여, 완충층(40)의 상부 단면적과 완충층(40)의 하부 단면적은 서로 다른 크기로 형성될 수 있다.
또한, 반경화 상태에 있던 제1 내지 제6 절연층(120, 220, 320, 420, 520, 620)들은 일괄적층 후에 완전 경화 상태가 된다.
다음으로, 도 16을 참고하면 제1 도체패턴층(110)과 제2 도체패턴층(210) 각각에 솔더레지스트층(SR)을 형성한다. 솔더레지스트층(SR)은 솔더레지스트를 제1 도체패턴층(110)과 제2 도체패턴층(210) 각각의 전면에 형성한 후 제1 도체패턴층(110)과 제2 도체패턴층(210) 각각의 일부를 개방하여 형성될 수 있다. 또는 제1 도체패턴층(110)과 제2 도체패턴층(210) 각각의 일부를 개방할 수 있도록 패터닝된 솔더레지스트층(SR)이 제1 도체패턴층(110)과 제2 도체패턴층(210) 각각에 적층될 수 있다.
한편, 도 15 및 도 16에서는 솔더레지스트층(SR)이 일괄적층 공정 이후에 형성됨을 도시하고 있으나, 솔더레지스트층(SR)은 일괄적층 공정에서 복수의 단위기판(100, 200, 300, 400, 500, 600)과 함께 형성될 수도 있다. 또한, 도 16과 달리 솔더레지스트층(SR)은 제1 도체패턴층(110)과 제2 도체패턴층(210) 중 어느 하나에만 형성될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
C1: 제1 캐리어
C2: 제2 캐리어
B: 베이스
F1: 제1 금속박
F2: 제2 금속박
TV: 관통비아
TV': 관통비아의 제1 부분
TV": 관통비아의 제2 부분
V1: 제1 연결비아
V2: 제2 연결비아
IV: 내부비아
SR: 솔더레지스트층
30: 고융점금속층
40: 완충층
50: 도체필라
51: 내부중공
100: 제1 메탈단위기판
200: 제2 메탈단위기판
300: 제1 일반단위기판
400: 제2 일반단위기판
500: 제3 일반단위기판
600: 제4 일반단위기판
110, 210, 310, 410, 510, 610: 도체패턴층
210, 220, 320, 420, 520, 620: 절연층
111, 211: 강성보강층
111': 강성보강판
112, 212: 제1 금속층
112': 제1 금속판
113, 213: 제2 금속층
113': 제2 금속판
1000: 다층 인쇄회로기판

Claims (10)

  1. 복수의 도체패턴층;
    복수의 상기 도체패턴층 중 최상층과 최하층을 서로 연결하는 관통비아;
    최상층의 상기 도체패턴층을 그것과 인접한 다른 상기 도체패턴층에 연결하는 제1 연결비아를 포함하고,
    상기 관통비아와 상기 제1 연결비아 각각은,
    상기 도체패턴층 각각에 형성된 고융점금속층 및
    상기 고융점금속층 사이에 개재되어 압력을 분산하고, 상기 고융점금속층의 용융점보다 낮은 용융점을 가지는 완충층을 포함하고,
    상기 관통비아는,
    각각의 상기 고융점금속층과 상기 완충층 사이에 각각 형성되는 도체필라를 더 포함하고,
    상기 도체필라 중 적어도 하나는 상기 도체필라의 내부에 형성된 내부중공을 포함하는,
    다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 도체필라는 상기 완충층의 용융점보다 높은 용융점을 가지는, 다층 인쇄회로기판.
  3. 제1항에 있어서,
    상기 완충층은 주석(Sn)을 포함하는, 다층 인쇄회로기판.
  4. 제1항에 있어서,
    상기 고융점금속층과 상기 도체필라 각각은 구리(Cu)를 포함하는, 다층 인쇄회로기판.
  5. 제1항에 있어서
    최상층 및/또는 최하층의 상기 도체패턴층은
    강성보강층을 포함하는 다층 인쇄회로기판.
  6. 제5항에 있어서
    상기 강성보강층은 인바(Invar)를 포함하는, 다층 인쇄회로기판.
  7. 제1항에 있어서,
    최하층의 상기 도체패턴층을 그것과 인접한 다른 상기 도체패턴층에 연결하는 제2 연결비아; 및
    최상층 및 최하층의 상기 도체패턴층을 제외한 복수의 상기 도체패턴층 중 인접한 상기 도체패턴층을 서로 연결하는 내부비아;
    를 더 포함하고,
    상기 제2 연결비아와 상기 내부비아 각각은,
    상기 고융점금속층과 상기 완충층을 포함하되,
    인접한 상기 도체패턴층 중 어느 하나에 상기 고융점금속층이 형성되고,
    인접한 상기 도체패턴층 중 다른 하나에 상기 완충층이 결합되어 상기 고융점금속층과 결합하는, 다층 인쇄회로기판.
  8. 제1항에 있어서,
    상기 내부중공은 상기 도체필라가 상기 고융점금속층과 결합하는 상기 도체필라의 일단으로부터 상기 도체필라가 상기 완충층과 결합하는 상기 도체필라의 타단까지 연장되며,
    상기 완충층은 상기 내부중공의 적어도 일부를 충전하는, 다층 인쇄회로기판.
  9. 절연부의 내부에 형성된 복수의 내부패턴층;
    적어도 일부가 상기 절연부의 상면과 하면에 각각 매립된 제1 및 제2 외부패턴층; 및
    상기 제1 외부패턴층과 상기 제2 외부패턴층을 서로 연결하도록 상기 절연부를 관통하는 관통비아를 포함하고,
    상기 관통비아는
    압력을 분산하는 완충층,
    상기 완충층의 상부 및 하부에 형성되어 각각 상기 완충층에 결합하고, 내부에 내부중공이 형성된 도체필라 및
    상기 제1 외부패턴층 및 상기 제2 외부패턴층 각각에 형성되어 상기 도체필라와 결합하고, 상기 완충층의 용융점보다 높은 용융점을 가지는 고융점금속층을 포함하는,
    다층 인쇄회로기판.
  10. 제9항에 있어서,
    상기 절연부는 광경화성 수지를 포함하는, 다층 인쇄회로기판.
KR1020160067369A 2016-05-31 2016-05-31 다층 인쇄회로기판 KR102545037B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160067369A KR102545037B1 (ko) 2016-05-31 2016-05-31 다층 인쇄회로기판
JP2017088446A JP6880432B2 (ja) 2016-05-31 2017-04-27 多層プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067369A KR102545037B1 (ko) 2016-05-31 2016-05-31 다층 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20170135438A KR20170135438A (ko) 2017-12-08
KR102545037B1 true KR102545037B1 (ko) 2023-06-19

Family

ID=60575915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067369A KR102545037B1 (ko) 2016-05-31 2016-05-31 다층 인쇄회로기판

Country Status (2)

Country Link
JP (1) JP6880432B2 (ko)
KR (1) KR102545037B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091423A (ja) * 2007-07-04 2011-05-06 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2014027083A (ja) * 2012-07-26 2014-02-06 Fujikura Ltd 多層プリント配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195560A (ja) * 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091423A (ja) * 2007-07-04 2011-05-06 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2014027083A (ja) * 2012-07-26 2014-02-06 Fujikura Ltd 多層プリント配線基板

Also Published As

Publication number Publication date
KR20170135438A (ko) 2017-12-08
JP6880432B2 (ja) 2021-06-02
JP2017216434A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
JP4073945B1 (ja) 多層配線基板の製造方法
JP2008192999A (ja) 多層配線基板の製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2019080032A (ja) 多層プリント回路基板
US20160381794A1 (en) Multilayered substrate and method of manufacturing the same
JP7472412B2 (ja) 多層プリント回路基板
JP6643956B2 (ja) 印刷配線板およびその製造方法
JP2014082441A (ja) 多層型コアレス基板及びその製造方法
KR102545037B1 (ko) 다층 인쇄회로기판
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
KR102597172B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102393219B1 (ko) 다층 인쇄회로기판
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP7087236B2 (ja) プリント回路基板
US11956904B2 (en) Multilayer circuit board and manufacturing method therefor
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR20170079542A (ko) 인쇄회로기판
KR101547755B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
KR20100132357A (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant