KR102393219B1 - 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 Download PDF

Info

Publication number
KR102393219B1
KR102393219B1 KR1020170084397A KR20170084397A KR102393219B1 KR 102393219 B1 KR102393219 B1 KR 102393219B1 KR 1020170084397 A KR1020170084397 A KR 1020170084397A KR 20170084397 A KR20170084397 A KR 20170084397A KR 102393219 B1 KR102393219 B1 KR 102393219B1
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
conductive pattern
laminate
Prior art date
Application number
KR1020170084397A
Other languages
English (en)
Other versions
KR20190004155A (ko
Inventor
민태홍
강명삼
박용진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170084397A priority Critical patent/KR102393219B1/ko
Priority to CN201711190331.6A priority patent/CN109219230B/zh
Priority to JP2017225889A priority patent/JP7423887B2/ja
Publication of KR20190004155A publication Critical patent/KR20190004155A/ko
Application granted granted Critical
Publication of KR102393219B1 publication Critical patent/KR102393219B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은, 제1 적층체, 제1 적층체 상에 배치되는 제2 적층체, 제1 적층체와 제2 적층체를 접합하는 접합절연층 및, 고융점금속 및 고융점금속의 용융점보다 낮은 용융점의 저융점금속을 포함하고 제1 적층체와 제2 적층체를 서로 전기적으로 연결하도록 접합절연층에 형성되는 금속접합부를 포함한다.

Description

다층 인쇄회로기판{MULTI-LAYERED PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판에 관한 것이다.
통상적으로 다층 인쇄회로기판은 코어 기판 상에 복수의 빌드업층을 순차적으로 적층하여 생산된다. 이렇게 순차적으로 빌드업층을 적층하여 다층 인쇄회로기판을 생산하는 것을 순차적층공법이라고 칭할 수 있다.
순차적층공법으로 다층 인쇄회로기판을 제조할 경우, 층 수가 늘어나면 적층공정 수도 증가한다. 이러한 적층공정은 기존에 이미 적층되어 있는 부분에도 열을 가하기 때문에, 불필요하고 예측 불가능한 변형을 일으킬 수 있다. 이러한 변형이 많을수록 층간 정합이 어렵게 된다.
특히, 패키지용 다층 인쇄회로기판에 비해 적층 수가 상대적으로 많은 서버나 전자용 다층 인쇄회로기판의 경우 상술한 문제점이 증가하여 수율이 저하된다.
대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)
본 발명의 실시예에 따르면, 제조 수율이 향상된 다층 인쇄회로기판이 제공될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 도체패턴층과 빌드업 필라 간의 결합력이 향상된 다층 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 도 1의 A 부분을 확대한 도면.
도 3는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 4 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.
도 15는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정 중 일부를 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 다층 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
다층 인쇄회로기판
(일 실시예)
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다. 도 2는 도 1의 A 부분을 확대한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 제1 적층체(51), 제2 적층체(52), 접합절연층(30) 및 금속접합부(40)를 포함한다.
제1 적층체(51) 및 제2 적층체(52) 각각은, 적어도 2 이상의 도체패턴층, 인접한 도체패턴층 사이에 개재되는 빌드업 절연층 및 인접한 도체패턴층을 서로 전기적으로 연결하도록 빌드업 절연층에 형성되는 빌드업 필라를 포함한다.
본 실시예에 따른 다층 인쇄회로기판(1000)에서, 복수의 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 위치에 따라 내부패턴층과 외부패턴층으로 구분될 수 있다. 내부패턴층은 본 실시예에 따른 다층 인쇄회로기판(1000)의 내부에 형성되고, 외부패턴층은 본 실시예에 따른 다층 인쇄회로기판(1000)의 최외곽에 형성된다. 외부패턴층은 최상층 도체패턴층 및 최하층 도체패턴층으로 지칭될 수 있다.
그리고, 본 실시예에 따른 다층 인쇄회로기판(1000)에서, 복수의 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 위치에 따라 내부 빌드업 절연층과 외부 빌드업 절연층으로 구분될 수 있다. 내부 빌드업 절연층은 본 실시예에 따른 다층 인쇄회로기판(1000)의 내부에 형성되고, 외부 빌드업 절연층은 본 실시예에 따른 다층 인쇄회로기판(1000)의 최외곽에 형성된다. 외부 빌드업 절연층은 최상층 빌드업 절연층 및 최하층 빌드업 절연층으로 지칭될 수 있다.
또한, 본 실시예에 따른 다층 인쇄회로기판(1000)에서, 복수의 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 위치에 따라 내부 빌드업 필라와 외부 빌드업 필라와 구분될 수 있다. 내부 빌드업 필라는 본 실시예에 따른 다층 인쇄회로기판(1000)의 내부에 형성되고, 외부 빌드업 필라는 본 실시예에 따른 다층 인쇄회로기판(1000)의 최외곽에 형성된다. 외부 빌드업 필라는 최상층 빌드업 필라 및 최하층 빌드업 필라로 지칭될 수 있다.
이하에서는 복수의 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)의 구별이 필요한 경우 설명의 편의를 위해 도 1을 기준으로 상부에서 하부를 향하는 방향을 따라 각각의 도체패턴층을 제1 내지 제10 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)으로 지칭하기로 한다. 즉, 최상층 도체패턴층을 제1 도체패턴층(1)으로 하고, 최하층의 도체패턴층을 제10 도체패턴층(10)으로 지칭한다. 제1 도체패턴층(1)과 제10 도체패턴층(10) 사이에 배치된 제2 내지 제9 도체패턴층(2, 3, 4, 5, 6, 7, 8, 9)은 상술한 내부패턴층에 해당한다.
동일한 기준에 따라, 복수의 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19) 각각을 도 1의 상부에서 하부를 향하는 방향을 따라 제1 내지 제9 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)으로 지칭하기로 하고, 복수의 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29) 각각을 도 1의 상부에서 하부를 향하는 방향을 따라 제1 내지 제9 빌드업 빌라(21, 22, 23, 24, 25, 26, 27, 28, 29)로 지칭하기로 한다.
다만, 제1 내지 제10 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10) 간의 구별이 필요치 않은 경우에는 도체패턴층으로 통칭하기로 하고, 제1 내지 제9 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19) 간의 구별이 필요치 않은 경우 빌드업 절연층으로 통칭하기로 하며, 제1 내지 제9 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29) 간의 구별이 필요치 않은 경우 빌드업 필라로 통칭하기로 한다.
도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19) 각각에 형성된다. 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 외부연결단자 중 적어도 하나를 포함한다.
도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 이 때, 복수의 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 모두 동일한 재료로 형성될 수도 있고, 어느 하나의 도체패턴층을 형성하는 물질이 다른 하나의 도체패턴층을 형성하는 물질과 상이할 수도 있다.
제1 내지 제10 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)은 모두 동일한 패턴으로 형성될 수도 있지만, 설계 상의 필요에 따라 서로 다른 패턴으로 형성될 수 있다.
한편, 도 1 등에는 내부패턴층이 총 8층으로 형성됨을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 내부패턴층의 개수는 설계 상의 필요 등에 따라 다양하게 변경될 수 있다.
최상층 도체패턴층(1) 및 최하층 도체패턴층(10) 각각은 최상층 빌드업 절연층(11) 및 최하층 빌드업 절연층(19)에 매립된다. 또한, 최상층 도체패턴층(1) 및 최하층 도체패턴층(10) 각각의 일면은 최상층 빌드업 절연층(11) 및 최하층 빌드업 절연층(19) 각각의 일면으로 노출된다.
후술하겠지만, 최상층 도체패턴층인 제1 도체패턴층(1)과 최하층 도체패턴층인 제10 도체패턴층(10)은, 각각 제2 적층체(52)와 제1 적층체(51) 형성 공정에서 최우선 형성되는 구성이다. 따라서, 제1 도체패턴층(1)과 제10 도체패턴층(10)은 각각 제1 빌드업 절연층(11) 및 제9 빌드업 절연층(19)에 매립되고, 각각의 일면이 제1 빌드업 절연층(11) 및 제9 빌드업 절연층(19)의 일면으로 노출된다.
여기서, 최상층 도체패턴층(1) 및 최하층 도체패턴층(10) 각각의 일면에 홈부(R)가 형성될 수 있다. 즉, 제1 도체패턴층(1) 및 제10 도체패턴층(10) 각각의 일면에 홈부(R)가 형성된다.
도 1 및 도 2를 참고하면, 홈부(R)는, 제1 도체패턴층(1)의 상면이 제1 빌드업 절연층(11)의 상면보다 상대적으로 하부에 배치되도록 한다. 홈부(R)는 제1 도체패턴층(1)의 상면 전체에 형성된다. 이러한 홈부(R)는 제1 도체패턴층(1)이 캐리어(도 4의 C)의 극박 금속층(도 4의 CF)과 동일한 물질로 형성된 경우, 극박 금속층(도 4의 CF)을 제2 적층체(52)로부터 에칭 제거 시 제1 도체패턴층(1)의 일부가 함께 제거되기 때문에 형성된다.
빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은, 인접하는 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)을 서로 전기적으로 절연시키도록 인접하는 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10) 사이에 개재된다. 즉, 제1 빌드업 절연층(11)은 인접한 제1 도체패턴층(1)과 제2 도체패턴층(2)을 서로 전기적으로 절연하도록 제1 도체패턴층(1)과 제2 도체패턴층(2) 사이에 형성된다.
빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 전기절연성 수지를 포함한다. 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 에폭시 수지 등의 절연성 수지를 포함하는 프리프레그(Prepreg, PPG)로 형성될 수 있다. 또는 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 에폭시 수지 등의 절연성 수지를 포함하는 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성될 수 있다. 또는 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 감광성 절연수지를 포함하는 감광성 절연층일 수도 있다.
빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)의 강성을 보강하고 열팽창계수를 낮출 수 있다.
무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19) 각각에 형성된다. 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 인접한 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10)을 서로 전기적으로 연결한다. 예로써, 제1 빌드업 필라(21)는 서로 인접한 제1 도체패턴층(1)과 제2 도체패턴층(2)을 서로 전기적으로 연결한다. 이러한 의미에서, 본원발명의 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 통상적인 인쇄회로기판의 층간 신호전달 경로에 해당한다.
빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 이 때, 복수의 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는 모두 동일한 재료로 형성될 수도 있고, 어느 하나의 빌드업 필라를 형성하는 물질이 다른 하나의 빌드업 필라를 형성하는 물질과 상이할 수도 있다.
빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는, 원기둥의 형상으로 형성될 수 있으나 이에 제한되는 것은 아니다. 후술하겠지만, 본 실시예에 적용되는 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는, 절연층에 드릴링을 통해 비아홀을 형성한 후 비아홀에 전도성 물질을 형성함으로써 형성되는 통상적인 비아와 제조방법을 달리한다. 즉, 본 실시예에 적용되는 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)는, 포토리쏘그래피 공정을 통해 개구가 형성된 도금레지스트(도 4의 DF)에 형성될 수 있는 바, 포토리쏘그래피 공정의 노광 공정 시 마스크의 형상에 따라 도금레지스트의 개구의 형상은 다양하게 변형될 수 있고 이에 따라 본 실시예의 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)의 횡단면은 상대적으로 용이하게 다양한 형상으로 형성될 수 있다.
제1 적층체(51)는, 제6 내지 제10 도체패턴층(6, 7, 8, 9, 10), 제6 내지 제9 빌드업 절연층(16, 17, 18, 19) 및 제6 내지 9 빌드업 필라(26, 27, 28, 29)를 포함한다. 제2 적층체(52)는, 제1 내지 제5 도체패턴층(1, 2, 3, 4, 5), 제1 내지 제5 빌드업 절연층(11, 12, 13, 14, 15) 및 제1 내지 제5 빌드업 필라(21, 22, 23, 24, 25)를 포함하고, 제1 적층체(51) 상에 배치된다.
도 1 등에 도시된 제1 적층체(51) 및 제2 적층체(52) 각각의 도체패턴층의 수, 빌드업 절연층의 수 및 빌드업 필라의 수는 예시적인 것에 불과하므로, 설계 상의 필요에 따라 다양하게 변경될 수 있다.
제1 적층체(51) 및 제2 적층체(52) 각각은, 캐리어(도 4의 C)를 이용한 통상적인 코어리스 빌드업 공정을 통해 형성된다. 이에 대해서는 후술한다.
본 실시예에 적용되는 제1 적층체(51)와 제2 적층체(52) 각각은, 최종제품인 본 실시예에 따른 다층 인쇄회로기판(1000)의 중간 산물로서, 중간 기판 또는 하프 기판 등으로 지칭될 수 있다.
접합절연층(30)은 제1 적층체(51)와 제2 적층체(52)를 결합한다. 후술하겠지만, 제1 적층체(51) 및 제2 적층체(52) 각각의 제조 단계가 완료될 경우 각각의 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 완전경화(C-stage) 상태가 되어 접합성이 감소된다. 따라서, 본 실시예의 접합절연층(30)은 제1 적층체(51)와 제2 적층체(52)를 서로 결합시키도록 양자 사이에 형성된다.
접합절연층(30)은, 전기절연성 수지를 포함한다. 접합절연층(30)은 에폭시 수지 등의 절연성 수지를 포함하는 프리프레그(Prepreg, PPG)로 형성될 수 있다. 또는 접합절연층(30)은 에폭시 수지 등의 절연성 수지를 포함하는 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성될 수 있다. 또는 접합절연층(30)은 감광성 절연수지를 포함하는 감광성 절연층일 수도 있다. 또는, 접합절연층(30)은 NCP(Non Conductive Paste) 또는 NCF(Non Conductive Film)으로 형성될 수 있다.
접합절연층(30)은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 접합절연층(30)의 강성을 보강하고 열팽창계수를 낮출 수 있다.
무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(Al(OH)3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.
접합절연층(30)과 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 모두 동일한 절연자재를 이용해 형성될 수 있으나, 서로 상이한 절연자재를 이용해 형성될 수도 있다. 전자의 예로써, 접합절연층(30)과 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 모두 ABF 필름으로 형성될 수 있다. 후자의 예로써, 접합절연층(30)은 감광성 절연층으로 형성되고, 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)은 ABF 필름으로 형성될 수 있다.
금속접합부(40)는, 고융점금속 및 고융점금속의 용융점보다 낮은 용융점의 저융점금속을 포함하고, 제1 적층체(51)과 제2 적층체(52)를 서로 전기적으로 연결하도록 접합절연층(30)에 형성된다.
도 1을 참조하면, 금속접합부(40)는 접합절연층(30)을 관통하여 제1 적층체(51)의 제6 도체패턴층(6)과 제2 적층체(52)의 제5 빌드업필라(25)에 각각 접촉되어 제1 적층체(51)과 제2 적층체(52)을 서로 전기적으로 연결한다.
한편, 도 1에는 본 실시예의 금속접합부(40)가 제6 도체패턴층(6)과 제5 빌드업 필라(25)에 각각 접촉되는 것을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 도 1의 도시와 달리 본 실시예의 금속접합부(40)는 제6 도체패턴층(6)과 제5 도체패턴층(5)에 각각 접촉될 수도 있다.
고융점금속은, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 고융점금속은, 상술한 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10) 또는 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)의 구성물질과 동일할 수 있으나 상이할 수도 있다.
저융점금속은 고융점금속의 용융점보다 용융점이 낮다. 저융점금속은, 제1 적층체(51)와 제2 적층체(52)를 접합할 때 적어도 일부가 용융될 수 있다. 또한, 용융된 저융점금속은 고융점금속, 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10) 또는 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29)와의 사이에 층간금속화합물(Inter-Metallic Compound, IMC)을 형성한다.
저융점금속은 솔더 재질로 이루어질 수 있다. 여기서 ‘솔더’란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 솔더는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 사용되는 솔더는 솔더 전체에 대한 주석(Sn)의 함량이 90% 이상인 주석, 은, 구리 합금일 수 있다.
여기서, 금속접합부(40)는, 고융점금속으로 형성되는 접합 필라(41) 및 저융점금속으로 형성되고 접합 필라(41) 상에 형성되는 접합층(42)을 포함할 수 있다. 즉, 금속접합부(40)는 빌드업 필라((21, 22, 23, 24, 25, 26, 27, 28, 29)와 유사한 형상으로 형성되는 접합 필라(41) 및 접합 필라(41) 상에 형성되는 접합층(42)을 포함하는 구조로 형성될 수 있다. 접합 필라(41)는 상술한 고융점금속으로 형성되고, 접합층(42)은 상술한 저융점금속으로 형성된다.
도 1을 참고하면, 접합 필라(41)는 제6 도체패턴층(6) 상에 형성되어 제6 도체패턴층(6)과 접촉한다. 접합층(42)은 하면이 접합 필라(41)와 접촉하고 상면이 제5 빌드업 필라(25)와 접촉한다. 다만, 도 1은 예시적인 것에 불과하므로 본원발명의 범위가 이에 제한되는 것은 아니다.
솔더레지스트층(SR)은, 최상층 빌드업 절연층(11) 및 최하층 빌드업 절연층(19) 상에 각각 형성되고, 최상층 도체패턴층(1) 및 최하층 도체패턴층(10)의 적어도 일부를 노출하는 개구부(O)가 형성된다. 솔더레지스트층(SR)은, 열경화성 절연수지 또는 광경화성 절연수지를 포함할 수 있고, 상술한 보강재를 더 포함할 수 있다.
개구부(O)를 통해 노출된 최상층 도체패턴층(1) 및 최하층 도체패턴층(10) 각각은 본 실시예에 따른 다층 인쇄회로기판(1000)의 외부 접속 수단에 해당한다.
본 실시예에 따른 다층 인쇄회로기판(1000)은, 제1 적층체(51)와 제2 적층체(52)를 각각 분리 형성한 후 양자를 접합절연층(30) 및 금속접합부(40)로 연결한다.
따라서, 최종제품인 다층 인쇄회로기판(1000)을 최종적으로 생산하기 전에 중간 산물인 제1 적층체(51) 및 제2 적층체(52) 각각에 대한 불량 검사를 수행할 수 있고, 이에 따라 양품으로 판정된 제1 적층체(51)와 제2 적층체(52) 만을 서로 결합시킬 수 있으므로, 제조단가 및 불량률을 감소시킬 수 있다.
(다른 실시예)
도 3는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.
본 실시예에 따른 다층 인쇄회로기판(2000)과 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)을 비교하면, 금속접합부(40)가 상이한 바 이하에서는 이에 대해서만 설명하기로 한다.
본 실시예에 적용되는 제1 적층체(51), 제2 적층체(52), 제1 내지 제10 도체패턴층(1, 2, 3, 4, 5, 6, 7, 8, 9, 10), 제1 내지 제9 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19), 제1 내지 제9 빌드업 필라(21, 22, 23, 24, 25, 26, 27, 28, 29) 및 접합절연층(30)에 대한 설명은 본 발명의 일 실시예에서의 설명이 그대로 적용될 수 있다.
금속접합부(40)는, 고융점금속으로 형성되는 코어(41') 및 저융점금속으로 형성되고 코어를 둘러싸는 접합층(42)을 포함한다.
코어(41')는 고융점금속으로 형성된다. 도 3에는 코어(41')의 형상을 구형으로 도시하고 있으나, 이는 예시적인 것에 불과하다.
접합층(42)은 저융점금속으로 형성된다. 도 3에 도시된 접합층(42)의 형상은 예시적인 것에 불과하다. 즉, 상술한 바와 같이 접합층(42)은 제1 적층체(51)과 제2 적층체(52)을 접합 시 용융되는데, 용융된 접합층(42)은 코어(41')를 둘러싸는 형상으로 형성되되 중력, 접합 시 압력 및 저융점금속과 고융점금속 간의 표면에너지 차이 등에 따라 다양한 형상으로 형성될 수 있다.
다층 인쇄회로기판의 제조 방법
도 4 내지 도 14는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
구체적으로, 도 4 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체의 제조공정을 순차적으로 나타내는 도면이고, 도 11 및 도 12는 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다. 도 13 및 도 14는 접합 공정 후의 공정을 나타내는 도면이다.
(제1 적층체의 제조방법)
도 4 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체의 제조공정을 순차적으로 나타내는 도면이다.
우선, 도 4를 참고하면 캐리어(C) 상에 제10 도체패턴층(10)을 형성한다.
캐리어(C)는 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 즉, 캐리어(C)는, 지지판(S), 지지판(S)의 양면에 형성된 캐리어 금속층 및 캐리어 금속층에 형성된 극박 금속층(CF)을 포함할 수 있다. 도 4에는 본 실시예에 적용되는 캐리어(C)의 구조로 지지판(S) 및 지지판(S)의 양면에 형성된 극박 금속층(CF)만을 도시하고 있으나, 지지판(S)과 극박 금속층(CF) 사이에 상술한 캐리어 금속층이 형성될 수도 있다. 또는, 지지판(S)과 극박 금속층(CF) 사이에 이형층이 개재될 수 있다.
제10 도체패턴층(10)은, 극박 금속층(CF) 상에 제10 도체패턴층 형성 위치에 개구가 형성된 도금레지스트를 형성하고, 극박 금속층(CF)을 급전층으로 하는 전해도금을 통해 형성될 수 있다. 이 후 도금레지스트를 박리하면 도 4의 구조를 형성할 수 있다.
다음으로, 도 5 내지 도 8을 참고하면, 제10 도체패턴층(10)에 제9 빌드업 필라(29) 및 제9 빌드업 절연층(19)을 형성한다.
도 5를 참고하면, 제9 빌드업 필라 형성 위치에 개구가 형성된 도금레지스트(DF)를 제10 도체패턴층(10) 상에 형성한다.
도 6을 참고하면, 제10 도체패턴층(10)을 급전층으로 하는 전해도금을 통해 제9 빌드업 필라(29)를 형성하고 도금레지스트(DF)를 제거한다.
도 7을 참고하면, 제10 도체패턴층(10) 및 제9 빌드업 필라(29)를 커버하도록 제9 빌드업 절연층(19)을 캐리어(C) 상에 형성한다. 예시적으로, ABF 필름 등이 라미네이션 장비를 통해 캐리어(C) 상에 적층됨으로써, 제9 빌드업 절연층(19)이 형성될 수 있다. 라미네이션 공정에서는 ABF 필름 등에 압력 및 열이 가해지므로, ABF 필름 등은 라미네이션 공정 후 완전경화 상태(C-stage)가 된다. 제9 빌드업 절연층(19)의 두께는 제10 도체패턴층(10) 및 제9 빌드업 필라(29) 각각의 두께의 합보다 클 수 있다.
도 8을, 참고하면, 제9 빌드업 필라(29)의 상면이 노출되도록 제9 빌드업 절연층(19)을 연마한다. 연마는, CMP(Chemical Mechanical Polishing) 또는 샌드블래스트 등에 의할 수 있다.
상술한 제조 과정을 따를 때 제10 도체패턴층(10)과 제9 빌드업 필라(29) 사이에는 무전해도금층이 형성되지 않는다. 즉, 제10 도체패턴층(10)을 급전층으로 하여 제9 빌드업 필라(29)는 바텀업(bottim-up) 방식으로 형성된다. 따라서, 본 실시예의 경우 제10 도체패턴층(10)과 제9 빌드업 필라(29) 간의 결합력이 향상된다. 즉, 무전해도금층을 형성하지 않으므로, 무전해도금층의 기공으로 인해 도체패턴층과 빌드업 필라 간의 결합력이 약해지는 것을 방지할 수 있다.
다음으로, 도 9를 참고하면, 제1 적층체(51) 상에 접합 필라(41), 접합층(42) 및 접합절연층(30)을 형성한다.
제1 적층체(51)는, 상술한 도 5 내지 도 8의 공정을 반복함으로써 형성될 수 있다.
접합 필라(41)는 제1 적층체(51)의 제6 도체패턴층(6)에 형성된다. 접합 필라(41)를 형성하는 방법은 상술한 제9 빌드업 필라(29)를 형성하는 방법과 동일할 수 있다. 접합 필라(41) 및 접합층(42)은 하나의 도금레지스트를 이용해 형성될 수도 있고, 각각을 도금으로 형성하기 위한 2 종의 도금레지스트를 이용해 형성될 수도 있다.
다음으로, 도 10을 참고하면, 접합층(42) 및 접합절연층(30)이 형성된 제1 적층체(51)를 캐리어(C)로부터 분리한다. 극박 금속층(CF)과 지지판(S) 간의 계면에서 분리가 이루어지는 바 극박 금속층(CF)은 제1 적층체(51)에 부착된 상태로 지지판(S)으로부터 분리된다.
(접합 공정)
도 11 및 도 12는 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다.
도 11을 참고하면, 제1 적층체(51)와 제2 적층체(52)를 배치한다.
제2 적층체(52)는, 본 실시예에 적용되는 제1 적층체(51)의 제조방법을 동일하게 또는 변형 적용하여 형성될 수 있다.
제1 적층체(51)와 제2 적층체(52)는 각각 최종적으로 형성된 도체패턴층(5, 6)이 서로 대향되도록 배치된다. 따라서, 제1 적층체(51)에 부착된 극박 금속층(CF)과 제2 적층체(52)에 부착된 극박 금속층(CF)은 최하부 및 최상부에 배치되게 된다.
제1 적층체(51)와 제2 적층체(52)은 정렬마크 등을 이용해 배치될 수 있다.
도 12를 참고하면, 제1 적층체(51)와 제2 적층체(52)에 열과 압력을 가하여 양자를 서로 접합한다.
본 공정에서, 빌드업 절연층(11, 12, 13, 14, 15, 16, 17, 18, 19)과 달리, 접합절연층(30)은 반경화 상태이므로 제1 적층체(51)와 제2 적층체(52)를 서로 접합할 수 있다. 본 공정에서의 열과 압력에 의해 접합절연층(30)은 완전경화상태가 될 수 있다. 또한, 본 공정에서의 열과 압력에 의해 접합층(42)을 구성하는 저융점금속이 용융된다. 이로 인해, 접합층(42)과 제5 빌드업 필라(25) 사이 및/또는 접합층(42)과 접합 필라(41) 사이에 IMC(Inter-Metallic Compound)가 형성될 수 있다.
한편, 앞의 설명에서는 본 실시예에 적용되는 접합 필라(41), 접합층(42) 및 접합절연층(30)이 제1 적층체(51)에 형성되는 것으로 하였으나, 이와 달리 접합 필라(41), 접합층(42) 및 접합절연층(30)은 제2 적층체(52)에 형성될 수도 있다. 또는, 접합 필라(41) 및 접합층(42)은 제1 적층체(51)에 형성되고, 접합절연층(30)은 제2 적층체(52)에 형성될 수도 있다.
접합 공정 이후의 공정을 도 13 및 도 14를 참고하여 설명한다.
도 13을 참고하면, 접합 공정 후 제1 도체패턴층(1)과 제10 도체패턴층(10) 상에 각각 형성된 극박 금속층(CF)을 제거한다. 극박 금속층(CF)은 에칭으로 제거될 수 있다. 극박 금속층(CF)과 제1 도체패턴층(1)이 서로 동일한 물질로 형성된 경우에는 극박 금속층(CF) 에칭 제거 시 제1 도체패턴층(1)의 일부가 함께 제거된다. 따라서, 제1 도체패턴층(1)의 상면에는 홈부(R)가 형성된다.
도 14를 참고하면, 제1 도체패턴층(1)을 커버하도록 제1 빌드업 절연층(11) 상에 솔더레지스트층(SR)을 형성한다. 제10 도체패턴층(10)을 커버하도록 제9 빌드업 절연층(19) 상에 솔더레지스트층(SR)를 형성한다. 이 때, 솔더레지스트층(SR)은 제1 도체패턴층(1) 및 제10 도체패턴층(10) 각각의 일부를 노출하는 개구부(O)가 형성된다. 개구부(O)는 포토리쏘그래피 공정으로 형성될 수도 있고, 레이저 드릴링을 통해 형성될 수도 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
1 내지 10: 제1 내지 제10 도체패턴층
11 내지 19: 제1 내지 제9 빌드업 절연층
21 내지 29: 제1 내지 제9 빌드업 필라
30: 접합절연층
40: 금속접합부
41: 접합필라
41': 코어
42: 접합층
51: 제1 적층체
52: 제2 적층체
R: 홈부
SR: 솔더레지스트층
C: 캐리어
CF: 극박 금속층
S: 지지판
1000, 2000: 다층 인쇄회로기판

Claims (17)

  1. 제1 적층체;
    상기 제1 적층체 상에 배치되어, 적어도 하나의 빌드업 필라를 포함하는 제2 적층체;
    상기 제1 적층체와 상기 제2 적층체를 서로 결합하고, 상기 제1 적층체와 접하는 일면에 도체패턴층이 매립된는 접합절연층; 및
    고융점금속 및 상기 고융점금속의 용융점보다 낮은 용융점의 저융점금속을 포함하고, 상기 제1 적층체와 상기 제2 적층체를 서로 전기적으로 연결하도록 상기 접합절연층에 형성되어, 상기 제2 적층체의 빌드업 필라와 적어도 일부가 접하는 금속접합부;
    를 포함하는, 다층 인쇄회로기판.
  2. 제1항에 있어서,
    상기 금속접합부는,
    상기 고융점금속으로 형성되는 접합 필라 및
    상기 저융점금속으로 형성되고, 상기 접합 필라 상에 형성되는 접합층을 포함하는, 다층 인쇄회로기판.
  3. 제1항에 있어서,
    상기 금속접합부는,
    상기 고융점금속으로 형성되는 코어 및
    상기 저융점금속으로 형성되고, 상기 코어를 둘러싸는 접합층을 포함하는, 다층 인쇄회로기판.
  4. 제1항에 있어서,
    상기 저융점금속은 주석(Sn)을 포함하는, 다층 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 적층체 및 상기 제2 적층체 각각은,
    적어도 2 이상의 도체패턴층,
    인접한 상기 도체패턴층 사이에 개재되는 빌드업 절연층 및
    인접한 상기 도체패턴층을 서로 전기적으로 연결하도록 상기 빌드업 절연층에 형성되는 빌드업 필라를 포함하는, 다층 인쇄회로기판.
  6. 제5항에 있어서,
    상기 도체패턴층, 상기 빌드업 필라 및 상기 고융점금속 각각은, 구리(Cu)를 포함하는, 다층 인쇄회로기판.
  7. 제4항에 있어서
    상기 다층 인쇄회로기판의 최상층 및 최하층에 배치된 상기 도체패턴층 각각은 상기 다층 인쇄회로기판의 최상층 및 최하층에 배치된 빌드업 절연층 각각에 매립되고,
    상기 최상층 도체패턴층과 상기 최하층 도체패턴층 각각의 일면은 상기 최상층 빌드업 절연층 및 상기 최하층 빌드업 절연층 각각의 일면으로 노출되는, 다층 인쇄회로기판.
  8. 제7항에 있어서,
    상기 최상층 도체패턴층 및 상기 최하층 도체패턴층 각각의 일면에 홈부가 형성되는 다층 인쇄회로기판.
  9. 제7항에 있어서,
    상기 최상층 빌드업 절연층 및 상기 최하층 빌드업 절연층 상에 각각 형성되고, 상기 최상층 도체패턴층 및 상기 최하층 도체패턴층의 적어도 일부를 노출하는 개구부가 형성된 솔더레지스트층;
    을 더 포함하는, 다층 인쇄회로기판.
  10. 도체패턴층, 인접하는 상기 도체패턴층을 서로 전기적으로 절연시키는 절연층, 및 인접하는 상기 도체패턴층을 서로 층간 접속시키는 층간연결부가 각각 복수의 층으로 형성된 다층 인쇄회로기판에 있어서,
    복수 층의 상기 층간연결부 중 어느 하나의 층은,
    고융점금속 및 상기 고융점금속의 용융점보다 낮은 용융점의 저융점금속을 포함하는 금속접합부이고,
    복수 층의 상기 층간연결부 중 나머지의 층은, 상기 절연층을 관통하며, 상기 금속접합부와 적어도 일부가 접하는 빌드업 필라인, 다층 인쇄회로기판.
  11. 제10항에 있어서,
    상기 금속접합부는,
    상기 고융점금속으로 형성되는 접합 필라 및
    상기 저융점금속으로 형성되고, 상기 접합 필라 상에 형성되는 접합층을 포함하는, 다층 인쇄회로기판.
  12. 제10항에 있어서,
    상기 금속접합부는,
    상기 고융점금속으로 형성되는 코어 및
    상기 저융점금속으로 형성되고, 상기 코어를 둘러싸는 접합층을 포함하는, 다층 인쇄회로기판.
  13. 제10항에 있어서,
    상기 저융점금속은 주석(Sn)을 포함하는, 다층 인쇄회로기판.
  14. 제10항에 있어서,
    상기 도체패턴층, 상기 빌드업 필라 및 상기 고융점금속 각각은, 구리(Cu)를 포함하는, 다층 인쇄회로기판.
  15. 제10항에 있어서
    상기 다층 인쇄회로기판의 최상층 및 최하층에 배치된 상기 도체패턴층 각각은 상기 다층 인쇄회로기판의 최상층 및 최하층에 배치된 상기 절연층 각각에 매립되고,
    상기 최상층 도체패턴층과 상기 최하층 도체패턴층 각각의 일면은 상기 최상층 절연층 및 상기 최하층 절연층 각각의 일면으로 노출되는, 다층 인쇄회로기판.
  16. 제15항에 있어서,
    상기 최상층 도체패턴층 및 상기 최하층 도체패턴층 각각의 일면에 홈부가 형성되는 다층 인쇄회로기판.
  17. 제15항에 있어서,
    상기 최상층 절연층 및 상기 최하층 절연층 상에 각각 형성되고, 상기 최상층 도체패턴층 및 상기 최하층 도체패턴층의 적어도 일부를 노출하는 개구부가 형성된 솔더레지스트층;
    을 더 포함하는, 다층 인쇄회로기판.
KR1020170084397A 2017-07-03 2017-07-03 다층 인쇄회로기판 KR102393219B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170084397A KR102393219B1 (ko) 2017-07-03 2017-07-03 다층 인쇄회로기판
CN201711190331.6A CN109219230B (zh) 2017-07-03 2017-11-24 多层印刷电路板
JP2017225889A JP7423887B2 (ja) 2017-07-03 2017-11-24 多層プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170084397A KR102393219B1 (ko) 2017-07-03 2017-07-03 다층 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20190004155A KR20190004155A (ko) 2019-01-11
KR102393219B1 true KR102393219B1 (ko) 2022-05-02

Family

ID=64991943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170084397A KR102393219B1 (ko) 2017-07-03 2017-07-03 다층 인쇄회로기판

Country Status (3)

Country Link
JP (1) JP7423887B2 (ko)
KR (1) KR102393219B1 (ko)
CN (1) CN109219230B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111031727B (zh) * 2019-12-26 2021-07-06 中国电子科技集团公司第四十四研究所 一种平行缝焊封装点频源组件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278964A (ja) * 2005-03-30 2006-10-12 Brother Ind Ltd 基板接合構造の製造方法及び端子形成基板
KR100897650B1 (ko) * 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275271A (ja) * 1996-04-02 1997-10-21 Toshiba Corp プリント配線板、その製造方法、およびプリント回路基板
JPH10173006A (ja) * 1996-12-09 1998-06-26 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP3219022B2 (ja) * 1997-06-20 2001-10-15 住友金属工業株式会社 電子部品搭載用セラミックス多層配線基板の電極構造
JP2005038918A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2005217201A (ja) 2004-01-29 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP3918828B2 (ja) 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
EP1814321B1 (en) 2004-11-12 2013-01-30 Panasonic Corporation Digital television receiver circuit module
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2013138169A (ja) 2011-11-29 2013-07-11 Hitachi Ltd 貼り合せ基板およびその製造方法
JP2014146761A (ja) 2013-01-30 2014-08-14 Toppan Printing Co Ltd 積層基板およびその製造方法
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
JP2017088943A (ja) * 2015-11-06 2017-05-25 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法、及び、電子機器の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278964A (ja) * 2005-03-30 2006-10-12 Brother Ind Ltd 基板接合構造の製造方法及び端子形成基板
KR100897650B1 (ko) * 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN109219230A (zh) 2019-01-15
KR20190004155A (ko) 2019-01-11
JP7423887B2 (ja) 2024-01-30
CN109219230B (zh) 2023-11-28
JP2019016768A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI381785B (zh) 佈線板及其製造方法，暨半導體封裝及其製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
WO2010010910A1 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP2019080032A (ja) 多層プリント回路基板
JP2012069863A (ja) 配線基板及びその製造方法
KR102449368B1 (ko) 다층 인쇄회로기판
US20200373233A1 (en) Wiring substrate
KR102393219B1 (ko) 다층 인쇄회로기판
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
KR101947052B1 (ko) 다층기판 및 다층기판 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP7163549B2 (ja) プリント回路基板及びプリント回路基板の製造方法
JP6562483B2 (ja) プリント回路基板
JP7131740B2 (ja) プリント回路基板及びパッケージ
KR102450598B1 (ko) 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법
KR102545037B1 (ko) 다층 인쇄회로기판
JP7087236B2 (ja) プリント回路基板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant