JPH10173006A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH10173006A
JPH10173006A JP32832196A JP32832196A JPH10173006A JP H10173006 A JPH10173006 A JP H10173006A JP 32832196 A JP32832196 A JP 32832196A JP 32832196 A JP32832196 A JP 32832196A JP H10173006 A JPH10173006 A JP H10173006A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive
semiconductor chip
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32832196A
Other languages
English (en)
Inventor
Koji Tazaki
耕司 田崎
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32832196A priority Critical patent/JPH10173006A/ja
Publication of JPH10173006A publication Critical patent/JPH10173006A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】 フリップチップ接続構造またはＢＧＡ実装構
造を有する半導体装置の信頼性を向上させる。 【解決手段】 半導体チップ１の電極部２と、有機樹脂
もしくはセラミックを主基材とする配線基板５の配線基
板接続端子６を、半導体チップ側導電材料１０、および
樹脂ボール９−Ａと導電層９−Ｂからなる樹脂導電ボー
ル９、および配線基板側導電材料１１を用いてフリップ
チップ接続した半導体装置である。半導体チップ１と配
線基板５の熱膨張係数の差異に起因する熱応力は、樹脂
導電ボール９の中心部を構成する低弾性率の樹脂ボール
９−Ａの変形によって緩和され、半導体チップ側導電材
料１０および配線基板側導電材料１１等の接続部位に大
きな熱応力が作用することを回避でき、信頼性が向上す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造技術に関し、特に、高密度の実装が可
能で、かつ信頼性に優れた半導体装置の構造および製造
法に適用して有効な技術に関する。
【０００２】
【従来の技術】現在、半導体チップとその担体となる配
線基板を接続する方法の一つとして、はんだボールを用
いるフリップチップ接続（Ｃ４）技術が確立されてい
る。しかし、半導体チップと配線基板には熱膨張係数に
差があるため、両者をはんだ等で接合した場合に、冷却
時の熱収縮量差に起因する応力が発生し、高い接続信頼
性を実現することが困難である。特に配線基板としてプ
リント基板を用いる場合には、セラミック基板に比べて
熱膨張係数差がより大きいため、はんだボール内に発生
する応力を緩和するために、半導体チップとプリント基
板との空隙および周囲に液状の絶縁性樹脂を充填するの
が一般的である。
【０００３】同様にはんだボールを用いる接続技術とし
て、接続端子を多数持つ半導体パッケージをマザーボー
ドとなる配線基板に高密度に実装するために、グリッド
状に並べたはんだボールにて接続を行うＢＧＡパッケー
ジの実用化がなされている。ここでパッケージの基板材
料としてセラミックを用いた場合、マザーボードとなる
プリント基板との間の熱膨張差に起因する応力がはんだ
ボール内に発生する。
【０００４】このように、熱膨張係数の異なる材料をは
んだボールを用いて接続する際には、複数の階層を設け
たとしても接続信頼性の低下は免れられず、その影響は
接合領域が大きいほど顕著になる。したがって、近年、
急速に進む半導体チップの電極数の増加に対応し、拡大
してきた半導体チップサイズあるいは半導体パッケージ
サイズには限界が見えてきている。
【０００５】
【発明が解決しようとする課題】従来のはんだボールを
用いた接続方式では、接続領域がある程度以上大きくな
ると、半導体チップとプリント基板もしくはセラミック
基板とプリント基板等の接続部において、はんだボール
に応力が集中し、クラック、破断による接続不良が発生
する、という技術的課題がある。はんだボール周囲の空
隙に絶縁樹脂を充填することで劣化の進行を遅らせるこ
とはできるが、高い信頼性を長期間に渡って確保するこ
とは困難である。
【０００６】本発明の目的は、半導体チップのフリップ
チップ接続構造を有する半導体装置の信頼性を向上させ
ることにある。
【０００７】本発明の他の目的は、比較的サイズの大き
な半導体チップのフリップチップ接続構造を有する半導
体装置の信頼性を向上させることにある。
【０００８】本発明の他の目的は、半導体チップの接続
端子の配置密度を増大させることなく、半導体チップの
フリップチップ接続構造を有する半導体装置の信頼性を
向上させることにある。
【０００９】本発明の他の目的は、実装基板に対してＢ
ＧＡ接続されるＢＧＡパッケージを有する半導体装置の
信頼性を向上させることにある。
【００１０】本発明の他の目的は、比較的サイズの大き
な半導体パッケージと実装基板とをＢＧＡ接続した構造
を有する半導体装置の信頼性を向上させることにある。
【００１１】本発明の他の目的は、半導体パッケージに
おける接続端子の配置密度を増大させることなく、実装
基板に対してＢＧＡ接続されるＢＧＡパッケージを有す
る半導体装置の信頼性を向上させることにある。
【００１２】
【課題を解決するための手段】本発明では、半導体装置
において、半導体チップもしくは半導体パッケージ等
と、熱膨張係数の異なる配線基板等とを接続する際に、
低弾性率の第１の部材と、この第１の部材を覆う少なく
とも一層の導電性の第２の部材からなる導電性接続部材
を用いる。
【００１３】この場合、導電性接続部材としては、たと
えば、第１の部材が、ほぼ球形の樹脂からなり、第２の
部材が金属層からなる樹脂導電ボールを用いることがで
きる。この樹脂導電ボールを用いることにより、接続部
に発生する応力を緩和することができる。
【００１４】樹脂導電ボールとは、コア材料が少なくと
も室温ではんだよりも弾性率の小さい、柔軟性を備えた
樹脂ボールからなり、表面に導電材料層を有するもので
ある。樹脂導電ボールを介して接続を行うことで、各材
料の熱膨張係数差に起因する応力を樹脂導電ボールの弾
性歪みとして吸収し、接続部の劣化の進行を抑制しう
る。樹脂導電ボールの大きさは、コアとなる樹脂ボール
の大きさを変更することで自由に選択できる。また、導
電層も材料、コーティング方法、厚さ等を任意に選択で
きるが、延性に富む材料を使用するか、コーティング厚
さを小さくするなど、ボール全体の変形を妨げないこと
が望ましい。半導体チップ電極およびプリント基板、セ
ラミック基板等の端子と導電ボールの接続は、ボールに
１層以上形成した導電層の少なくとも最外層を溶融し、
所定の端子と接合固定して行う。また、他の方法とし
て、あらかじめ半導体チップ電極および配線基板端子の
表面に塗布等の方法で形成した導電材料を接合時にリフ
ロー操作等によって溶融し、導電ボールと接合固定する
ものでも良い。接合材料はＳｎ、はんだのような金属ま
たは合金でも、有機系導電性接着材料でも良い。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【００１６】（実施の形態１）図１〜図５は、本発明の
第１の実施の形態である半導体装置の製造方法を例示し
た断面図であり、図６は、本第１の実施の形態の半導体
装置の一部を拡大して例示した断面図である。
【００１７】本第１の実施の形態では、半導体チップ１
と、有機樹脂もしくはセラミックを主基材とする配線基
板５を、樹脂導電ボール９を用いてフリップチップ接続
する方法の一例を示す。
【００１８】図１は半導体チップ１の電極部２に、半導
体チップ側導電材料１０を所望の厚さに形成した状態を
示している。なお、電極部２以外の領域には絶縁性の半
導体チップ保護膜３が形成されている。半導体チップ側
導電材料１０としては、たとえばＳｎ、Ｐｂ、Ｉｎ、Ａ
ｇ、Ａｕ等を主体とした金属材料でも、有機系導電性接
着材でも良い。
【００１９】図２は半導体チップ１の電極部２に位置を
合わせて、樹脂ボール９−Ａと導電層９−Ｂからなる樹
脂導電ボール９を溶融等の方法で接合した状態を示して
いる。導電層９−Ｂの材料としては、たとえばＮｉ、Ａ
ｇ、Ａｕ、Ｃｕ等の導電性に優れた金属、あるいは複数
の金属の合金が良く、１層ないし複数層に形成すること
ができる。
【００２０】図３はソルダーレジスト７から露出した配
線基板接続端子６に配線基板側導電材料１１をあらかじ
め印刷もしくはめっき等の方法で形成した配線基板５
と、樹脂導電ボール９が取り付けられた半導体チップ１
を所定の位置に合わせた状態を示し、リフロー等の方法
で樹脂導電ボール９と配線基板５上の配線基板接続端子
６を接合した状態が図４である。
【００２１】配線基板側導電材料１１は半導体チップ側
導電材料１０と同じものでも良いが、特に金属材料を用
いる場合には、融点の差を得る（すなわち、先に接続済
の半導体チップ側導電材料１０が、後の配線基板側導電
材料１１のリフロー時に溶融することを防止する）こと
を目的として材料金属あるいは組成を変えたものでも良
い。
【００２２】樹脂導電ボール９の接合順序は前述の方法
に限らず、先ず、配線基板５に配線基板側導電材料１１
を介して樹脂導電ボール９を接続し、続いて、この樹脂
導電ボール９に半導体チップ側導電材料１０を介して半
導体チップ１を接合する方法でもよく、あるいは、半導
体チップ１、樹脂導電ボール９および配線基板５を相互
に位置決めして同時に接合してもよい。
【００２３】また、図１および図３において半導体チッ
プ側導電材料１０と、配線基板側導電材料１１は、各
々、半導体チップ１の電極部２と配線基板接続端子６上
に形成した状態を示したが、これらは樹脂導電ボール９
の最外層としてコーティングしておいても良い。すなわ
ち、図８に例示されるように、樹脂ボール９−Ａと、無
電解ニッケルめっき層ｍ１および金めっき層ｍ２からな
る導電層９−Ｂで構成される樹脂導電ボール９の最外層
に、はんだ層９−Ｃを形成しておき、接合時のリフロー
操作において、当該はんだ層９−Ｃが溶融することによ
り、溶融したはんだが、前述の半導体チップ側導電材料
１０および配線基板側導電材料１１の代わりに接合材と
して機能するようにしてもよい。
【００２４】図６には、半導体チップ１および配線基板
５の双方に対する接合が完了した状態の樹脂導電ボール
９を拡大して示す。
【００２５】このような製作工程の後、樹脂導電ボール
９の周囲に絶縁性樹脂８を充填することにより、図５に
例示される半導体装置が得られる。
【００２６】上述のような工程で得られる本第１の実施
の形態の半導体装置の各部の寸法および材料の一例を工
程順に例示すれば以下のようになる。
【００２７】樹脂導電ボール９を、スチレン系で直径２
００μｍの樹脂ボール９−Ａの表面に無電解ニッケルめ
っき層ｍ１を１μｍ、さらに金めっき層ｍ２を0.５μｍ
の厚みになるように積層して導電層９−Ｂを形成するこ
とで作製した。
【００２８】半導体チップ１にはＡｌ電極からなる電極
部２の上に半導体チップ側導電材料１０として、Ｓｎを
２０μｍ、Ａｇを0.６μｍ蒸着した（図１）。
【００２９】次にガラスマスクを用いて所定の位置に樹
脂導電ボール９を配列し、半導体チップ１の接合面に図
示しないフラックス樹脂を薄く塗布した後、図示しない
画像認識装置付きの自動チップマウント装置にて、半導
体チップ１を樹脂導電ボール９上に仮固定した。その状
態で内部温度が２４０℃に保たれたＮ2 リフロー装置に
約１０分間投入し、樹脂導電ボール９をＳｎ−Ａｇ合金
（半導体チップ側導電材料１０）にて固着した（図
２）。
【００３０】次に、担体となる配線基板５の配線基板接
続端子６上には、配線基板側導電材料１１として、４０
Ｐｂ−６０Ｓｎの組成のはんだをスクリーン印刷法であ
らかじめ形成しておき、接合面に図示しないフラックス
樹脂を薄く塗布した後、図示しない自動チップマウント
装置にて、樹脂導電ボール９が固定された半導体チップ
１のボール配列面と配線基板５の接続端子面が向き合う
ようにして（図３）、所定の位置に仮固定した。その状
態で内部温度が２１５℃に保たれた図示しないＶＰＳリ
フロー装置に約１０分間投入し、半導体チップ１と配線
基板５を樹脂導電ボール９を介して接合固定した（図
４）。
【００３１】その後フラックスを溶剤で洗浄、除去し
た。以上で半導体チップ１と配線基板５の接続は完了し
たが、信頼性をさらに向上させるために、以下のように
して、半導体チップ１と配線基板５の空隙に絶縁性樹脂
８を充填した。まず、半導体チップ１が上になる状態で
配線基板５を加熱ステージに載せ、６０℃に加熱した。
次に半導体チップ１の一辺から絶縁性樹脂８として、た
とえばフィラー入りエポキシ樹脂を注入し、チップ全面
に隙間なく広がった後、１５０℃に加熱したオーブンに
３時間投入し、樹脂を硬化して図５に例示される製品を
得た。
【００３２】本第１の実施の形態のように、半導体チッ
プ１と配線基板５とを、樹脂導電ボール９を用いたフリ
ップチップ接続構造にて接続する場合には、半導体チッ
プ１と配線基板５の熱膨張係数の差異に起因して、樹脂
導電ボール９と半導体チップ１および配線基板５の各々
との接続部位等に発生する熱応力が、樹脂導電ボール９
の中心部を構成する低弾性率の樹脂ボール９−Ａの変形
によって緩和され、たとえば従来のようにボール全体を
はんだ等の金属材料にて形成する場合に比較して、熱応
力を小さくすることが可能となる。このため、半導体装
置の使用中の熱サイクル等によって、樹脂導電ボール９
と半導体チップ１および配線基板５の各々との接続部が
破断する等の障害が未然に防止され、半導体装置の動作
の信頼性が大幅に向上する。
【００３３】特に、半導体チップ１のサイズが大きいほ
ど、熱変形は大きくなるので、大型の半導体チップ１を
備えた半導体装置における信頼性の向上の効果が大き
い。換言すれば、接続領域の拡大が可能となり、端子密
度を増大させることなく、半導体チップ１の接続端子数
を増加させることができる、という効果が得られる。
【００３４】また、図８に例示されるように、樹脂ボー
ル９−Ａと導電層９−Ｂで構成される樹脂導電ボール９
の最外層に、はんだ層９−Ｃを形成しておき、接合時の
リフロー操作において、当該はんだ層９−Ｃが溶融する
ことにより、溶融したはんだが、前述の半導体チップ側
導電材料１０および配線基板側導電材料１１の代わりに
接合材として機能する構成とすることにより、半導体チ
ップ側導電材料１０および配線基板側導電材料１１の形
成工程を省略することが可能となり、工程数の削減によ
る原価低減を実現することが可能となる。
【００３５】（実施の形態２）図７は、本発明の第２の
実施の形態である半導体装置の構造の一例を示す断面図
である。この図７の例では、半導体チップ１、有機樹脂
もしくはセラミックを主基材とする配線基板５、半導体
チップ１と配線基板５を接続するはんだボール４、およ
び半導体チップ１の背面に熱伝導性接着剤１３を介して
接着された放熱用のヒートシンク１２からなるＢＧＡパ
ッケージＰを、樹脂導電ボール９を用いてマザーボード
１５に実装した状態を示す。接続の手順は前述の第１の
実施の形態において例示したフリップチップ接続の方法
と同様であり、ＢＧＡパッケージＰの配線基板５の外面
に配置され、当該配線基板５の内部に設けられた配線構
造５ａを介して反対側のはんだボール４に接続される接
続端子１４と樹脂導電ボール９をパッケージ側導電材料
１７を介してリフロー等の方法で接続し、また、マザー
ボード１５のマザーボード接続端子１６と樹脂導電ボー
ル９をマザーボード側導電材料１８を介してリフロー等
の方法で順次接合する。
【００３６】なお、ＢＧＡパッケージＰ内の半導体チッ
プ１と配線基板５との電気的接続は、図７に例示された
はんだボール４を用いたフリップチップ接続に限らず、
ワイヤボンディング等、いかなる方法でも良い。
【００３７】また、図７においてパッケージ側導電材料
１７と、マザーボード側導電材料１８を省略し、これら
は樹脂導電ボール９の最外層としてコーティングしてお
いても良い。すなわち、図８に例示されるように、樹脂
ボール９−Ａと、無電解ニッケルめっき層ｍ１および金
めっき層ｍ２からなる導電層９−Ｂで構成される樹脂導
電ボール９の最外層に、はんだ層９−Ｃを形成してお
き、接合時のリフロー操作において、当該はんだ層９−
Ｃが溶融することにより、溶融したはんだが、前述のパ
ッケージ側導電材料１７およびマザーボード側導電材料
１８の代わりに接合材として機能するようにしてもよ
い。
【００３８】図７の実装構造を持つ、半導体装置の製造
および実装方法の一例を以下、さらに詳細に説明する。
【００３９】樹脂導電ボール９を、スチレン系で直径７
５０μｍの樹脂ボール９−Ａの表面に無電解ニッケルめ
っき層ｍ１を３μｍ、さらに金めっき層ｍ２を１μｍの
厚みになるように積層して導電層９−Ｂを形成すること
で作製した。ＢＧＡパッケージＰの接続端子１４の表面
には、パッケージ側導電材料１７として、３Ａｇ−Ｓｎ
を約２０μｍの厚さであらかじめ形成した。次に接合面
にフラックス樹脂を薄く塗布した後、ＢＧＡパッケージ
Ｐ上の接続端子１４と、当該接続端子１４に樹脂導電ボ
ール９を配列するための空孔を設けた図示しないメタル
マスクを所定の位置に合わせ、メタルマスクが上面にな
るように固定した。続いて樹脂導電ボール９をメタルマ
スクの空孔に過不足なく振り込み、その状態で内部温度
が２４０℃に保たれたＮ2 リフロー装置に約１０分間投
入し、樹脂導電ボール９をパッケージ側導電材料１７を
介して固着した。次に、マザーボード１５となるプリン
ト基板のマザーボード接続端子１６上には、マザーボー
ド側導電材料１８として、４０Ｐｂ−６０Ｓｎの組成の
はんだをスクリーン印刷法であらかじめ形成しておき、
接合面にフラックス樹脂を薄く塗布した後、図示しない
自動チップマウント装置にて、樹脂導電ボール９が固定
されたＢＧＡパッケージＰのボール配列面とマザーボー
ド１５（プリント基板）のマザーボード接続端子１６の
配列面が向き合うようにして、所定の位置に仮固定し
た。その状態で内部温度が２１５℃に保たれた図示しな
いＶＰＳリフロー装置に約１０分間投入し、ＢＧＡパッ
ケージＰとマザーボード１５（プリント基板）を接合固
定した。その後フラックスを溶剤で洗浄、除去し、図７
に例示された製品を得た。
【００４０】この第２の実施の形態の場合には、ＢＧＡ
パッケージＰとマザーボード１５とが、樹脂導電ボール
９を介して接合されるので、両者間に熱膨張係数の差異
がある場合に発生する熱応力が、樹脂導電ボール９の中
心部を構成する低弾性率の樹脂ボール９−Ａの変形によ
って緩和されるので、大きな熱応力が、樹脂導電ボール
９と、ＢＧＡパッケージＰおよびマザーボード１５の双
方の接合部に作用することが回避され、破断等の障害の
発生が防止され、接合部の信頼性が向上する。
【００４１】特に、ＢＧＡパッケージＰのサイズが大き
い場合には、接合部に作用する熱応力も大きくなるの
で、大型のＢＧＡパッケージＰのマザーボード１５に対
する実装構造における接合部での信頼性の向上の効果が
大きくなる。換言すれば、接続領域の拡大が可能とな
り、端子密度を増大させることなく、ＢＧＡパッケージ
Ｐの接続端子数を増加させることができる、という効果
が得られる。
【００４２】また、図７においてパッケージ側導電材料
１７と、マザーボード側導電材料１８を省略し、図８に
例示されるように、樹脂ボール９−Ａと、導電層９−Ｂ
で構成される樹脂導電ボール９の最外層に、はんだ層９
−Ｃを形成しておき、接合時のリフロー操作において、
当該はんだ層９−Ｃが溶融することにより、溶融したは
んだが、前述のパッケージ側導電材料１７およびマザー
ボード側導電材料１８の代わりに接合材として機能する
構成とする場合には、パッケージ側導電材料１７および
マザーボード側導電材料１８の形成工程を省略でき、Ｂ
ＧＡパッケージＰの実装工程での原価を低減できる。
【００４３】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００４４】たとえば、導電性接続部材の形状として
は、上述の各実施の形態において例示した球形に限ら
ず、たとえば、図９に例示した円柱形、あるいは図１０
に例示される角柱形等、任意の形状とすることができ
る。
【００４５】すなわち、図９の場合には、円柱形樹脂９
０−Ａの表面を、導電層９０−Ｂにて被覆した構成の導
電性接続部材９０が示されている。また、図１０の場合
には、角柱形樹脂９１−Ａの表面を、導電層９１−Ｂに
て被覆した構成の導電性接続部材９１が示されている。
【００４６】また、導電性接続部材のコアとなる第１の
部材としては、単一構造の樹脂に限らず、複合構造の任
意の低弾性率の素材を用いてもよい。
【００４７】
【発明の効果】本発明の半導体装置によれば、半導体チ
ップのフリップチップ接続構造を有する半導体装置の信
頼性を向上させることができる、という効果が得られ
る。
【００４８】また、本発明の半導体装置によれば、比較
的サイズの大きな半導体チップのフリップチップ接続構
造を有する半導体装置の信頼性を向上させることができ
る、という効果が得られる。
【００４９】また、本発明の半導体装置によれば、半導
体チップの接続端子の配置密度を増大させることなく、
半導体チップのフリップチップ接続構造を有する半導体
装置の信頼性を向上させることができる、という効果が
得られる。
【００５０】また、本発明の半導体装置によれば、実装
基板に対してＢＧＡ接続されるＢＧＡパッケージを有す
る半導体装置の信頼性を向上させることができる、とい
う効果が得られる。
【００５１】また、本発明の半導体装置によれば、比較
的サイズの大きな半導体パッケージと実装基板とをＢＧ
Ａ接続した構造を有する半導体装置の信頼性を向上させ
ることができる、という効果が得られる。
【００５２】また、本発明の半導体装置によれば、半導
体パッケージにおける接続端子の配置密度を増大させる
ことなく、半導体パッケージと実装基板とをＢＧＡ接続
した構造を有する半導体装置の信頼性を向上させること
ができる、という効果が得られる。
【００５３】本発明の半導体装置の製造方法によれば、
半導体チップのフリップチップ接続構造を有する半導体
装置の信頼性を向上させることができる、という効果が
得られる。
【００５４】また、本発明の半導体装置の製造方法によ
れば、比較的サイズの大きな半導体チップのフリップチ
ップ接続構造を有する半導体装置の信頼性を向上させる
ことができる、という効果が得られる。
【００５５】また、本発明の半導体装置の製造方法によ
れば、半導体チップの接続端子の配置密度を増大させる
ことなく、半導体チップのフリップチップ接続構造を有
する半導体装置の信頼性を向上させることができる、と
いう効果が得られる。
【００５６】また、本発明の半導体装置の製造方法によ
れば、実装基板に対してＢＧＡ接続されるＢＧＡパッケ
ージを有する半導体装置の信頼性を向上させることがで
きる、という効果が得られる。
【００５７】また、本発明の半導体装置の製造方法によ
れば、比較的サイズの大きな半導体パッケージと実装基
板とをＢＧＡ接続した構造を有する半導体装置の信頼性
を向上させることができる、という効果が得られる。
【００５８】また、本発明の半導体装置の製造方法によ
れば、半導体パッケージにおける接続端子の配置密度を
増大させることなく、半導体パッケージと実装基板とを
ＢＧＡ接続した構造を有する半導体装置の信頼性を向上
させることができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である半導体装置の
製造方法を例示した断面図である。
【図２】本発明の第１の実施の形態である半導体装置の
製造方法を例示した断面図である。
【図３】本発明の第１の実施の形態である半導体装置の
製造方法を例示した断面図である。
【図４】本発明の第１の実施の形態である半導体装置の
製造方法を例示した断面図である。
【図５】本発明の第１の実施の形態である半導体装置の
製造方法を例示した断面図である。
【図６】本発明の第１の実施の形態の半導体装置の一部
を拡大して例示した断面図である。
【図７】本発明の第２の実施の形態である半導体装置の
構造の一例を示す断面図である。
【図８】本発明の半導体装置における導電性接続部材の
変形例を示す断面図である。
【図９】本発明の半導体装置における導電性接続部材の
変形例を示す外観斜視図である。
【図１０】本発明の半導体装置における導電性接続部材
の変形例を示す外観斜視図である。
【符号の説明】
１ 半導体チップ ２ 電極部 ３ 半導体チップ保護膜 ４ はんだボール ５ 配線基板 ５ａ 配線構造 ６ 配線基板接続端子 ７ ソルダーレジスト ８ 絶縁性樹脂 ９ 樹脂導電ボール（導電性接続部材） ９−Ａ 樹脂ボール（第１の部材） ９−Ｂ 導電層（第２の部材） ｍ１ 無電解ニッケルめっき層 ｍ２ 金めっき層 ９−Ｃ はんだ層 １０ 半導体チップ側導電材料（導電性材料） １１ 配線基板側導電材料（導電性材料） １２ ヒートシンク １３ 熱伝導性接着剤 １４ 接続端子 １５ マザーボード（実装基板） １６ マザーボード接続端子 １７ パッケージ側導電材料（導電性材料） １８ マザーボード側導電材料（導電性材料） ９０ 導電性接続部材 ９０−Ａ 円柱形樹脂（第１の部材） ９０−Ｂ 導電層（第２の部材） ９１ 導電性接続部材 ９１−Ａ 角柱形樹脂（第１の部材） ９１−Ｂ 導電層（第２の部材） Ｐ ＢＧＡパッケージ（半導体パッケージ）

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 低弾性率の第１の部材と、この第１の部
    材を覆う少なくとも一層の導電性の第２の部材からなる
    導電性接続部材を介して、半導体チップと、この半導体
    チップの担体となる配線基板とを接合もしくは接着固定
    してなることを特徴とする半導体装置。
  2. 【請求項２】 低弾性率の第１の部材と、この第１の部
    材を覆う少なくとも一層の導電性の第２の部材からなる
    導電性接続部材を介して、半導体チップを搭載した半導
    体パッケージと、前記半導体パッケージが実装される実
    装基板とを接合もしくは接着固定してなることを特徴と
    する半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、前記導電性接続部材を構成する前記第１の部材は
    ほぼ球形の樹脂からなり、前記第２の部材は金属層から
    なることを特徴とする半導体装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    において、前記導電性接続部材を構成する前記第２の部
    材は、ニッケルめっき層と、このニッケルめっき層を覆
    う金めっき層からなることを特徴とする半導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、前
    記半導体チップおよび前記配線基板の各々における前記
    導電性接続部材に対する接続部には、導電性材料が配置
    され、前記導電性材料によって、前記導電性接続部材と
    前記半導体チップおよび前記配線基板との接合もしくは
    接着固定が行われるようにしたことを特徴とする半導体
    装置。
  6. 【請求項６】 請求項２記載の半導体装置において、前
    記半導体パッケージおよび前記実装基板の各々における
    前記導電性接続部材に対する接続部には、導電性材料が
    配置され、前記導電性材料によって、前記導電性接続部
    材と前記半導体パッケージおよび前記実装基板との接合
    もしくは接着固定が行われるようにしたことを特徴とす
    る半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置において、前
    記導電性接続部材を構成する前記第２の部材の表面はは
    んだ層で覆われ、はんだリフローによって溶融した前記
    はんだ層から供給されるはんだによって、前記導電性接
    続部材と前記半導体チップおよび前記配線基板の各々と
    の接合もしくは接着固定が行われるようにしたことを特
    徴とする半導体装置。
  8. 【請求項８】 請求項２記載の半導体装置において、前
    記導電性接続部材を構成する前記第２の部材の表面はは
    んだ層で覆われ、はんだリフローによって溶融した前記
    はんだ層から供給されるはんだによって、前記導電性接
    続部材と前記半導体パッケージおよび前記実装基板の各
    々との接合もしくは接着固定が行われるようにしたこと
    を特徴とする半導体装置。
  9. 【請求項９】 半導体チップと、この半導体チップの担
    体となる配線基板とを、低弾性率の第１の部材と、この
    第１の部材を覆う少なくとも一層の導電性の第２の部材
    からなる導電性接続部材により接合もしくは接着固定す
    ることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 半導体チップを搭載した半導体パッケ
    ージと、前記半導体パッケージが実装される実装基板と
    を、低弾性率の第１の部材と、この第１の部材を覆う少
    なくとも一層の導電性の第２の部材からなる導電性接続
    部材により接合もしくは接着固定することを特徴とする
    半導体装置の製造方法。
JP32832196A 1996-12-09 1996-12-09 半導体装置および半導体装置の製造方法 Pending JPH10173006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32832196A JPH10173006A (ja) 1996-12-09 1996-12-09 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32832196A JPH10173006A (ja) 1996-12-09 1996-12-09 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10173006A true JPH10173006A (ja) 1998-06-26

Family

ID=18208941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32832196A Pending JPH10173006A (ja) 1996-12-09 1996-12-09 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10173006A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034732A (ko) * 1997-10-30 1999-05-15 윤종용 금속 입자를 이용한 플립칩 접속 방법
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
US6483191B2 (en) 2000-05-30 2002-11-19 Nec Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP2004031474A (ja) * 2002-06-24 2004-01-29 Tdk Corp 電子部品及びその製造方法
US6774314B2 (en) * 2001-05-10 2004-08-10 Mitsubishi Denki Kabushiki Kaisha Electronic device and coupler
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP2005026702A (ja) * 2000-06-12 2005-01-27 Hitachi Ltd 電子機器および半導体装置および半導体モジュール
US7038144B2 (en) 2000-11-08 2006-05-02 Sharp Kabushiki Kaisha Electronic component and method and structure for mounting semiconductor device
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7122896B2 (en) 2003-08-21 2006-10-17 Seiko Epson Corporation Mounting structure of electronic component, electro-optic device, electronic equipment, and method for mounting electronic component
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
JP2009049285A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 実装構造体及び実装構造体の製造方法
US7671477B2 (en) 2005-05-12 2010-03-02 Nec Corporation Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JP2010063154A (ja) * 2007-10-19 2010-03-18 Seiko Epson Corp 電子部品とその実装構造及び実装方法
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010187133A (ja) * 2009-02-10 2010-08-26 Seiko Epson Corp 電子部品の実装構造、及び電子部品の実装方法
WO2012014331A1 (ja) * 2010-07-28 2012-02-02 株式会社アドバンテスト コンタクトシート、プローブ、半導体ウェハ試験装置、コンタクトシートの製造方法、及び半導体ウェハの試験方法
CN104966702A (zh) * 2014-03-28 2015-10-07 株式会社吉帝伟士 半导体封装件
CN109219230A (zh) * 2017-07-03 2019-01-15 三星电机株式会社 多层印刷电路板

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990034732A (ko) * 1997-10-30 1999-05-15 윤종용 금속 입자를 이용한 플립칩 접속 방법
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
US6483191B2 (en) 2000-05-30 2002-11-19 Nec Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP2005026702A (ja) * 2000-06-12 2005-01-27 Hitachi Ltd 電子機器および半導体装置および半導体モジュール
US7038144B2 (en) 2000-11-08 2006-05-02 Sharp Kabushiki Kaisha Electronic component and method and structure for mounting semiconductor device
US6774314B2 (en) * 2001-05-10 2004-08-10 Mitsubishi Denki Kabushiki Kaisha Electronic device and coupler
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP2004031474A (ja) * 2002-06-24 2004-01-29 Tdk Corp 電子部品及びその製造方法
US7122896B2 (en) 2003-08-21 2006-10-17 Seiko Epson Corporation Mounting structure of electronic component, electro-optic device, electronic equipment, and method for mounting electronic component
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US7776735B2 (en) 2004-08-30 2010-08-17 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7671477B2 (en) 2005-05-12 2010-03-02 Nec Corporation Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JP2009049285A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 実装構造体及び実装構造体の製造方法
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010063154A (ja) * 2007-10-19 2010-03-18 Seiko Epson Corp 電子部品とその実装構造及び実装方法
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8274201B2 (en) 2007-10-19 2012-09-25 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010187133A (ja) * 2009-02-10 2010-08-26 Seiko Epson Corp 電子部品の実装構造、及び電子部品の実装方法
WO2012014331A1 (ja) * 2010-07-28 2012-02-02 株式会社アドバンテスト コンタクトシート、プローブ、半導体ウェハ試験装置、コンタクトシートの製造方法、及び半導体ウェハの試験方法
JPWO2012014331A1 (ja) * 2010-07-28 2013-09-09 株式会社アドバンテスト コンタクトシート、プローブ、半導体ウェハ試験装置、コンタクトシートの製造方法、及び半導体ウェハの試験方法
CN104966702A (zh) * 2014-03-28 2015-10-07 株式会社吉帝伟士 半导体封装件
KR20150112861A (ko) * 2014-03-28 2015-10-07 가부시키가이샤 제이디바이스 반도체 패키지
JP2015195368A (ja) * 2014-03-28 2015-11-05 株式会社ジェイデバイス 半導体パッケージ
US10134710B2 (en) 2014-03-28 2018-11-20 J-Devices Corporation Semiconductor package
CN111627871A (zh) * 2014-03-28 2020-09-04 株式会社吉帝伟士 半导体封装件
CN109219230A (zh) * 2017-07-03 2019-01-15 三星电机株式会社 多层印刷电路板
CN109219230B (zh) * 2017-07-03 2023-11-28 三星电机株式会社 多层印刷电路板

Similar Documents

Publication Publication Date Title
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
US20020190377A1 (en) Circuit device and method for fabricating the same
JPH10135613A (ja) 配線基板
JP2003007922A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
US9018761B2 (en) Semiconductor device
JP2000174052A (ja) 半導体チップ及び半導体チップの製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP4172238B2 (ja) 電子部品の実装構造
JPH10209591A (ja) 配線基板
JP3719806B2 (ja) 配線基板
JP3417292B2 (ja) 半導体装置
JPH10256259A (ja) マルチチップモジュールの製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JP3582286B2 (ja) 配線基板の製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JPH10116927A (ja) 接続端子及びその形成方法
JP2003133656A (ja) 半導体素子の実装構造
JP2000100868A (ja) 半導体装置およびその製造方法