CN109219230B - 多层印刷电路板 - Google Patents
多层印刷电路板 Download PDFInfo
- Publication number
- CN109219230B CN109219230B CN201711190331.6A CN201711190331A CN109219230B CN 109219230 B CN109219230 B CN 109219230B CN 201711190331 A CN201711190331 A CN 201711190331A CN 109219230 B CN109219230 B CN 109219230B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductor pattern
- laminate
- laminated
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 238000002844 melting Methods 0.000 claims abstract description 31
- 230000008018 melting Effects 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 336
- 239000004020 conductor Substances 0.000 claims description 90
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000003475 lamination Methods 0.000 description 16
- 238000007747 plating Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000012744 reinforcing agent Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 4
- OJMOMXZKOWKUTA-UHFFFAOYSA-N aluminum;borate Chemical compound [Al+3].[O-]B([O-])[O-] OJMOMXZKOWKUTA-UHFFFAOYSA-N 0.000 description 4
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 4
- 229910000019 calcium carbonate Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- ZLNQQNXFFQJAID-UHFFFAOYSA-L magnesium carbonate Chemical compound [Mg+2].[O-]C([O-])=O ZLNQQNXFFQJAID-UHFFFAOYSA-L 0.000 description 4
- 239000001095 magnesium carbonate Substances 0.000 description 4
- 229910000021 magnesium carbonate Inorganic materials 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000004927 clay Substances 0.000 description 2
- 229910052570 clay Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- VTHJTEIRLNZDEV-UHFFFAOYSA-L magnesium dihydroxide Chemical compound [OH-].[OH-].[Mg+2] VTHJTEIRLNZDEV-UHFFFAOYSA-L 0.000 description 2
- 239000000347 magnesium hydroxide Substances 0.000 description 2
- 229910001862 magnesium hydroxide Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- 239000012766 organic filler Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000454 talc Substances 0.000 description 2
- 229910052623 talc Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种多层印刷电路板。根据本发明的一个方面的多层印刷电路板包括：第一层叠体；第二层叠体，布置于第一层叠体上；接合绝缘层，用于使第一层叠体与第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于接合绝缘层以使第一层叠体与第二层叠体相互电连接。
Description
技术领域
本发明涉及一种多层印刷电路板。
背景技术
通常，多层印刷电路板通过在芯基板上依次层叠多个层积(build-up)层而生产。将这种通过依次层叠层积层而生产多层印刷电路板的方法可称之为依序层叠工艺。
在利用依序层叠工艺制造多层印刷电路板的情况下，如果层数增加，则层叠工序数也会增加。由于这样的层叠工序对早已层叠放置的部分也进行加热，所以可能会引起非必要而又无法预测的变形。这种变形越多，层间匹配越加困难。
尤其，对于层叠数目相比于封装件用多层印刷电路板而较多的服务器或电子用多层印刷电路板而言，上述问题增多，从而导致收率下降。
[现有技术文献]
[专利文献]
韩国公开专利公报第10-2011-0066044号(2011.06.16)
发明内容
根据本发明的实施例，可提供一种制造收率得到提高的多层印刷电路板。
并且，根据本发明的另一实施例，可提供一种导体图案层与层积柱体之间的结合力得到提高的多层印刷电路板。
根据本发明的一实施例的多层印刷电路板包括：第一层叠体；第二层叠体，布置于所述第一层叠体上；接合绝缘层，用于使所述第一层叠体与所述第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于所述接合绝缘层以使所述第一层叠体与所述第二层叠体相互电连接。
根据本发明的另一实施例的多层印刷电路板，即，由导体图案层、用于使相邻的所述导体图案层相互电绝缘的绝缘层、用于使相邻的所述导体图案层相互实现层间连接的层间连接部分别形成为多个层的多层印刷电路板中，多层的所述层间连接部中的任意一层为金属接合部，所述金属接合部包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，多层的所述层间连接部中的其余层为贯通所述绝缘层的层积柱体。
根据本发明的多层印刷电路板的制造收率能够得到提高。
根据本发明的多层印刷电路板的导体图案层与层积柱体之间的结合力能够得到提高。
附图说明
图1为表示根据本发明的一个实施例的多层印刷电路板的图。
图2为放大示出图1的A部分的图。
图3为表示根据本发明的另一实施例的多层印刷电路板的图。
图4至图14为依序表示根据本发明的一个实施例的多层印刷电路板的制造方法的图。
符号说明
1至10：第一导体图案层至第十导体图案层
11至19：第一层积绝缘层至第九层积绝缘层
21至29：第一层积柱体至第九层积柱体
30：接合绝缘层 40：金属接合部
41：接合柱体 41′：芯
42：接合层 51：第一层叠体
52：第二层叠体 R：槽部
SR：阻焊剂层 C：载体
CF：超薄金属层 S：支撑板
1000、2000：多层印刷电路板
具体实施方式
本发明中使用的术语仅仅用于描述特定的实施例，并非试图限定本发明。除非在文章脉络中另有明确的含义，否则单数型表述包括复数型含义。应当理解在本发明中，“包括”或“具有”等术语用于指代说明书中记载的特征、数字、步骤、操作、构成要素、部件或者其组合的存在性，并非预先排除一个或者更多个其他特征或数字、步骤、操作、构成要素、部件或者其组合的可存在性或者可附加性。另外，在整个说明书中，“在……上”表示位于对象部分的上方或者下方，并非意指必须以重力方向为基准而位于上侧。
并且，所谓的“结合”，在各个构成要素之间的接触关系中不仅表示各个构成要素之间以物理方式直接地接触的情形，而且还使用为涵盖如下情形的含义：其他构成要素夹设于各个构成要素之间，从而构成要素分别接触于该其他构成要素。
附图中示出的各个构成要素的大小及厚度被任意表示以便于描述，本发明并非必须限定于图示情形。
以下，参照附图详细说明根据本发明的印刷电路板的实施例，在参照附图而描述的过程中，对相同或者对应的构成要素赋予相同的附图标记，并省略与之相关的重复性说明。
多层印刷电路板
(一个实施例)
图1为表示根据本发明的一个实施例的多层印刷电路板的图。图2为放大示出图1的A部分的图。
参照图1，根据本发明的一个实施例的多层印刷电路板1000包括第一层叠体51、第二层叠体52、接合绝缘层30及金属接合部40。
第一层叠体51和第二层叠体52分别包括：至少两个导体图案层；层积绝缘层，夹设于相邻的导体图案层之间；层积柱体(build-up pillar)，形成于层积绝缘层，以使相邻的导体图案层相互电连接。
在根据本实施例的多层印刷电路板1000中，多个导体图案层1、2、3、4、5、6、7、8、9、10可根据位置而被区分为内部图案层和外部图案层。内部图案层形成于根据本实施例的多层印刷电路板1000的内部，外部图案层形成于根据本实施例的多层印刷电路板1000的最外廓。外部图案层可被称为最上层的导体图案层和最下层的导体图案层。
另外，在根据本实施例的多层印刷电路板1000中，多个层积绝缘层11、12、13、14、15、16、17、18、19可根据位置而被区分为内部层积绝缘层和外部层积绝缘层。内部层积绝缘层形成于根据本实施例的多层印刷电路板1000的内部，外部层积绝缘层形成于根据本实施例的多层印刷电路板1000的最外廓。外部层积绝缘层可被称为最上层的层积绝缘层和最下层的层积绝缘层。
而且，在根据本实施例的多层印刷电路板1000中，可根据位置将多个层积柱体21、22、23、24、25、26、27、28、29被区分为内部层积柱体和外部层积柱体。内部层积柱体形成于根据本实施例的多层印刷电路板1000的内部，外部层积柱体形成于根据本实施例的多层印刷电路板1000的最外廓。外部层积柱体可被称为最上层的层积柱体和最下层的层积柱体。
以下，在需要对多个导体图案层1、2、3、4、5、6、7、8、9、10加以区分的情况下，为了便于说明，以图1为基准，沿着从上部朝向下部的方向，将各个导体图案层称为第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10。即，将最上层的导体图案层称为第一导体图案层1，并将最下层的导体图案层称为第十导体图案层10。布置于第一导体图案层1与第十导体图案层10之间的第二导体图案层至第九导体图案层2、3、4、5、6、7、8、9相当于如上所述的内部图案层。
基于相同的标准，沿着图1中从上部朝向下部的方向，将多个层积绝缘层11、12、13、14、15、16、17、18、19分别称为第一层积绝缘层至第九层积绝缘层11、12、13、14、15、16、17、18、19，并且，沿着图1中从上部朝向下部的方向，将多个层积柱体21、22、23、24、25、26、27、28、29分别称为第一层积柱体至第九层积柱体21、22、23、24、25、26、27、28、29。
然而，在无需对第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10之间加以区分的情况下，将它们统称为导体图案层，并且在无需对第一层积绝缘层至第九层积绝缘层11、12、13、14、15、16、17、18、19之间加以区分的情况下，将它们统称为层积绝缘层，而且在无需对第一层积柱体至第九层积柱体21、22、23、24、25、26、27、28、29之间加以区分的情况下，将它们统称为层积柱体。
导体图案层1、2、3、4、5、6、7、8、9、10分别形成于各个层积绝缘层11、12、13、14、15、16、17、18、19。导体图案层1、2、3、4、5、6、7、8、9、10包括过孔焊盘(via pad)、信号图案、功率图案、接地图案及外部连接端子中的至少一个。
导体图案层1、2、3、4、5、6、7、8、9、10可由电学特性优良的铜(Cu)、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铂(Pt)等形成。在此，多个导体图案层1、2、3、4、5、6、7、8、9、10既可以均由相同的材料形成，也可以使形成其中的任意一个导体图案层的物质不同于形成其中的另一个导体图案层的物质。
第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10可以均由相同的图案形成，然而根据设计上的需要，也可以由互不相同的图案形成。
此外，在图1等图中图示成内部图案层总共形成为8层，然而这只是示例性情形的图示。即，内部图案层的数目可根据设计上的需求等而实现多样的变更。
最上层的导体图案层1和最下层的导体图案层10分别埋设于最上层的层积绝缘层11和最下层的层积绝缘层19。而且，最上层的导体图案层1和最下层的导体图案层10各自的一个表面可向最上层的层积绝缘层11和最下层的层积绝缘层19各自的一个表面暴露。
即将后述地，作为最上层的导体图案层的第一导体图案层1和作为最下层的导体图案层的第十导体图案层10分别为在第二层叠体52和第一层叠体51的形成工序中最优先形成的构成要素。因此，第一导体图案层1和第十导体图案层10分别被埋设于第一层积绝缘层11和第九层积绝缘层19，且各自的一个表面向第一层积绝缘层11的一个表面和第九层积绝缘层19的一个表面暴露。
在此，在最上层的导体图案层1和最下层的导体图案层10各自的一个表面可形成有槽部R。即，在第一导体图案层1和第十导体图案层10各自的一个表面形成有槽部R。
参照图1和图2，槽部R以如下方式布置：第一导体图案层1的上表面相对于第一层积绝缘层11的上表面而布置于下部。槽部R遍及第一导体图案层1的整个上表面而形成。在第一导体图案层1由与载体(图4的C)的超薄金属层(图4的CF)相同的物质形成的情况下，当从第二层叠体52蚀刻去除超薄金属层(图4的CF)时，第一导体图案层1的一部分也一起被除去，从而会形成上述的槽部R。
层积绝缘层11、12、13、14、15、16、17、18、19夹设于相邻的导体图案层1、2、3、4、5、6、7、8、9、10之间，以使相邻的导体图案层1、2、3、4、5、6、7、8、9、10相互电绝缘。即，第一层积绝缘层11形成于第一导体图案层1与第二导体图案层2之间，以使相邻的第一导体图案层1与第二导体图案层2相互电绝缘。
层积绝缘层11、12、13、14、15、16、17、18、19包含电绝缘性树脂。层积绝缘层11、12、13、14、15、16、17、18、19可由包含环氧树脂等绝缘性树脂的预浸材料(Prepreg；PPG)形成。或者，层积绝缘层11、12、13、14、15、16、17、18、19可由包含环氧树脂等绝缘性树脂的味之素层积膜(ABF：Ajinomoto Build-up Film)之类的层积膜形成。或者，层积绝缘层11、12、13、14、15、16、17、18、19也可以是包含感光性绝缘树脂的感光性绝缘层。
层积绝缘层11、12、13、14、15、16、17、18、19可包括电绝缘性树脂中含有的补强剂。补强剂可以是玻璃布(glass cloth)、玻璃纤维(glass fiber)、无机填料及有机填料中的任意一个。补强剂可增强层积绝缘层11、12、13、14、15、16、17、18、19的刚性并降低热膨胀系数。
作为无机填料，可使用从由如下的物质构成的组中选择的任意一种：二氧化硅(SiO2)、氧化铝(Al2O3)、碳化硅(SiC)、硫酸钡(BaSO4)、滑石、粘土、云母粉、氢氧化铝(AlOH3)、氢氧化镁(Mg(OH)2)、碳酸钙(CaCO3)、碳酸镁(MgCO3)、氧化镁(MgO)、氮化硼(BN)、硼酸铝(AlBO3)、钛酸钡(BaTiO3)及锆酸钙(CaZrO3)。
层积柱体21、22、23、24、25、26、27、28、29形成于各个层积绝缘层11、12、13、14、15、16、17、18、19。层积柱体21、22、23、24、25、26、27、28、29使相邻的导体图案层1、2、3、4、5、6、7、8、9、10相互电连接。例如，第一层积柱体21使相邻的第一导体图案层1与第二导体图案层2相互电连接。在这种意义下，本发明的层积柱体21、22、23、24、25、26、27、28、29相当于普通的印刷电路板的层间信号传递路径。
层积柱体21、22、23、24、25、26、27、28、29可由电学特性优良的铜(Cu)、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铂(Pt)等形成。在此，多个层积柱体21、22、23、24、25、26、27、28、29既可以均由相同的材料形成，也可以使形成其中的任意一个层积柱体的物质不同于形成其中的另一个层积柱体的物质。
层积柱体21、22、23、24、25、26、27、28、29可形成为圆柱形状，然而并非限定于此。即将后述，本实施例中采用的层积柱体21、22、23、24、25、26、27、28、29的制造方法不同于以如下方式形成的普通的过孔的制造方法：通过钻孔(drilling)而在绝缘层中形成通孔，然后将导电性物质形成于通孔。即，本实施例中采用的层积柱体21、22、23、24、25、26、27、28、29可形成于通过光刻工艺而形成开口的阻镀剂(plating resist，图5的DF)，在进行光刻工艺的曝光工序时，可根据掩膜的形状而使阻镀剂的开口的形状多样地变形，因此本实施例的层积柱体21、22、23、24、25、26、27、28、29的横截面可相对容易地以多样的形状形成。
第一层叠体51包括：第六导体图案层至第十导体图案层6、7、8、9、10；第六层积绝缘层至第九层积绝缘层16、17、18、19；以及第六层积柱体至第九层积柱体26、27、28、29。第二层叠体52包括：第一导体图案层至第五导体图案层1、2、3、4、5；第一层积绝缘层至第五层积绝缘层11、12、13、14、15；以及第一层积柱体至第五层积柱体21、22、23、24、25。而且，第二层叠体52布置于第一层叠体51上。
图1等中示出的第一层叠体51和第二层叠体52各自的导体图案层的数目、层积绝缘层的数目及层积柱体的数目只是示例性的数目，因此其可以根据设计上的需求而多样地变更。
通过利用到载体(图4的C)的普通的无芯层积工艺，分别形成第一层叠体51和第二层叠体52。对此，将会在后面阐述。
本实施例中应用的第一层叠体51和第二层叠体52分别作为最终产品即根据本实施例的多层印刷电路板100的中间产物，可被称为中间基板或半体基板等。
接合绝缘层30用于使第一层叠体51与第二层叠体52结合。即将后述，当第一层叠体51和第二层叠体52各自的制造步骤完成时，各个层积绝缘层11、12、13、14、15、16、17、18、19成为完全固化(C-stage)状态，从而接合性减弱。因此，本实施例的接合绝缘层30按使第一层叠体51与第二层叠体52相互结合的方式形成于两者之间。
接合绝缘层30包含电绝缘性树脂。接合绝缘层30可由包含环氧树脂等绝缘性树脂的预浸材料(Prepreg；PPG)形成。或者，接合绝缘层30可由包含环氧树脂等绝缘性树脂的味之素层积膜(ABF：Ajinomoto Build-up Film)之类的层积膜形成。或者，接合绝缘层30也可以是包含感光性绝缘树脂的感光性绝缘层。或者，接合绝缘层30可由非导电膏(NCP：NonConductive Paste)或非导电膜(NCF：Non Conductive Film)形成。
接合绝缘层30可包括电绝缘性树脂中含有的补强剂。补强剂可以是玻璃布、玻璃纤维、无机填料及有机填料中的任意一个。补强剂可增强接合绝缘层30的刚性并使热膨胀系数降低。
作为无机填料，可使用从由如下的物质构成的组中选择的任意一种：二氧化硅(SiO2)、氧化铝(Al2O3)、碳化硅(SiC)、硫酸钡(BaSO4)、滑石、粘土、云母粉、氢氧化铝(AlOH3)、氢氧化镁(Mg(OH)2)、碳酸钙(CaCO3)、碳酸镁(MgCO3)、氧化镁(MgO)、氮化硼(BN)、硼酸铝(AlBO3)、钛酸钡(BaTiO3)及锆酸钙(CaZrO3)。
接合绝缘层30与层积绝缘层11、12、13、14、15、16、17、18、19可以均利用相同的绝缘材料而形成，然而也可以利用互不相同的绝缘材料而形成。作为前者之例，接合绝缘层30和层积绝缘层11、12、13、14、15、16、17、18、19可以均由ABF形成。作为后者之例，接合绝缘层30可由感光性绝缘层形成，层积绝缘层11、12、13、14、15、16、17、18、19可由ABF形成。
金属接合部40包含高熔点金属及熔融点低于高熔点金属的熔融点的低熔点金属，并以使第一层叠体51与第二层叠体52相互电连接的方式形成于接合绝缘层30。
参照图1，金属接合部40贯通接合绝缘层30而分别接触于第一层叠体51的第六导体图案层6和第二层叠体52的第五层积柱体25，从而使第一层叠体51与第二层叠体52相互电连接。
此外，图1中示出本实施例的金属接合部40分别接触于第六导体图案层6和第五层积柱体25的情形，然而这只是示例性情形的图示。即，不同于如图1所示的情形，本实施例的金属接合部40也可以分别接触于第六导体图案层6和第五导体图案层5。
高熔点金属可由电学特性优良的铜(Cu)、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铂(Pt)等形成。高熔点金属可与上述导体图案层1、2、3、4、5、6、7、8、9、10或层积柱体21、22、23、24、25、26、27、28、29的构成物质相同，但是也可以不同。
低熔点金属的熔融点低于高熔点金属的熔融点。低熔点金属在接合第一层叠体51与第二层叠体52时可被熔融至少一部分。而且，熔融的低熔点金属在熔融的低熔点金属与高熔点金属之间、熔融的低熔点金属与导体图案层1、2、3、4、5、6、7、8、9、10之间或者熔融的低熔点金属与层积柱体21、22、23、24、25、26、27、28、29之间形成金属间化合物(Inter-Metallic Compound；IMC)。
低熔点金属可利用焊料材质构成。其中，“焊料”表示可使用于焊接的金属材料，其可以是包含铅(Pb)的合金，然而也可以不包含铅。例如，焊料可以是从锡(Sn)、银(Ag)、铜(Cu)或者从这些金属中选择的金属的合金。具体而言，本实施例中使用的焊料可以是相对于焊料总量的锡(Sn)含量为90％以上的锡、银、铜合金。
在此，金属接合部40可包括：接合柱体41，由高熔点金属形成；接合层42，由低熔点金属形成，并形成于接合柱体41上。即，金属接合部40可由包含接合柱体41和接合层42的结构形成，所述接合柱体41具有与层积柱体21、22、23、24、25、26、27、28、29类似的形状，所述接合层42形成于接合柱体41上。接合柱体41由上述高熔点金属形成，接合层42由上述低熔点金属形成。
参照图1，接合柱体41形成于第六导体图案层6上，从而与第六导体图案层6接触。接合层42的下表面接触于接合柱体41，且上表面接触于第五层积柱体25。然而，图1只是示例性情形的图示，因此本申请发明并非限定于此。
阻焊剂层SR分别形成于最上层的层积绝缘层11和最下层的层积绝缘层19上，并形成有用于使最上层的导体图案层1和最下层的导体图案层10的至少一部分暴露的开口部O。阻焊剂层SR可包括热固化性绝缘树脂或光固化性绝缘树脂，而且还可以包括上述补强剂。
通过开口部O暴露的最上层的导体图案层1和最下层的导体图案层10分别相当于根据本实施例的多层印刷电路板1000的外部连接单元。
对于根据本实施例的多层印刷电路板1000而言，在将第一层叠体51和第二层叠体52分别分离形成之后，将两者连接到接合绝缘层30和金属接合部40。
因此，在最终生产作为最终产品的多层印刷电路板1000之前，可执行针对作为中间产物的第一层叠体51和第二层叠体52各自的不良检查，并可据此仅将判断为良品的第一层叠体51与第二层叠体52予以相互结合，因此能够降低制造成本及不良率。
(另一实施例)
图3为表示根据本发明的另一实施例的多层印刷电路板的图。
若将根据本实施例的多层印刷电路板2000与根据本发明的一实施例的多层印刷电路板1000进行比较，则金属接合部40不同，以下只针对金属接合部40进行描述。
关于本实施例中适用的第一层叠体51、第二层叠体52、第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10及第一层积绝缘层至第九层积绝缘层11、12、13、14、15、16、17、18、19及第一层积柱体至第九层积柱体21、22、23、24、25、26、27、28、29以及接合绝缘层30的描述，可直接适用本发明的前一实施例中的说明。
金属接合部40包括：芯41′，由高熔点金属形成；以及接合层42，由低熔点金属形成，并包围芯。
芯41′由高熔点金属形成。在图3中将芯41′的形状图示为球形，然而这只是示例性情形的图示。
接合层42由低熔点金属形成。图3所图示的接合层42的形状只是示例性的形状。即，如上所述，接合层42在将第一层叠体51与第二层叠体52进行接合时被熔融，被熔融的接合层42以包围芯41′的形状形成，并可根据重力、接合时的压力及低熔点金属与高熔点金属之间的表面能量差等而形成为多样的形状。
多层印刷电路板的制造方法
图4至图14为依序表示根据本发明的一个实施例的多层印刷电路板的制造方法的图。
具体而言，图4至图10为依序表示根据本发明的一个实施例的多层印刷电路板的制造方法中应用的第一层叠体的制造工序的图，图11和图12为表示将第一层叠体与第二层叠体进行接合的情形的图，图13和图14为表示接合工序之后的工序的图。
(第一层叠体的制造方法)
图4至图10为依序表示根据本发明的一个实施例的多层印刷电路板的制造方法中应用的第一层叠体的制造工序的图。
首先，参照图4，在载体C上形成第十导体图案层10。
载体C可以是执行无芯工艺的过程中使用到的普通的部件。即，载体C可包括：支撑板S；载体金属层，形成于支撑板S的两个表面；超薄金属层CF，形成于载体金属层。图4中仅将支撑板S及形成于支撑板S的两个表面的超薄金属层CF图示为本实施例中应用的载体C的结构，然而在支撑板S与超薄金属层CF之间还可以形成有上述载体金属层。或者，在支撑板S与超薄金属层CF之间可夹设有离型层。
在超薄金属层CF上形成阻镀剂，其中，所述阻镀剂在形成第十导体图案层的位置处形成有开口，之后进行将超薄金属层CF作为供电层的电解金属镀覆，第十导体图案层10可按上述的方式形成。然后，如果剥离阻镀剂，则可以形成图4的结构。
然后，参照图5至图8，在第十导体图案层10形成第九层积柱体29和第九层积绝缘层19。
参照图5，将在第九层积柱体的形成位置处形成有开口的阻镀剂DF形成于第十导体图案层10上。
参照图6，通过将第十导体图案层10作为供电层的电解金属镀覆来形成第九层积柱体29，并去除阻镀剂DF。
参照图7，在载体C上以覆盖第十导体图案层10和第九层积柱体29的方式形成第九层积绝缘层19。作为示例，ABF等通过层压设备而层叠于载体C上，从而可以形成第九层积绝缘层19。在层压(lamination)工序中，向ABF等施加压力和热，因此ABF等将会在层压工序过后成为完全固化状态(C-stage)。第九层积绝缘层19的厚度可大于第十导体图案层10和第九层积柱体29各自的厚度之和。
参照图8，研磨第九层积绝缘层19，以使第九层积柱体29的上表面暴露。可通过化学机械抛光(CMP：Chemical Mechanical Polishing)或喷砂(sandblast)等而执行研磨。
当采用上述制造过程时，第十导体图案层10与第九层积柱体29之间不会形成无电解金属镀层。即，将第十导体图案层10作为供电层，以自下而上(bottom-up)方式形成第九层积柱体29。因此，对于本实施例而言，第十导体图案层10与第九层积柱体29之间的结合力得到提升。即，由于不形成无电解金属镀层，所以能够防止无电解金属镀层的气孔所引起的导体图案层与层积柱体之间的结合力的减弱。
其次，参照图9，在第一层叠体51上形成接合柱体41、接合层42及接合绝缘层30。
第一层叠体51可通过反复执行上述图5至图8的工序而形成。
接合柱体41形成于第一层叠体51的第六导体图案层6。形成接合柱体41的方法可与上述用于形成第九层积柱体29的方法相同。接合柱体41和接合层42可利用一个阻镀剂而形成，也可以利用两种阻镀剂而形成，所述两种阻镀剂用于将接合柱体41和接合层42各自形成为金属镀覆体。
其次，参照图10，从载体C分离形成有接合层42和接合绝缘层30的第一层叠体51。由于在超薄金属层CF与支撑板S之间的界面处实现分离，所以超薄金属层CF以贴附于第一层叠体51的状态从支撑板S分离。
(接合工序)
图11和图12为表示将第一层叠体与第二层叠体进行接合的情形的图。
参照图11，布置第一层叠体51和第二层叠体52。
通过将本实施例中应用的第一层叠体51的制造方法同样地应用或者变形应用，可形成第二层叠体52。
第一层叠体51与第二层叠体52分别以使最终形成的导体图案层5、6相互对向的方式布置。因此，贴附于第一层叠体51的超薄金属层CF和贴附于第二层叠体52的超薄金属层CF将会布置于最下部和最上部。
可利用对齐标记等而布置第一层叠体51和第二层叠体52。
参照图12，向第一层叠体51及第二层叠体52施加热和压力，从而使两者接合。
在本工序中，与层积绝缘层11、12、13、14、15、16、17、18、19地，接合绝缘层30处于半固化状态，因此能够将第一层叠体51与第二层叠体52相互接合。可借助于本工序中的热和压力而使接合绝缘层30成为完全固化状态。并且，可借助于本工序中的热和压力而使形成接合层42的低熔点金属熔融。由此，可在接合层42与第五层积柱体25之间和/或接合层42与接合柱体41之间形成金属间化合物(IMC：Inter-Metallic Compound)。
另外，在前述的说明中，本实施例中适用的接合柱体41、接合层42及接合绝缘层30形成于第一层叠体51，然而可不同于此，接合柱体41、接合层42及接合绝缘层30也可以形成于第二层叠体52。或者，接合柱体41和接合层42可形成于第一层叠体51，接合绝缘层30也可形成于第二层叠体52。
参照图13和图14，描述接合工序以后的工序。
参照图13，在进行接合工序之后，去除分别形成于第一导体图案层1和第十导体图案层10上的超薄金属层CF。可通过蚀刻去除超薄金属层CF。在超薄金属层CF与第一导体图案层1由相同的物质形成的情况下，当蚀刻去除超薄金属层CF时，第一导体图案层1的一部分也一同被去除。因此，在第一导体图案层1的上表面形成有槽部R。
参照图14，以覆盖第一导体图案层1的方式在第一层积绝缘层11上形成阻焊剂层SR。以覆盖第十导体图案层10的方式在第九层积绝缘层19上形成阻焊剂层SR。此时，在阻焊剂层SR形成开口部O，所述开口部O用于使第一导体图案层1和第十导体图案层10各自的一部分暴露。开口部O既可以通过光刻工艺而形成，也可以通过激光钻孔而形成。
以上，已对本发明的一个实施例进行了说明，然而但凡是在该技术领域中具备基本知识的人员，即可在不脱离权利要求书中记载的本发明的思想的范围内通过构成要素的附加、变更或删除等而对本发明进行多样地修改及变更，而这些也应认为包含于本发明的权利范围内。
Claims (13)
1.一种多层印刷电路板，其中，包括：
第一层叠体；
第二层叠体，布置于所述第一层叠体上；
接合绝缘层，用于使所述第一层叠体与所述第二层叠体相互接合；以及
金属接合部，包含芯以及接合层，所述芯利用高熔点金属形成，所述接合层利用熔融点低于所述高熔点金属的熔融点的低熔点金属形成，并包围所述芯，并且所述金属接合部形成于所述接合绝缘层以使所述第一层叠体与所述第二层叠体相互电连接，
所述接合层以与所述第一层叠体的至少一部分导体图案层和在所述第二层叠体形成的多个层积柱体中的与所述接合绝缘层相邻的至少一部分层积柱体均直接接合的方式包围所述芯，
在截面上，所述接合层的与所述导体图案层直接接合的下侧的宽度大于所述接合层的与所述层积柱体直接接合的上侧的宽度。
2.如权利要求1所述的多层印刷电路板，其中，
所述低熔点金属包含锡。
3.如权利要求1所述的多层印刷电路板，其中，所述第一层叠体和所述第二层叠体分别包括：
至少两个所述导体图案层；
层积绝缘层，夹设于相邻的所述导体图案层之间；以及
所述多个层积柱体，形成于所述层积绝缘层，以使相邻的所述导体图案层相互电连接。
4.如权利要求3所述的多层印刷电路板，其中，
所述导体图案层、所述多个层积柱体及所述高熔点金属分别包含铜。
5.如权利要求3所述的多层印刷电路板，其中，
布置于所述多层印刷电路板的最上层和最下层的所述导体图案层分别埋设于被布置在所述多层印刷电路板的最上层和最下层的各个所述层积绝缘层，
最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面在最上层的所述层积绝缘层和最下层的所述层积绝缘层各自的一个表面暴露。
6.如权利要求5所述的多层印刷电路板，其中，在最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面形成有槽部。
7.如权利要求5所述的多层印刷电路板，其中，还包括：
阻焊剂层，分别形成于最上层的所述层积绝缘层和最下层的所述层积绝缘层上，并形成有用于使最上层的所述导体图案层和最下层的所述导体图案层的至少一部分暴露的开口部。
8.一种多层印刷电路板，所述多层印刷电路板由导体图案层、用于使相邻的所述导体图案层相互电绝缘的绝缘层、用于使相邻的所述导体图案层相互实现层间连接的层间连接部分别形成为多个层，其中，
多层的所述层间连接部中的任意一层为金属接合部，所述金属接合部包含芯以及接合层，所述芯利用高熔点金属形成，所述接合层利用熔融点低于所述高熔点金属的熔融点的低熔点金属形成，并包围所述芯，
多层的所述层间连接部中的其余层为贯通所述绝缘层的多个层积柱体，
所述接合层以与一侧的所述导体图案层中的与所述金属接合部相邻的至少一部分导体图案层以及另一侧的所述多个层积柱体中的与所述金属接合部相邻的至少一部分层积柱体均直接接合的方式包围所述芯，
在截面上，所述接合层的与所述导体图案层直接接合的一侧的宽度大于所述接合层的与所述层积柱体直接接合的另一侧的宽度。
9.如权利要求8所述的多层印刷电路板，其中，
所述低熔点金属包含锡。
10.如权利要求8所述的多层印刷电路板，其中，所述导体图案层、所述层积柱体及所述高熔点金属分别包含铜。
11.如权利要求8所述的多层印刷电路板，其中，
布置于所述多层印刷电路板的最上层和最下层的所述导体图案层分别埋设于被布置在所述多层印刷电路板的最上层和最下层的各个所述绝缘层，
最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面在最上层的所述绝缘层和最下层的所述绝缘层各自的一个表面暴露。
12.如权利要求11所述的多层印刷电路板，其中，
在最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面形成有槽部。
13.如权利要求11所述的多层印刷电路板，其中，还包括：
阻焊剂层，分别形成于最上层的所述绝缘层和最下层的所述绝缘层上，并形成有用于使最上层的所述导体图案层和最下层的所述导体图案层的至少一部分暴露的开口部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0084397 | 2017-07-03 | ||
| KR1020170084397A KR102393219B1 (ko) | 2017-07-03 | 2017-07-03 | 다층 인쇄회로기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109219230A CN109219230A (zh) | 2019-01-15 |
| CN109219230B true CN109219230B (zh) | 2023-11-28 |
Family
ID=64991943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711190331.6A Active CN109219230B (zh) | 2017-07-03 | 2017-11-24 | 多层印刷电路板 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7423887B2 (zh) |
| KR (1) | KR102393219B1 (zh) |
| CN (1) | CN109219230B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111031727B (zh) * | 2019-12-26 | 2021-07-06 | 中国电子科技集团公司第四十四研究所 | 一种平行缝焊封装点频源组件及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275271A (ja) * | 1996-04-02 | 1997-10-21 | Toshiba Corp | プリント配線板、その製造方法、およびプリント回路基板 |
| JPH10173006A (ja) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| JPH1117334A (ja) * | 1997-06-20 | 1999-01-22 | Sumitomo Metal Ind Ltd | 電子部品搭載用セラミックス多層配線基板の電極構造 |
| JP2005038918A (ja) * | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
| JP2005333006A (ja) * | 2004-05-20 | 2005-12-02 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| JP2006278964A (ja) * | 2005-03-30 | 2006-10-12 | Brother Ind Ltd | 基板接合構造の製造方法及び端子形成基板 |
| KR20090022737A (ko) * | 2007-08-31 | 2009-03-04 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| JP2015211194A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 |
| JP2017088943A (ja) * | 2015-11-06 | 2017-05-25 | Ｊｘ金属株式会社 | キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法、及び、電子機器の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217201A (ja) * | 2004-01-29 | 2005-08-11 | Ngk Spark Plug Co Ltd | 中継基板、中継基板付き基板 |
| WO2006051945A1 (ja) * | 2004-11-12 | 2006-05-18 | Matsushita Electric Industrial Co., Ltd. | デジタルテレビジョン受信機用回路モジュール |
| KR101103301B1 (ko) | 2009-12-10 | 2012-01-11 | 엘지이노텍 주식회사 | 다층인쇄회로기판 및 그 제조방법 |
| JP2013138169A (ja) * | 2011-11-29 | 2013-07-11 | Hitachi Ltd | 貼り合せ基板およびその製造方法 |
| JP2014146761A (ja) * | 2013-01-30 | 2014-08-14 | Toppan Printing Co Ltd | 積層基板およびその製造方法 |
| JP6570924B2 (ja) * | 2015-08-31 | 2019-09-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
-
2017
- 2017-07-03 KR KR1020170084397A patent/KR102393219B1/ko active IP Right Grant
- 2017-11-24 CN CN201711190331.6A patent/CN109219230B/zh active Active
- 2017-11-24 JP JP2017225889A patent/JP7423887B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275271A (ja) * | 1996-04-02 | 1997-10-21 | Toshiba Corp | プリント配線板、その製造方法、およびプリント回路基板 |
| JPH10173006A (ja) * | 1996-12-09 | 1998-06-26 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| JPH1117334A (ja) * | 1997-06-20 | 1999-01-22 | Sumitomo Metal Ind Ltd | 電子部品搭載用セラミックス多層配線基板の電極構造 |
| JP2005038918A (ja) * | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 多層フレキシブルプリント配線板及びその製造方法 |
| JP2005333006A (ja) * | 2004-05-20 | 2005-12-02 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
| JP2006278964A (ja) * | 2005-03-30 | 2006-10-12 | Brother Ind Ltd | 基板接合構造の製造方法及び端子形成基板 |
| KR20090022737A (ko) * | 2007-08-31 | 2009-03-04 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
| JP2015211194A (ja) * | 2014-04-30 | 2015-11-24 | イビデン株式会社 | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 |
| JP2017088943A (ja) * | 2015-11-06 | 2017-05-25 | Ｊｘ金属株式会社 | キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法、及び、電子機器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7423887B2 (ja) | 2024-01-30 |
| KR102393219B1 (ko) | 2022-05-02 |
| KR20190004155A (ko) | 2019-01-11 |
| CN109219230A (zh) | 2019-01-15 |
| JP2019016768A (ja) | 2019-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| TWI501714B (zh) | 多層印刷配線板及其製造方法 | |
| JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP2005045013A (ja) | 回路モジュールとその製造方法 | |
| JPWO2008120755A1 (ja) | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 | |
| KR100605454B1 (ko) | 전사재 및 그 제조방법 및 이것을 이용하여 제조된 배선기판 | |
| KR20190046511A (ko) | 다층 인쇄회로기판 | |
| US20100232127A1 (en) | Wiring board composite body, semiconductor device, and method for manufacturing the wiring board composite body and the semiconductor device | |
| KR102449368B1 (ko) | 다층 인쇄회로기판 | |
| JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
| CN109310014B (zh) | 刚性-柔性印刷电路板及其制造方法 | |
| CN109219230B (zh) | 多层印刷电路板 | |
| KR102450598B1 (ko) | 지지체 부착 인쇄회로기판 및 지지체 부착 인쇄회로기판의 제조방법 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| KR101947052B1 (ko) | 다층기판 및 다층기판 제조방법 | |
| JP7131740B2 (ja) | プリント回路基板及びパッケージ | |
| TW200840450A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP7163549B2 (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| KR102545037B1 (ko) | 다층 인쇄회로기판 | |
| KR101551177B1 (ko) | 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법 | |
| KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| TW201140776A (en) | Substrate for a semiconductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |