TWI501714B - 多層印刷配線板及其製造方法 - Google Patents

多層印刷配線板及其製造方法 Download PDF

Info

Publication number
TWI501714B
TWI501714B TW096126039A TW96126039A TWI501714B TW I501714 B TWI501714 B TW I501714B TW 096126039 A TW096126039 A TW 096126039A TW 96126039 A TW96126039 A TW 96126039A TW I501714 B TWI501714 B TW I501714B
Authority
TW
Taiwan
Prior art keywords
wiring board
electronic component
printed wiring
wiring substrate
prepreg
Prior art date
Application number
TW096126039A
Other languages
English (en)
Other versions
TW200816898A (en
Inventor
Takahiro Sahara
Atsushi Kobayashi
Kiyoshi Takeuchi
Masahiko Igaue
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Publication of TW200816898A publication Critical patent/TW200816898A/zh
Application granted granted Critical
Publication of TWI501714B publication Critical patent/TWI501714B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層印刷配線板及其製造方法
本發明係關於多層印刷配線板，係關於例如在攜帶機器內被使用作為模組基板的多層印刷配線板及其製造方法。
近年來，以例如攜帶電話等為代表之攜帶機器的小型化、薄型化、輕量化、高功能化、複合化正持續發展中。伴隨之，期望在攜帶機器內被使用作為模組基板的多層印刷配線板，可一邊確保可安裝所需要之電子零件的空間，一邊更加地小型化、薄型化。
為了提升對於此種模組基板的零件安裝密度且幫助機器的小型化，又為了提升例如0402或0603等小型晶片零件的連接可靠性，所以有提案在配線板內內設小型晶片零件等電子零件的零件內設配線板(例如專利文獻1)。
此外，為了達到抑制基板總厚度的目的，也有提案具備用以埋設電子零件之凹部空間(凹洞)的多層印刷配線板(例如專利文獻2)。專利文獻2中有揭示，分別各自準備具有埋設之電子零件的電路之下側印刷配線基板、和具有包圍電子零件之開口部的上側印刷配線基板，並將這兩個基板經由接著性樹脂片層積成一體化，藉此，製造附設有用以埋設電子零件之凹部空間的多層印刷配線板之技術。之後，將零件安裝於以此方式形成的多層印刷配線板的凹部內，並將該零件的周圍進行樹脂密封等，依此，可被使用於各種電子機器。
〔專利文獻1〕日本特開2004－134424號公報〔專利文獻2〕日本特開2005－32739號公報
然而，應安裝於模組基板的零件會有例如發熱的情形，將這些發熱性零件內設於基板時，會有因熱所導致之不良情形產生的疑慮。此外，例如也會有難以用引線接合的方式將安裝．連接的零件內設於基板的情況。即便不適合內設於基板的零件，也會有想要在基板的凹部空間(凹洞)安裝零件，抑制基板之總厚度的情形
如上所述，例如在攜帶機器內被使用作為模組基板之多層印刷配線板所安裝的零件有許多種類，對模組基板的需求也是多樣的。因此，不選擇零件，而是配合零件，事先內設於基板，或不內設於基板而是安裝於基板的凹部空間，或安裝於基板表面等可適當地靈活使用安裝場所的模組基板逐漸受到期待，然而，此種模組基板並不存在。
本發明係有鑑於此種問題而開發者，其目的在於提供一種可在不選擇被安裝之零件的情況下，實現攜帶機器之小型化、薄型化的多層印刷配線板及其製造方法。
為了達成上述目的，本發明的一態樣係關於一種多層印刷配線板，其特徵為具備：電子零件安裝用的凹洞(cavity)；和被設置於與上述凹洞分離的位置，且內設有電子零件的區域。
在此，「電子零件安裝用凹洞」是指，為了在其內部安裝半導體裝置或晶片零件等所期望的電子零件而具有所需要之大小的開口部和底面和內側壁面之凹部。為了將電子零件安裝於凹洞內部，除了必需將電子零件載置於凹洞底面外，還需要有與電子零件之電極端子連接的安裝用端子。安裝用端子不一定要設在凹洞底面，只要設在多層印刷配線板之最上層的凹洞側壁附近等可與電子零件之電極連接的位置即可。
本發明的其他態樣係關於一種多層印刷配線板的製造方法，其特徵為具備下列步驟：在成為下側之第1印刷配線基板的上面，安裝且連接應內設之電子零件的步驟；在成為上側的第2印刷配線基板與上述第1印刷配線基板連接之一側的面，形成成為層間連接導體的導電性凸塊，且層積預浸料以使上述導電性凸塊的尖端從上述預浸料露出，且設有成為電子零件安裝用之凹洞的第1窗孔以及與應內設之電子零件的位置對應的第2窗孔之步驟；和在安裝且連接有上述應內設之電子零件的第1印刷配線基板上，層積將上述導電性凸塊形成面朝下的第2印刷配線基板，且進行加壓加熱，以電性且機械地形成一體化的步驟。
本發明的一例中，可設置用以調節覆蓋上述凹洞之內壁面之預浸料的樹脂量之保形構件。又，本發明的其他例中，可具備用以調節埋設上述電子零件周圍的空間之預浸料的量之按壓板。
本發明的另一例中，上述第1印刷配線基板與上述第2印刷配線基板可成為相同厚度的硬配線基板。
根據本發明，可提供一種兼具內設有零件的部分、與零件安裝用之凹洞兩者的多層印刷配線板及其製造方法。因此，根據本發明，不用選擇被安裝的零件，藉由將零件的安裝場所適當地靈活使用於基板內部、凹洞內、或基板表面，即可實現使用多層印刷配線板之攜帶機器的小型化、薄型化。
以下，參照圖面，詳細說明本發明的實施型態。以下，原則上，相同或相同相當的構造係附註相同的符號，且省略說明。此外，本發明的實施型態雖是依據圖面而記述者，但這些圖面係提供作為圖解之用，本發明並不限定於這些圖面。再者，各圖係模式的構造，各部分的縮小比例不一定是相同的。
首先，參照第1圖~第3圖，說明本發明之實施型態的多層印刷配線板及其製造方法的一例。第1(a)圖係該多層印刷配線板的上面圖，第1(b)圖係該多層印刷配線板的下面圖(底面圖)。第2圖係沿著第1圖的A－A線之模式剖面圖。第3圖係表示其變形例的模式剖面圖。
如第1圖及第2圖所示，印刷配線板100係具有：在其內部具有用來安裝所期望之電子零件的開口部之凹洞(cavity)1；內設有電子零件4的區域5；具有所期望之配線圖案的配線層21~28(總共8層)；絕緣層11~13；和層間連接導體31~27的八層配線板。在此例子中，內設有電子零件4的區域5係設有兩個，而在各個區域5中各埋設有一個電子零件4，電子零件4的上部則由樹脂所被覆。
凹洞1係設成可將所期望的電子零件以所期望的方向載置且埋設在其內部的大小及深度，且其上部是敞開的。用以將被載置於凹洞內部的電子零件予以電性連接的安裝用端子2係在凹洞的底面露出。作為兩外層之配線圖案的一部分之安裝用端子3係在多層印刷配線板100的兩外層面露出。多層印刷配線板100之外層面的其他區域係由阻銲劑等的保護層6所被覆。如圖所示，在內設有電子零件4之區域5的上面，沒有形成阻銲劑等的保護層6，而此乃依據製造方法。
絕緣層11~13係使未硬化的環氧樹脂、聚醯亞胺樹脂、雙馬來酸酐縮亞胺樹脂、酚系樹脂等，含浸於例如玻璃纖維、芳香族聚醯胺纖維等有機纖維的不織布、紙等的基材之預浸料(prepreg)(例如玻璃－環氧系預浸料)的硬化物。絕緣層11與絕緣層12係以由相同的材質構成為佳。在此例子中，因配線層數量的關係，絕緣層11與絕緣層12各自有三層，但是並不侷限於此。絕緣層11的總厚度可配合內設之電子零件4的厚度、或欲安裝於凹洞1之零件的厚度，適當地選擇。配線層21~28係將例如厚度18μm的電解銅箔藉由使用週知之光微影技術的圖案化所形成者。
在此例子中，第1配線層21與第2配線層22係藉由貫通層間絕緣層11的層間連接導體31電性連接。第2配線層22與第3配線層23係藉由貫通層間絕緣層11的層間連接導體32電性連接。第3配線層23與第4配線層24係藉由貫通層間絕緣層11的層間連接導體33電性連接。第4配線層24與第5配線層25係藉由貫通層間絕緣層13的層間連接導體34電性連接。第5配線層25與第6配線層26係藉由貫通層間絕緣層12的層間連接導體35電性連接。第7配線層27與第8配線層28係藉由貫通層間絕緣層12的層間連接導體37電性連接。
包含露出於上述凹洞1底部的安裝用端子2或露出於最外層的安裝用端子3等的配線圖案之構成、內設之電子零件4的數量或位置、內設有電子零件4之區域5的大小/形狀等是任意的，當然不限定於圖示的內容。此外，配線層不需要如圖所示那樣形成八層，形成多少層都可以，然而，因為要求小型化、高密度化，故形成三層以上。
例如，將電子零件安裝於凹洞內部，需要有與該電子零件的電極電性連接的安裝用端子。如第1圖及第2圖的符號2所示，該安裝用端子係以設置於凹洞底面為佳，然而，不一定要在凹洞底面，只要設置在多層印刷配線板之最上層的凹洞開口部的周緣部等可與電子零件的電極連接的部位即可。
就內設於區域5的電子零件4而言，可例舉：晶片電阻、晶片電容器、晶片電感(chip inductor)、晶片二極體等的被動零件、以及可覆晶連接型的主動零件(裸晶)。以難以發熱的零件為佳。此外，零件4的尺寸係以例如0.4mm×0.2mm(0402)、0.6mm×0.3mm(0603)等為佳。因為這些晶片零件的厚度係與零件短邊的長度為相同程度，所以可內設於厚度0.5mm左右的基板內。又，由於這些小型晶片零件之電極端子的接地面積也很小，所以相較於安裝於基板表面或凹洞內部，內設的方式比較可防止零件的脫落。
如第2圖所示，本實施型態的多層印刷配線板100中，電子零件4係被安裝於作為位於多層印刷配線板100之大致中央的配線層25之配線圖案的一部分之安裝用區部7上。也就是說，電子零件4係位在對向於配線層25的位置，且與凹洞1的開口部側位在同一側(圖面上側)。更且，露出於凹洞1底部的安裝用端子2、和連接有內設之電子零件4的安裝用區部7皆設在相同的配線層25。也就是說，凹洞1底面、和安裝內設之電子零件4的面係為同一平面。
如第1圖及第2圖所示，該多層印刷配線板100係：設有成為凹洞1之開口部及對應於內設之電子零件4的位置而設有區域5的上側印刷配線基板110、和安裝且連接有電子零件4的下側印刷配線基板120，經由成為絕緣層13的預浸料層積成一體化的構成。藉由形成此種構成，可上下個別製造所期望之構成的印刷配線基板，且在各自進行導通確認後，可安裝應內設的電子零件，予以內設。
電子零件4的各電極端子4a與各安裝用區部7，係各自藉由例如連接部(銲劑部)41電性且機械地連接。在此，連接部41係使用比之後安裝且連接其他電子零件時等所使用的銲劑更高融點的銲膏(例如融點200℃~240℃左右的銲劑)。依此，之後在安裝連接其他電子零件時等，可避免連接部41的再熔融。
如第1圖及第2圖所示，內設之電子零件4的上面係藉由從構成絕緣層13之預浸料的含浸樹脂浸出的合成樹脂所被覆，但並不侷限於此。如第3圖所示，只要絕緣層13至少被覆電子零件4與配線層25的連接部41即可。藉此構成，至少連接部41可受到保護，且也可防止電子零件4脫落的事故。總之，電子零件4係被埋設在多層印刷配線板100內。
如第1及第2圖所示，絕緣層13亦可以也有覆蓋電子零件4之上面的方式構成，亦可如第3圖所示那樣絕緣層13沒有覆蓋至電子零件4的上面。總之，只要電子零件4之至少連接部41的周圍可藉由成為絕緣層13之預浸料的含浸樹脂無間隙地被覆即可。依此，可保護電子零件4及連接部41。
層間連接導體31~36在此係各自藉由糊狀導電性組成物(也稱為導電糊)的網版印刷所形成的大致圓錐狀導電性凸塊所構成者，且依據其製造步驟，直徑係在軸方向(第2圖之圖示的上下層積方向)變化。其直徑較大的一側(大徑側)係表示形成有導電性凸塊的面(區部)側，其直徑較小的一側(小徑側)係表示供抵接導電性凸塊之頭部的面(區部)側。
該導電糊係為例如使銀、金、銅等具有良好導電性的金屬微粒分散於糊狀的樹脂中者。用導電糊形成導電性凸塊時，可藉由例如使用較厚之金屬遮罩的網版印刷法，形成縱橫尺寸比高的凸塊。導電性凸塊形成時之底面的直徑及高度係考慮配線間隔或貫通之預浸料的厚度，予以適當地設定。
利用由貫插層間絕緣層之導電性凸塊所構成的層間連接導體，將各配線層間電性連接，藉此，與穿通孔、雷射導孔等穿孔以將其內壁電鍍之型式的層間連接法相比較，具有可因應導體圖案的微細化，且製造步驟也簡單化的優點。
如第2圖所示，層間連接導體34在安裝有電子零件4的配線層25側(下側印刷配線基板120側)係成為小徑，在配線層24側(上側印刷配線基板110側)係成為大徑。此乃如後所述成為層間連接導體34的導電性凸塊係形設於配線層24的連接區部8上之故。如上所述，將成為層間連接導體34的導電性凸塊形設於沒有安裝．連接電子零件4之配線層24的連接區部8上，是因為此種方式比形設於與安裝電子4的面同一面上的方式，更容易且有效率之故。例如，想要將用以安裝電子零件4的銲膏、和用以形成導電性凸塊的銀糊，同時網版印刷於同一面時，需要有特殊的印刷裝置等，製造的負擔會變大。此外，就上側印刷配線基板110內的層間連接導體31~33、及下側印刷配線基板120內的層間連接導體35~37來說，任一側成為大徑皆可，然而，以形成較微細之配線圖案的一側(通常為外層側)成為小徑的方式形成為佳。再者，就此等配線基板110、120內的層間連接導體而言，亦可使用眾所週知的穿通孔等構成，來取代導電性凸塊。在此等配線基板110、120內，藉由導電性凸塊進行層間連接時，如第2圖所示，由於可將層間連接導體重疊於板厚方向而配置(所謂的stacked via(堆疊通道)構造)，故可進行高密度安裝。
如上述說明所示，由於本實施型態的多層印刷配線板100內設有0402晶片零件等的電子零件，所以可將基板小型化而不減少所安裝之電子零件。此外，由於在多層印刷配線板100的兩外層面，可安裝其他的電子零件，故可有效地活用基板面。也就是說，雖然在埋設有零件之凹部空間的上面，沒有設置安裝用端子，但是藉由以跨涉凹部的方式配置，也可在這些凹部空間的上部安裝零件，其他的表面區域也可安裝零件。因此，可充分地達成小型化、薄型化。
如上所述，該多層印刷配線板100兼具：內設有0402晶片零件等的電子零件4之區域5、和用以安裝其它零件的凹部之凹洞1兩者。更且，也可在此等凹部空間的上部，以例如跨涉凹部的方式安裝零件。因此，藉由將應安裝之零件的安裝場所適當零活運用於基板內部、凹洞內及基板表面，可實現模組基板的小型化及薄型化。依此構成，作為例如要求小型化、輕量化、薄型化、高密度化之攜帶用電子機器的感測器模組(sensor module)或照相機模組(camera module)等所使用的模組基板是合適的。
在此例子中，凹洞1的內側壁面1a係由樹脂所塗佈。藉此構成，可固定凹洞1內側壁的纖維，且可防止灰塵產生。也就是說，即便凹洞1係將含有玻璃纖維、或芳族聚醯胺纖維等容易產生粉塵之材料的絕緣基板，利用刳刨加工(router processing)、鑽孔加工(drill processing)、雷射加工等予以切斷而形成時，也可防止因包含於該絕緣基板之材料所產生的粉塵從凹洞內側壁面混入凹洞內部。因此，即便埋設在凹洞內的電子零件是對零件周圍的粉塵等敏感的各種感測器等時，也可防止因凹洞內產生灰塵而導致錯誤動作。此外，在此例子中，凹洞1的內側壁面1a係由樹脂所塗佈，但是，凹洞1的內側壁面1a也可不由樹脂所塗佈。
多層印刷配線板100的具體尺寸並沒有特別的限定，根據本實施形態，可形成收納於攜帶輕便之攜帶機器的模組基板適合的尺寸。
第4圖~第7圖係用以說明作為該多層印刷配線板100之製造方法最合適的實施形態的一例之模式剖面圖。第4圖係以模式的剖面表示製作安裝有內設之電子零件的配線基板的步驟之圖，第5圖係以模式的剖面表示製作設有供埋設零件之空間用的窗孔(貫通孔)的配線基板的步驟之圖。第6圖係以模式的剖面表示將第4(c)圖所獲得的配線基板、與第5(c)圖所獲得的配線基板層積配置的步驟之圖。第7圖係以模式的剖面表示將第6圖所示的構造予以層積沖壓的狀態之圖。
如第4圖~第7圖所示，該製造方法中，係分別個別地製造將內設之電子零件安裝於上面的下側印刷配線基板120、和設有埋設零件之空間用的窗孔(貫通於板厚方向)之上側印刷配線基板110。然後，將這兩個基板設成預定的配置以進行層積沖壓，藉此方式，可製造多層印刷配線板100。
上側印刷配線基板110與下側印刷配線基板120係以準備由相同的材料所構成，且等寬且等長且等厚者為佳。藉由將上側基板與下側基板設成相同材料且相同厚度，可防止層積時基板的翹起。藉由將上側基板與下側基板設成等寬等長，可形成一體的多層印刷配線板，且可使外層的安裝面實質上平坦。
首先，從第4圖依序詳細地說明。如第4(a)圖所示，準備與第2圖之下側以符號120表示者相同構成的四層硬配線基板，作為成為安裝內設之電子零件之基部的下側印刷配線基板。此種四層硬配線基板可利用週知的方法來製造。下側印刷配線基板120的構成係考慮埋設所需之電路、電子零件時所需要的厚度及大小、作為模組基板所要求的厚度(薄度)及大小、其他的設計事項，適當地設定。配線層形成多少層皆可，然而事先在內層及外層形成由導體圖案所構成的配線層，且以層間連接導體導通。
在此，如第2圖及第4(a)圖所示，多層印刷配線板100成為外層的一側(圖面下側)，除了成為安裝用端子3的導體圖案區域外，其餘部分係由阻銲劑等的保護層6所被覆。就露出作為凹洞1底面的區域而言，除了露出作為安裝用區部2的部分外，其餘部分係形成有阻銲劑等的保護層6。如上所述，藉由事先形成外層的配線圖案或保護層，與上側印刷配線基板110層積成一體化後，便不需施行圖案化。
又，在與上側印刷配線基板110連接的一側(圖面上側)，成為內層的配線層25係藉由例如週知之光微影術的圖案化所形成者。該配線層25的構成是自由的，然而，至少用以將安裝於凹洞內的零件連接的安裝用區部2、用以安裝內設之電子零件4的安裝用區部7、用以與上側印刷配線基板110連接的連接區部9係各自形成於預定的位置。連接區部9係形成於與作為上側印刷配線基板110側之連接端子的導電性凸塊34(層間連接導體34)對應的位置(各自為多數個)。
繼之，如第4(b)圖所示，藉由例如網版印刷，在安裝用區部7上印刷銲膏41A。銲膏41A若使用網版印刷的話，可容易地印刷成預定圖案。也可使用點膠機(dispenser)來取代網版印刷。又，也可使用導電性樹脂來取代銲膏41A。
利用例如安裝器(mounter)將電子零件4經由銲膏41A載置於安裝用區部上，然後，藉由例如迴銲爐使銲膏41A迴銲。藉此方式，如第4(c)圖所示，獲得電子零件4經由連接部41連接於配線層25之安裝用區部7上的狀態之下側印刷配線基板120。
另一方面，準備第5(a)圖所示的四層硬配線基板，作為上側印刷配線基板110。上側印刷配線基板110的構成可自由地設計，而設成安裝於凹洞1之零件、及埋設內設之電子零件4時所需要的大小及厚度。事先在內層及外層形成由所期望之導體圖案所構成的配線層，且以層間連接導體導通。
如第2圖及第5(a)圖所示，多層印刷配線板100成為外層的一側(圖面下側)，除了成為安裝用端子3的導體圖案區域外，其餘部分係由阻銲劑等的保護層6所被覆。此外，在與下側印刷配線基板120連接的一側(圖面下側)，係以經由絕緣層可與下側印刷配線基板120導通的方式，在預定位置形成連接區部8，而沒有形成阻銲劑等的保護層6。在形成成為埋設電子零件之凹洞1的窗孔42及用以提供內設零件之空間的窗孔43之區域，沒有形成導體圖案等。
繼之，如第5(b)圖所示，在該上側印刷配線基板110的下面(與下側印刷配線基板120連接的一面)之配線層24的預定位置(連接區部8)，藉由例如網版印刷，總括形成所需數量的大致圓錐狀導電性凸塊34。印刷成預定形狀後，使之乾燥而固化。固化的導電性凸塊34係用以與下側印刷配線基板120的連接區部9電性且機械地連接的層間連接導體34。導電性凸塊34之底面的直徑及高度係考慮配線間隔或貫通之絕緣層的厚度，適當地設定。由於第5圖中係配合第2圖的方向來表示，所以導電性凸塊34係朝向下方，然而，實際形成時，可以上下相反的狀態形成。
如第5(c)圖所示，在該上側印刷配線基板100的導電性凸塊34形成面(導電性凸塊34尖端側的面)，層積未硬化(B階段(B stage))的預浸料13A。接著，從兩側朝板厚方向加壓，使導電性凸塊34的頭部貫插預浸料13A，使尖端從預浸料13A露出。具體來說，使導電性凸塊34抵接該預浸料13A，經由鋁箔及橡膠片，配置於例如保持在100℃的熱板之間，以1Mpa進行一分鐘左右的加熱加壓，藉此方式，使導電性凸塊34的頭部貫插該預浸料13A，而獲得導電性凸塊34的尖端從該預浸料13A突出的上側印刷配線基板110。此外，亦可在露出時或露出後，使該導電性凸塊34的尖端塑性變形而壓扁(沒有顯示圖)，亦可不壓扁(第5(c)圖)。總之，導電性凸塊34的形狀係具有與層積方向一致的軸且直徑在其軸方向變化的形狀。
如第5(d)圖所示，在所期望的部位，以所期望的大小及形狀，總括形成所期望之數量之作為電子零件安裝用凹洞1的窗孔42、及用以提供內設零件之空間的窗孔43。該窗孔42及窗孔43任一者均為貫通於板厚方向的開口部(貫通孔)。此等貫通孔可藉由例如刳刨加工(router processing)、鑽孔加工(drill processing)、沖孔加工、雷射加工等週知的貫通孔形成方法，容易地形成。以難以產生粉塵的加工方法為佳。形成窗孔42及窗孔43後，以藉由例如塵埃滾筒、吹風機、吸塵器(清掃器)等清掃，使上側印刷配線基板110之窗孔42及窗孔43的附近成為沒有粉塵的狀態為佳。此外，若在事先在預浸料13A的表面及層間連接導體34從預浸料13A露出的尖端部，附設可剝離之保護膜的狀態(沒有顯示圖)，形成窗孔43及窗孔43的話，則可防止該加工所伴隨而生的粉塵附著於預浸料13A及層間連接導體34的頭部。
如上所述，亦可在層積上側印刷配線基板110與預浸料13A後，再開設窗孔42及43，又亦可在印刷形成導電性凸塊34前(第5(a)圖)的上側印刷配線基板110，開設窗孔42及窗孔43，然後，再印刷形成導電性凸塊34，層積開設有窗孔42及窗孔43的預浸料13A，使導電性凸塊34貫通以使其尖端露出。總之，如第5(d)圖所示，準備導電性凸塊34的頭部(尖端側)從預浸料13A露出，且開設有窗孔42及43之狀態的上側印刷配線基板110。
形成上側印刷配線基板110的窗孔42及窗孔43後，用網版印刷形成導電性凸塊34時，網版印刷的網版會在上側印刷配線基板100的窗孔42及窗孔43變形，印刷時會產生不良情形。為了解決此不良情形，先用夾具(沒有顯示圖)埋設窗孔42及窗孔43以使表面平滑後，再網版印刷導電性凸塊34即可。
在此，預浸料13A係為例如使具有電性絕緣性及熱融接性之未硬化(B階段(B stage))的合成樹脂，含浸於玻璃纖維、芳族聚醯胺纖維等有機纖維的不織布、紙等的基材之薄膜狀的片(sheet)。就預浸料13A，也可使用非流動型(在成形加工溫度中含浸樹脂幾乎不會流動的類型)的玻璃－環氧系預浸料，然而，以使用流動型(在成形加工溫度中含浸樹脂流動的類型)者為佳。藉由使用流動型作為預浸料13A，即可利用該含浸樹脂，充分地埋設內設之電子零件4之周圍的空間。
繼之，如第6圖所示，將第4(c)圖所獲得的下側印刷配線基板120，以其安裝有電子零件4的面朝上的方式載置於充分大的平板按壓板61上。然後，將第5(c)圖所獲得的上側印刷配線基板110，以窗孔43與電子零件4嵌合的方式，且尖端從該預浸料13A突出的導電性凸塊34與下側印刷配線基板120的連接區部9對向的方式，對準位置而層積配置。接著，層積配置第1按壓板62。該第1按壓板62係在與成為凹洞1之窗孔42對應的位置有開設窗孔，而在與成為內設零件之空間5的窗孔43對應的位置沒有開設窗孔的板。繼之，層積配置由上下層積有剝離薄膜52之低熔點樹脂薄膜所構成的保形材51。最上層則層積配置未開設窗孔的平板按壓板63。
在此，保形材51係以含浸於預浸料13A的樹脂主要流入電子零件4之周圍的空間(開口部43)以埋設該空間的方式，用以控制流入窗孔42之空間之樹脂的流量者。同時，保形材51係用以使含浸於預浸料13A的樹脂沿著窗孔42之內側壁面的形狀流動，藉此，在凹洞1的內側形成樹脂的流路且控制樹脂的流動者。保形材51係為融點低於預浸料13A之玻璃轉變溫度(glass transition temperature)的樹脂，可使用例如融點為90℃左右之低融點聚乙烯所構成的薄膜。
按壓板61、62、63可使用尺寸或變形較少的金屬板或耐熱性樹脂板，例如不銹鋼板、黃銅板、聚醯亞胺樹脂板(片)、聚四氟乙烯樹脂板(片)等。
此時，如第6圖所示，設置於按壓板62的窗孔(貫通於板厚方向的貫通孔)係以稍微小於設置於上述印刷配線基板110的窗孔42為佳。例如，開設於該按壓板62的窗孔係以小於開設於上側印刷配線基板110的窗孔(貫通孔)42的方式形成，且將各個窗孔彼此重疊時，按壓板62的窗孔與上側印刷配線基板110的窗孔42之各緣部的差，係以稍微大於凹洞內側壁面1a的塗佈厚度為佳。依此，可以適當的厚度沿著凹洞內側壁面1a塗佈，同時可使樹脂在凹洞內壁上部端面的位置對齊一致。
繼之，將上述構成配置在溫度為該保形材51的融點以上且未滿預浸料13A之含浸樹脂成為可塑狀態的溫度例如95±5℃的熱板之間，以例如2Mpa進行數10分鐘左右的加熱加壓。依此，保形材51獲得流動性，且藉由本身的重量，通過開設於按壓板62的窗孔，與層積於下側的剝離薄膜52同時落下，如第7圖所示那樣，大致沿著凹洞1之內側的形狀變形。藉由該變形，可控制預浸料13A之含浸樹脂的流路。
此時，如第6圖及第7圖所示，由於按壓板62之窗孔與上側印刷配線基板110之窗孔42的各緣部設有些微的差，故沿著凹洞1的內側壁面在與保形材51之間可形成間隙。該間隙係成為塗佈凹洞1之內側壁面之樹脂的流路。另一方面，由於在對應於與所安裝之零件4對應而設置的區域5(窗孔43)對應的位置，沒有在按壓板62開設窗孔，所以保形材51不會落下。因此，該空間也成為預浸料13A之含浸樹脂的流路。
接著，將溫度昇高，進行加熱加壓。於是，如第7圖所示，從預浸料13A突出之導電性凸塊34的尖端抵接於對向之下側印刷配線基板120的連接區部9，其尖端塑性變形成圓錐梯形，成為將上側印刷配線基板110的連接區部8與下側印刷配線基板120的連接區部9直接連接的層間連接導體34，而成為可導通的狀態，同時整體形成一體化。
整體形成一體化，同時預浸料13A的含浸樹脂獲得流動性，可埋設上側印刷配線基板110之絕緣層11與下側印刷配線基板120之絕緣層12的間隙、及電子零件4之周圍的空間(區域5)。在此同時，沿著凹洞1的內側壁面，在與變形的保形材51的間隙滲出，使得凹洞1的內側壁面被該樹脂所塗佈。此外，若按壓板62的窗孔與上側印刷配線基板110之窗孔42的各緣部未設有差時，凹洞1的內側壁面不會被含浸樹脂所塗佈。在此情況下，安裝有電子零件4之周圍的空間也會被含浸樹脂所埋設。
接著，使預浸料13A硬化後，予以冷卻後，將按壓板61、63、變形的保形材51、層積於其兩面的剝離薄膜52及開設有窗孔的按壓板62剝離，而獲得第1圖及第2圖所示的多層印刷配線板100。
第1圖及第2圖所示的多層印刷配線板100係利用上述方式製造。第3圖所示的多層印刷配線板100也是利用同樣的方法獲得者。
此外，本發明中，形成埋設電子零件之凹洞的方法、將電子零件安裝於基板內而內設的方法、塗佈凹洞內側壁面的方法等並不限定於上述方法。例如，凹洞1或內設零件的區域5，可藉由事先製造八層印刷配線板後，將其上層部進行座孔加工而形成者。此外，將電子零件4安裝於區域5的內部後，另使用密封樹脂，將電子零件4周圍的空間予以密封，也可內設電子零件4。又，藉由在凹洞1形成後，另外塗佈塗佈樹脂，也可塗佈凹洞1的內側壁面。
然而，如上所述，沒有將開設有窗孔的上側印刷配線基板與安裝有零件的下側印刷配線基板經由預浸料層積沖壓，而是藉由將上層部進行座孔加工，藉以形成用以埋設零件的凹部時，必須顧慮到不會損及所形成的配線部，因此，會有其困難度。再者，藉由在凹部形成後，另外塗佈塗佈樹脂，以塗佈內側壁面時，除了難以沿著垂直的內壁面均勻地塗佈樹脂外，還需要其他的步驟。此外，在藉由座孔加工所設置的凹部，設置小型零件也有其困難度。
依據上述實施型態中說明的多層印刷配線板之製造方法，可避免這些的困難。而且，可將電子零件安裝用的凹洞和內設有電子零件的空間，與上下配線基板的層積同時完成。因此，上述實施型態中說明的多層印刷配線板之製造方法，最適合作為製造兼具電子零件安裝用凹洞、內設電子零件的空間之多層印刷配線板的方法。
成為第2圖所示之層間連接導體31~37的導電性凸塊，係可由將例如具有銀、金、銅等良好導電性的金屬粉末、這些合金粉末或複合(混合)金屬粉末、與例如聚碳酸酯樹脂、聚碸樹脂(polysulfone resin)、聚酯樹脂、苯氧基(phenoxy)樹脂、酚系樹脂(phenol resin)、聚醯亞胺樹脂等的黏結劑成分混合而調製成的糊狀導電性組成物(導電糊)，或導電性金屬等所構成。用導電性組成物形成導電性凸塊時，可藉由使用例如比較厚的金屬遮罩之印刷法，形成縱橫尺寸比高的凸塊。
用導電性金屬形成導電性凸塊的手段可例舉：(a)將某程度形狀或尺寸一定的微小金屬塊，散佈於預先設有黏接劑層的導電性金屬層面，使之選擇性地固接(此時亦可配置遮罩)；(b)將電鍍阻劑印刷．圖案化於電解銅箔面，進行銅、錫、金、銀、銲劑等的電鍍，以選擇性地形成微小的金屬柱(凸塊)；(c)在導電性金屬層面上進行抗銲劑的塗佈．圖案化，浸漬於銲劑浴以選擇性地形成微小的金屬柱(凸塊)；(d)用阻劑被覆金屬板的一部分，進行蝕刻以形成微小的金屬柱(凸塊)等。在此，與導電性凸塊相當的微小金屬塊或微小的金屬柱，亦可為將不同種金屬組合而成的多層構造、多層殼構造。例如，以銅為芯且以金或銀的層被覆表面以賦予耐氧化性，或者以銅為芯且將將表面被覆以銲劑層，使之具有銲劑接合性亦可。此外，本發明中，用導電性組成物形成導電性凸塊時，與利用電鍍法等的手段進行的情形相比較，可進一步獲得步驟等的簡單化，故在低成本化的方面是有效的。
本實施型態中，在安裝有零件之面(配線層25的上面)的另一面(配線層24的反面)，形成成為層間連接導體34(也有上側配線基板110與下側印刷配線基板120的連接端子)的導電性凸塊34。也可與本實施型態相反地，將導電性凸塊34形成於下側印刷配線基板120側以層積成一體化，然而，基於上述理由，以將導電性凸塊34形成於上側印刷配線基板110側較佳。
〔其他〕
第8圖~第10圖係模式地表示在上述實施型態所獲得之多層印刷配線板100的凹洞1內，安裝有電子零件的狀態的例子之剖面圖。
第8圖所示的例子中，在一邊的主面具有複數電極端子71a的電子零件71，係以將電極端子71a面朝向凹洞1開口部側的方式載置於凹洞1內部。該各電極端子71a係藉由設置於凹洞1底面的各安裝用端子2、和接合引線81各自連接。電子零件71係被埋設於凹洞1內，但也可不用樹脂來埋設。本發明的多層印刷配線板也可以此種構成用以將電子零件71安裝於凹洞1內。此外，第8圖中，零件71係描繪成比電子零件4還小，然而，這只是模式圖，實際上，零件71也可以比內設的電子零件大且厚。
第9圖所示的例子中，在一邊的主面具有複數電極端子71a的電子零件71，係以將電極端子71a面朝向凹洞1開口部側的方式載置於凹洞1內部。各電子端子71a係藉由設置於外層面之凹洞側壁附近的各安裝用端子3、和接合引線81各自連接。本發明的多層印刷配線板也可以此種構成用以將電子零件71安裝於凹洞1內。也就是說，與電子零件的各電極端子71a連接的安裝用端子也可不設置於凹洞1底面。
第10圖所示的例子中，在一邊的主面具有複數電極端子71a的電子零件71，係以將電極端子71a面朝向凹洞1底面側的方式載置於凹洞1內部，且與設置於凹洞1底面的安裝用端子2覆晶連接。在其上部，以塞住凹洞1之開口部的方式搭載有其他的電子零件72，且該各電極端子72a係藉由設置於上側印刷配線基板110之最外層的各安裝用端子3、和接合引線81各自連接。另一方面，在埋設有電子零件4之區域5的上部，也是以塞住該區域5的方式搭載其他的電子零件73，且該各電極端子73a係藉由設置於上側印刷配線基板110之最外層的各安裝用端子3、和接合引線81各自連接。
本發明的多層印刷配線板也可以此種構成連接電子零件。
安裝於凹洞1內的電子零件、或安裝於內設有電子零件4之區域5的上部之電子零件的連接方法，並不侷限於這些型態，也可採用各式各樣的型態。又，凹洞1的尺寸或形狀、內設有電子零件4之區域5的形狀及數量也不侷限於上述，也可採用各式各樣的型態。例如，在第1圖及第2圖中，凹洞1有一個，內設有電子零件4的區域5有兩個，然而，凹洞1與區域5在多層印刷配線板100可容許之平面尺寸的範圍內，各自可配設更多的數量。再者，安裝於凹洞1內的電子零件、或內設於區域5的電子零件4即便具有複數個時，這些零件也不需是同一種類的電子零件，其種類或尺寸等也可為各式各樣的構成。
如上述說明所示，可採用各種型態，然而，無論是哪一種情況，本實施型態的多層印刷配線板100至少各具備一個：具有將電子零件埋設於其內部之開口部的凹洞1、和內設有電子零件4的區域5。並且，在外層面具有可各自安裝所期望之電子零件的安裝用端子3。
因此，例如容易掉落的小型晶片零件進行內設；發熱性的零件、具有厚度的零件、或必須進行引線連接的零件等安裝於凹洞1內；其他大型的零件安裝於表面，依此，可配合電子零件適當選擇安裝場所。因此，可提供零件的安裝場所而不用選擇所安裝的零件，且可將基板充分地小型化且薄型化。
而且，內設於區域5內之電子零件4之至少連接部41周圍的空間，係藉由從預浸料的含浸樹脂浸出的樹脂，與介設於上側印刷配線基板110和下側印刷配線基板120之間的絕緣層一體埋設。因此，不需要另外的密封樹脂，即可將零件內設且予以保護。
以上，係參照圖面，說明本發明的實施型態，但本發明並不侷限於圖示的構成，在不逸離其旨趣的範圍，可進行各式各樣的變形。
1‧‧‧凹洞
1a‧‧‧內側壁面
2、3‧‧‧安裝用端子
4、71、72、73‧‧‧電子零件
4a、71a、72a、73a‧‧‧電極端子
5‧‧‧區域
6‧‧‧保護層
7‧‧‧安裝用區部
8、9‧‧‧連接區部
11~13‧‧‧絕緣層
13A‧‧‧預浸料
21~28‧‧‧配線層
31~37‧‧‧層間連接導體
34‧‧‧導電性凸塊
41‧‧‧連接部
41A‧‧‧銲膏
42、43‧‧‧窗孔
51‧‧‧保形材
61、62、63‧‧‧按壓板
81‧‧‧接合引線
100‧‧‧多層印刷配線板
110‧‧‧上側印刷配線基板
120‧‧‧下側印刷配線基板
第1(a)圖係模式地表示本發明之實施型態之多層印刷配線板的構成之一例的上面圖。
第1(b)圖係模式地表示本發明之實施型態之多層印刷配線板的構成之一例的底面圖。
第2圖係沿著第1圖之A-A線的模式剖面圖。
第3圖係表示第2圖所示之多層印刷配線板的變形例之模式剖面圖。
第4(a)、(b)、(c)圖係用以說明本發明之實施型態之多層印刷配線板的製造方法之模式剖面圖。
第5(a)、(b)、(c)、(d)圖係用以說明本發 明之實施型態之多層印刷配線板的製造方法之模式剖面圖。
第6圖係用以說明本發明之實施型態之多層印刷配線板的製造方法之模式剖面圖。
第7圖係用以說明本發明之實施型態之多層印刷配線板的製造方法之模式剖面圖。
第8圖係表示將電子零件安裝於本發明之多層印刷配線板的凹洞內的例子之圖。
第9圖係表示將電子零件安裝於本發明之多層印刷配線板的凹洞內的例子之圖。
第10圖係表示將電子零件安裝於本發明之多層印刷配線板的凹洞內的例子之圖。
1．．．凹洞
1a．．．內側壁面
2、3．．．安裝用端子
4．．．電子零件
4a．．．電極端子
5．．．區域
11~13．．．絕緣層
21~28．．．配線層
31~37．．．層間連接導體
100．．．多層印刷配線板
110．．．上側印刷配線基板
120．．．下側印刷配線基板

Claims (8)

  1. 一種多層印刷配線板，其特徵為具備：第1配線基板；和與上述第1配線基板經由絕緣層被積成的第2配線基板；和藉由連接部而與上述第1配線基板的上述第2配線基板積成側的配線層連接的電子零件；上述第2配線基板，具有：內設有電子零件的區域、及貫通上述第2配線基板的凹洞，僅有上述凹洞的內側壁面係藉由從構成上述絕緣層之預浸料的含浸樹脂浸出的樹脂所塗佈，而不會充填前述電子零件的周圍，上述電子構件的至少上述連接部的周圍，是藉由從構成上述絕緣層之預浸料的含浸樹脂浸出的樹脂所覆蓋。
  2. 如申請專利範圍第1項之多層印刷配線板，其中，內設有上述電子零件之上述區域的至少一部分，係藉由從構成上述多層印刷配線板之預浸料(prepreg)的含浸樹脂浸出的樹脂所埋設。
  3. 如申請專利範圍第1項之多層印刷配線板，其中，又具備：層間連接導體，係貫通上述預浸料，被包夾於上述第1配線基板與上述第2配線基板之對向的配線圖案之間而設置，且具有與層積方向一致的軸，且直徑係以在安裝有上述電子零件之第1配線基板的面側比上述第2配線基板的面側小徑之方式變化。
  4. 如申請專利範圍第3項之多層印刷配線板，其中，上述第1配線基板與上述第2配線基板實質上為相同厚度。
  5. 一種多層印刷配線板的製造方法，其特徵為具備下列步驟：在成為下側之第1配線基板的上面，安裝且連接應內設之電子零件的步驟；在成為上側之第2配線基板與上述第1配線基板連接之一側的面，形成成為層間連接導體的導電性凸塊，且層積預浸料以使上述導電性凸塊的尖端從上述預浸料露出，且設有成為電子零件安裝用之凹洞的第1窗孔以及與應內設之電子零件的位置對應的第2窗孔之步驟；和在安裝且連接有上述應內設之電子零件的第1配線基板上，層積將上述導電性凸塊形成面朝下的第2配線基板，且進行加壓加熱，以電性且機械地形成一體化，並且僅有上述凹洞的內側壁面係藉由從上述預浸料的含浸樹脂浸出的樹脂所塗佈，而不會充填前述電子零件的周圍，上述電子構件的至少上述連接部的周圍，是藉由從上述預浸料的含浸樹脂浸出的樹脂所覆蓋的步驟。
  6. 如申請專利範圍第5項之多層印刷配線板的製造方法，其中，將上述第1配線基板與上述第2配線基板層積且進行加熱加壓時，係在被層積配置於上側的第2配線基板上，將設有與上述第1窗孔對應的窗孔但未設有與第2窗孔對應的窗孔之第1按壓板，以上述窗孔彼此重疊的 方式對準位置而層積，然後，在其上，經由剝離薄膜依序層積保形材及第2按壓板以進行加熱加壓。
  7. 如申請專利範圍第5項之多層印刷配線板的製造方法，其中，具備用以調節埋設上述電子零件周圍的空間之預浸料的量之按壓板。
  8. 如申請專利範圍第5項之多層印刷配線板的製造方法，其中，上述第1配線基板與上述第2配線基板係相同厚度的硬配線基板。
TW096126039A 2006-07-28 2007-07-17 多層印刷配線板及其製造方法 TWI501714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205641A JP5082321B2 (ja) 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
TW200816898A TW200816898A (en) 2008-04-01
TWI501714B true TWI501714B (zh) 2015-09-21

Family

ID=39023369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126039A TWI501714B (zh) 2006-07-28 2007-07-17 多層印刷配線板及其製造方法

Country Status (5)

Country Link
US (2) US8400776B2 (zh)
JP (1) JP5082321B2 (zh)
KR (1) KR101497689B1 (zh)
CN (1) CN101115353B (zh)
TW (1) TWI501714B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US8432485B1 (en) * 2007-12-19 2013-04-30 Logitech Europe S.A. Optimized designs for embedding webcam modules with superior image quality in electronics displays
JP2009218553A (ja) * 2008-02-12 2009-09-24 Panasonic Corp プレスシートおよびこれを用いた立体プリント配線板の製造方法
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
CN103270819B (zh) * 2010-10-20 2016-12-07 Lg伊诺特有限公司 印刷电路板及其制造方法
JP5858630B2 (ja) * 2011-03-14 2016-02-10 日本碍子株式会社 インダクタ内蔵基板及び当該基板を含んでなる電気回路
US9258897B2 (en) 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5951967B2 (ja) * 2011-11-22 2016-07-13 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
US8766104B2 (en) * 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8946562B2 (en) * 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
KR101976602B1 (ko) * 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
JP6041731B2 (ja) * 2013-03-27 2016-12-14 新光電気工業株式会社 インターポーザ、及び電子部品パッケージ
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR101538544B1 (ko) * 2013-08-23 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지
KR20150026053A (ko) * 2013-08-30 2015-03-11 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 그 제조방법
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
JP2015138957A (ja) * 2014-01-24 2015-07-30 クローバー電子工業株式会社 多層プリント配線基板の製造方法
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9275975B2 (en) * 2014-03-28 2016-03-01 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
WO2015145728A1 (ja) * 2014-03-28 2015-10-01 富士機械製造株式会社 キャビティ付き多層配線基板の部品実装方法
KR102222604B1 (ko) * 2014-08-04 2021-03-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6562076B2 (ja) * 2015-07-13 2019-08-21 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US11272619B2 (en) * 2016-09-02 2022-03-08 Intel Corporation Apparatus with embedded fine line space in a cavity, and a method for forming the same
US10418707B2 (en) 2016-09-06 2019-09-17 Skyworks Solutions, Inc. Planar end fire antenna for wideband low form factor applications
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
US10700424B2 (en) 2017-05-05 2020-06-30 Skyworks Solutions, Inc. Printed circuit board structure including a closed cavity
US10986739B2 (en) * 2017-05-05 2021-04-20 Skyworks Solutions, Inc. Method of making printed circuit board structure including a closed cavity
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
CN108770236A (zh) * 2018-05-23 2018-11-06 高德（无锡）电子有限公司 一种co2镭射钻孔代替机械盲捞软硬结合板的加工工艺
TWI680706B (zh) * 2018-10-01 2019-12-21 健鼎科技股份有限公司 電路板及其製造方法
KR102679995B1 (ko) 2018-11-13 2024-07-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
KR20200070773A (ko) 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN216531888U (zh) 2019-02-05 2022-05-13 株式会社村田制作所 树脂多层基板
WO2021005965A1 (ja) * 2019-07-09 2021-01-14 株式会社村田製作所 回路基板
CN110461084A (zh) * 2019-07-19 2019-11-15 恩达电路(深圳)有限公司 厚铜金属基板压铜块方法
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
JP7435306B2 (ja) * 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法
KR20220033234A (ko) * 2020-09-09 2022-03-16 삼성전기주식회사 인쇄회로기판 및 전자부품 내장기판
KR20220058187A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 인쇄회로기판
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592968B (zh) * 2016-05-23 2017-07-21 致伸科技股份有限公司 薄型按鍵結構

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4737208A (en) * 1986-09-29 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating multilayer structures with nonplanar surfaces
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH098175A (ja) * 1995-06-14 1997-01-10 Fuji Kiko Denshi Kk 多層プリント基板のボンディング用棚形成方法
CN100381026C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
TW587412B (en) 2001-09-25 2004-05-11 Daiwa Kk Interlayer connection structure and its forming method
JP2003243797A (ja) 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP4279089B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP4717316B2 (ja) 2002-10-08 2011-07-06 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
WO2004034759A1 (ja) 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP4279090B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP2005032739A (ja) * 2003-07-07 2005-02-03 Shinko Seisakusho:Kk 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005158770A (ja) 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP4039363B2 (ja) * 2003-12-11 2008-01-30 日立化成工業株式会社 多層配線板用接着フィルム
TW200612792A (en) 2005-12-29 2006-04-16 Mutual Tek Ind Co Ltd Concave forming method of a rigid-flex board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592968B (zh) * 2016-05-23 2017-07-21 致伸科技股份有限公司 薄型按鍵結構

Also Published As

Publication number Publication date
JP5082321B2 (ja) 2012-11-28
US20080049405A1 (en) 2008-02-28
KR20080011106A (ko) 2008-01-31
US8942003B2 (en) 2015-01-27
CN101115353A (zh) 2008-01-30
KR101497689B1 (ko) 2015-03-02
JP2008034589A (ja) 2008-02-14
US8400776B2 (en) 2013-03-19
TW200816898A (en) 2008-04-01
CN101115353B (zh) 2012-11-28
US20130220686A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI501714B (zh) 多層印刷配線板及其製造方法
TWI458415B (zh) 多層印刷配線板及其製造方法
JP5034289B2 (ja) 多層プリント配線板及びその製造方法
EP2592915B1 (en) Manufacturing method for laminated wiring board
JP4204989B2 (ja) 半導体装置及びその製造方法
JP4935139B2 (ja) 多層プリント配線板
JP4073945B1 (ja) 多層配線基板の製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP2006196785A (ja) 電子部品内蔵プリント配線板及びその製造方法
JP6566879B2 (ja) 電子部品内蔵基板
TWI389279B (zh) 電路板結構及其製法
JP4183708B2 (ja) 部品内蔵基板の製造方法
KR101231286B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
JP4694007B2 (ja) 三次元実装パッケージの製造方法
CN107770946B (zh) 印刷布线板及其制造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008205071A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees