JP2008034589A - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2008034589A
JP2008034589A JP2006205641A JP2006205641A JP2008034589A JP 2008034589 A JP2008034589 A JP 2008034589A JP 2006205641 A JP2006205641 A JP 2006205641A JP 2006205641 A JP2006205641 A JP 2006205641A JP 2008034589 A JP2008034589 A JP 2008034589A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
cavity
electronic component
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006205641A
Other languages
English (en)
Other versions
JP5082321B2 (ja
Inventor
Takahiro Sawara
隆広 佐原
Atsushi Kobayashi
厚志 小林
Kiyoshi Takeuchi
清 竹内
Shinsahiko Igaue
真左彦 伊賀上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006205641A priority Critical patent/JP5082321B2/ja
Priority to TW096126039A priority patent/TWI501714B/zh
Priority to CN2007101367516A priority patent/CN101115353B/zh
Priority to KR1020070075458A priority patent/KR101497689B1/ko
Priority to US11/878,923 priority patent/US8400776B2/en
Publication of JP2008034589A publication Critical patent/JP2008034589A/ja
Application granted granted Critical
Publication of JP5082321B2 publication Critical patent/JP5082321B2/ja
Priority to US13/766,809 priority patent/US8942003B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

【課題】実装される部品を選ばず、携帯機器の小型化、薄型化を実現できる多層プリント配線板及びその製造方法を提供する。
【解決手段】多層プリント配線板は、電子部品を内蔵した領域と、電子部品を埋め込む開口部を有するキャビティとをそれぞれ備えている。その製造方法として、層間接続導体となる導電性バンプを印刷形成しプリプレグを貫通するとともに電子部品を埋め込むキャビティとなる窓及び電子部品を内蔵する空間となる窓を設けた上側プリント配線基板１１０と、部品を表面に実装した下側プリント配線基板１２０をそれぞれ別個に製造し、積層プレスして一体化する。積層の際、キャビティとなる側には剥離紙シートを介してコンフォーマル材が充填されるようにし、部品を内蔵する側にはプリプレグの含浸樹脂が浸出されるようにする。
【選択図】図２

Description

本発明は、多層プリント配線板に関し、例えば携帯機器内にモジュール基板として用いられる多層プリント配線板及びその製造方法に関する。
近年、例えば携帯電話などに代表される携帯機器の小型化、薄型化、軽量化、高機能化、複合化が進んでいる。それに伴い、携帯機器内にモジュール基板として用いられる多層プリント配線板には、必要な電子部品を実装できるスペースを確保しつつ、さらに小型化、薄型化することが求められている。
このようなモジュール基板への部品実装密度を向上し機器の小型化に資するため、また、例えば０４０２や０６０３などの小型チップ部品の接続信頼性向上のため、配線板内に小型チップ部品等の電子部品を内蔵する部品内蔵配線板が提案されている（例えば特許文献１）。
また、基板の総厚を抑えるなどの目的のため、電子部品を埋め込むための凹部空間（キャビティ）を備えた多層プリント配線板も提案されている（例えば特許文献２）。特許文献２には、埋め込む電子部品の回路を備えた下側プリント配線基板と、電子部品を囲む開口部を備えた上側プリント配線基板とを、それぞれ別個に用意し、接着性樹脂シートを介して積層一体化することにより、電子部品を埋め込むための凹部空間付きの多層プリント配線板を製造する技術が開示されている。こうした多層プリント配線板の凹部内には、後に部品が実装され、その部品の周囲が樹脂封止されるなどして、各種電子機器に用いられる。
特開２００４−１３４４２４号公報 特開２００５−３２７３９号公報
しかし、モジュール基板に実装すべき部品には例えば発熱するものもあり、これらの発熱性部品を基板に内蔵すると、熱に依存する不具合が発生するおそれがある。また、例えば、ワイヤーボンディングで実装・接続する部品を基板に内蔵するのは困難であるという事情もある。基板への内蔵に適さない部品でも、基板の凹部空間（キャビティ）内に部品を実装し、基板の総厚を抑えたいという場合もある。
このように、例えば携帯機器内にモジュール基板として用いられる多層プリント配線板に実装される部品は多種多様であり、モジュール基板への要求も多様である。そのため、部品を選ばず、部品に合わせて、あらかじめ基板に内蔵するか、内蔵せずに凹部空間内に実装するか、基板表面に実装するか等、実装場所を適宜使い分けできるモジュール基板が期待されるようになってきたが、そのようなモジュール基板は存在しなかった。
本発明は、かかる事情を考慮してなされたもので、実装される部品を選ばず、携帯機器の小型化、薄型化を実現できる多層プリント配線板及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る多層プリント配線板は、電子部品実装用のキャビティと、前記キャビティと離間した位置に設けられ、電子部品が内蔵された領域と、を具備する。
ここで、「電子部品実装用のキャビティ」とは、その内部に半導体装置やチップ部品などの所望の電子部品を実装するために必要な大きさの開口部と底面と内側壁面とを有した凹部である。キャビティ内部に電子部品を実装するためには、キャビティ底面に電子部品を載置する必要があるほか、電子部品の電極端子と接続される実装用端子が必要である。実装用端子は必ずしもキャビティ底面に設ける必要はなく、多層プリント配線板の最上層のキャビティ側壁近傍など、電子部品の電極と接続可能な位置に設けられていればよい。
また、本発明に係る多層プリント配線板の製造方法は、下側となる第１のプリント配線基板の上面に、内蔵すべき電子部品を実装し接続する工程と、上側となる第２のプリント配線基板の前記第１のプリント配線基板と接続される側の面に、層間接続導体となる導電性バンプを形成し、プリプレグを積層して前記導電性バンプの先端を前記プリプレグから露出させ、電子部品実装用のキャビティとなる第１の窓と、内蔵すべき電子部品の位置に対応した第２の窓とを設ける工程と、前記内蔵すべき電子部品が実装され接続された第１のプリント配線基板の上に、前記導電性バンプ形成面を下にした第２のプリント配線基板を積層プレスし、電気的かつ機械的に一体化する工程と、を有することを特徴とする。
内蔵する電子部品を実装した第１のプリント配線基板と窓を設けた第２のプリント配線基板とを積層プレスする際、上側に積層配置された第２のプリント配線基板の上に、前記第１の窓に対応する窓が設けられ第２の窓に対応する窓が設けられてない第１の押さえ板を前記窓どうしが重なり合うように位置合わせして積層し、さらにその上に、離型フィルムを介してコンフォーマル材および第２の押さえ板を順に積層して加熱加圧することが好ましい。そうすることで、含浸樹脂の流量を制御することができ、電子部品実装用のキャビティと、電子部品を内蔵した領域とを同時に形成することができる。
電子部品実装用のキャビティとなる窓を明けた上側プリント配線基板と、キャビティ底部となる面を構成する下側プリント配線基板とは、いずれも同じ材料からなる等厚の配線基板を用いることが好ましい。そうすることで、積層プレスした際の基板の反りを防止することができる。
本発明によれば、部品が内蔵されている部分と、部品実装用のキャビティとの両方を併せ持つ多層プリント配線板およびその製造方法を提供することができる。したがって、本発明によれば、実装される部品を選ばず、部品の実装場所を、基板内部、キャビティ内、または、基板表面と、適宜使い分けることで、多層プリント配線板を用いる携帯機器の小型化、薄型化を実現することができる。
以下、図面を参照して本発明の実施形態を詳細に説明する。以下、原則として、同一又は同一相当のものには同じ符号を付し、説明を省略する。なお、本発明の実施形態を図面に基づいて記述するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。また、各図は模式的なもので、各部分の縮尺は必ずしも一様ではない。
まず、本発明の実施形態に係る多層プリント配線板及びその製造方法の一例について、図１〜図７に基づき説明する。
図１（ａ）は、この多層プリント配線板の上面図であり、図１（ｂ）は、この多層プリント配線板の下面図（底面図）である。図２は、図１のＡ−Ａ線に沿う模式的断面図である。図３は、その変形例を示す模式的断面図である。図４〜図７は製造方法の一例を説明するための図である。
図１及び図２に示すように、プリント配線板１００は、その内部に所望の電子部品を実装するための開口部を有するキャビティ１と、電子部品４を内蔵した領域５と、所望の配線パターンを有する配線層２１〜２８（計８層）と、絶縁層１１〜１３と、層間接続導体３１〜３７と、を有する８層配線板である。電子部品４を内蔵した領域５は、この例では２つ設けられており、各々の領域５に電子部品４が１つずつ埋設され、電子部品４の上部は樹脂で被覆されている。
キャビティ１は、その内部に所望の電子部品を所望の向きで載置し埋め込める大きさ及び深さとされ、その上部は開放されている。キャビティ１の底面には、キャビティ内部に載置される電子部品を電気的に接続するための実装用端子２が露出している。多層プリント配線板１００の両外層面には、両外層の配線パターンの一部が実装用端子３として露出している。多層プリント配線板１００の外層面のその他の領域は、ソルダーレジスト等の保護層６で被覆されている。図示するように、電子部品４を内蔵した領域５の上面には、ソルダーレジスト等の保護層６は形成されていないが、これは製造方法に依拠している。
絶縁層１１〜１３は、それぞれ、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、未硬化のエポキシ樹脂、ポリイミド樹脂、ビスマレイミド系樹脂、フェノール系樹脂等を含浸させたプリプレグ（例えばガラス―エポキシ系プリプレグ）の硬化物である。絶縁層１１と絶縁層１２とは、同じ材質から構成されることが好ましい。この例では、絶縁層１１、絶縁層１２ともに、配線層の数に起因して３層ずつであるが、これに限定されない。絶縁層１１の総厚は、内蔵する電子部品４の厚さや、キャビティ１に実装したい部品の厚さに合わせて、適宜選択される。配線層２１〜２８は、例えば厚さ１８μｍの電解銅箔を周知のフォトリソグラフィ技術を用いたパターニングにより形成されている。
この例では、第１配線層２１と第２配線層２２とは層間絶縁層１１を貫通した層間接続導体３１により電気的に接続されている。第２配線層２２と第３配線層２３とは層間絶縁層１１を貫通した層間接続導体３２により電気的に接続されている。第３配線層２３と第４配線層２４とは層間絶縁層１１を貫通した層間接続導体３３により電気的に接続されている。第４配線層２４と第５配線層２５とは層間絶縁層１３を貫通した層間接続導体３４により電気的に接続されている。第５配線層２５と第６配線層２６とは層間絶縁層１２を貫通した層間接続導体３５により電気的に接続されている。第７配線層２７と第８配線層２８とは層間絶縁層１２を貫通した層間接続導体３７により電気的に接続されている。
なお、上記したキャビティ１底部に露出した実装用端子２や最外層に露出した実装用端子３などを含む配線パターンの構成、内蔵する電子部品４の個数や位置、電子部品４を内蔵した領域５の大きさ・形状等は、任意であり、図示したものに限られないことはもちろんである。また、配線層は図示のように８層である必要はなく何層であってもよいが、小型化、高密度化の要請から３層以上とされる。
たとえば、キャビティ内部に電子部品を実装するには、その電子部品の電極と電気的に接続するための実装用端子が必要となる。その実装用端子は、図１及び図２に示す符号２のようにキャビティ底面に設けられていることが好ましいが、キャビティ底面である必要はなく、多層プリント配線板の最上層のキャビティ開口部の周縁部など、電子部品の電極と接続可能な箇所に設けられていればよい。
領域５に内蔵される電子部品４としては、例えば、チップ抵抗、チップコンデンサ、チップインダクタ、チップダイオード等の受動部品、及び、フリップチップ接続できるタイプの能動部品（ベアチップ）が挙げられる。発熱しにくい部品であることが好ましい。また、電子部品４のサイズとしては、例えば、０．４ｍｍ×０．２ｍｍ（０４０２）や０．６ｍｍ×０．３ｍｍ（０６０３）等が好ましい。これらのチップ部品の厚さは、部品の短辺の長さと同程度であるから、厚さ０．５ｍｍ程度の基板内に内蔵することが可能である。また、これらの小型チップ部品は電極端子の接地面積も小さいので、基板表面やキャビティ内部に実装するよりも、内蔵したほうが部品の脱落事故を防ぐことができる。
図２に示すように、本実施形態の多層プリント配線板１００では、電子部品４は、多層プリント配線板１００のほぼ中央に位置する配線層２５の配線パターンの一部である実装用ランド７上に実装されている。すなわち、電子部品４は、配線層２５に対して、対向位置し、かつ、キャビティ１開口部側と同一側（図面上側）に位置している。さらに、キャビティ１底部に露出した実装用端子２と、内蔵された電子部品４が接続された実装用ランド７とは、共に同一の配線層２５に設けられている。すなわち、キャビティ１底面と、内蔵された電子部品４が実装された面とは、同一平面である。
すなわち、この多層プリント配線板１００は、図１及び図２に示すように、キャビティ１となる開口部及び内蔵された電子部品４の位置に対応して領域５を設けた上側プリント配線基板１１０と、電子部品４が実装され接続された下側プリント配線基板１２０とが絶縁層１３となるプリプレグを介して積層され一体化された構成とされている。このような構成とすることで、上下別個に所望の構成のプリント配線基板を製造し、それぞれ導通確認した上で、内蔵すべき電子部品を実装し、内蔵することができる。
電子部品４の各電極端子４ａと各実装用ランド７とは、それぞれ例えば接続部（半田部）４１により電気的かつ機械的に接続されている。なお、接続部４１は、ここでは、後に他の電子部品を実装し接続する際などに用いる半田よりも高融点のクリーム半田（たとえば融点２００℃〜２４０℃程度の半田）を用いている。そうすることで、後に他の電子部品を実装し接続する際などに、接続部４１の再溶融を回避することができる。
なお、図１及び図２に示すように、内蔵された電子部品４の上面は、絶縁層１３を構成するプリプレグの含浸樹脂から浸出した合成樹脂により覆われているが、これに限られない。図３に示すように、絶縁層１３は少なくとも電子部品４と配線層２５との接続部４１を覆っていればよい。そうすることにより、少なくとも接続部４１は保護され、電子部品４が脱落する事故も防ぐことができる。いずれにしても、電子部品４は、多層プリント配線板１００内に埋設されている。
なお、図１及び図２に示すように絶縁層１３が電子部品４の上面をも覆うように構成されていてもよいし、図３に示すように絶縁層１３が電子部品４の上面まで被覆していなくても良い。いずれにしても、電子部品４の少なくとも接続部４１の周囲が、絶縁層１３となるプリプレグの含浸樹脂により隙間なく覆われていればよい。そうすることで、電子部品４及び接続部４１を保護できる。
層間接続導体３１〜３７は、ここでは、それぞれ、ペースト状の導電性組成物（導電性ペーストともいう）のスクリーン印刷により形成される略円錐状の導電性バンプを由来とするものであり、その製造工程に依拠して、軸方向（図２の図示で上下の積層方向）に径が変化している。その径が大きい側（大径側）は、導電性バンプが形成された面（ランド）側であることを示し、その径が小さい側（小径側）は、導電性バンプの頭部が当接された面（ランド）側であることを示している。
なお、この導電性ペーストは、例えば、ペースト状の樹脂中に銀、金、銅などの良好な導電性を有する金属微細粒を分散させたものである。導電性バンプを導電性ペーストで形成する場合、たとえば比較的厚いメタルマスクを用いたスクリーン印刷法により、アスペクト比の高いバンプを形成することができる。導電性バンプの形成時の底面の径及び高さは、配線間隔や貫通するプリプレグの厚さを考慮して適宜定められる。
層間絶縁層を貫挿した導電性バンプからなる層間接続導体により各配線層間を電気的に接続することで、スルーホール、レーザービアホールなど孔をあけてその内壁をめっきするタイプの層間接続法による場合に比べて、導体パターンの微細化に対応でき、製造工程も簡略化できるという利点がある。
図２に示すように、層間接続導体３４は、電子部品４が実装された配線層２５側（下側プリント配線基板１２０側）が小径で、配線層２４側（上側プリント配線基板１１０側）が大径とされている。これは、後述するように、層間接続導体３４となる導電性バンプが、配線層２４の接続ランド８上に形設されたからである。このように、層間接続導体３４となる導電性バンプを、電子部品４を実装・接続しない配線層２４の接続ランド８上に形設したのは、このほうが、電子部品４を実装する面と同一面上に形設するよりも容易かつ効率がよいからである。例えば、電子部品４を実装するためのクリーム半田と、導電性バンプを形成するための銀ペーストとを、同一面に同時にスクリーン印刷しようとする場合には、特殊な印刷装置が必要となるなど、製造する負担が増大する。
なお、上側プリント配線基板１１０内の層間接続導体３１〜３３、及び、下側プリント配線基板１２０内の層間接続導体３５〜３７、については、いずれの側が大径とされていてもよいが、より微細な配線パターンを形成する側（通常は外層側）が小径となるように形成することが好ましい。また、これらの配線基板１１０、１２０内の層間接続導体については、導電性バンプに代えて、周知のスルーホール等を用いて構成することもできる。これらの配線基板１１０，１２０内についても導電性バンプにより層間接続する場合には、図２に示すように、層間接続導体を板厚み方向に重ねて配置することができるので（いわゆる stacked via 構造）、高密度実装が可能である。
上記説明したように、本実施形態による多層プリント配線板１００は、０４０２チップ部品等の電子部品を内蔵しているので、実装する電子部品を減らすことなく基板を小型化できる。また、多層プリント配線板１００の両外層面には、他の電子部品を実装することができるので、基板面を有効に活用できる。すなわち、部品を埋設した凹部空間の上面には実装用端子を設けられないものの、凹部をまたぐように配置することにより、これらの凹部空間の上部にも部品を実装することができるし、他の表面領域にも部品を実装できる。したがって、十分に、小型化、薄型化を図ることができる。
このように、この多層プリント配線板１００は、０４０２チップ部品などの電子部品４が内蔵されている領域５と、他の部品を実装するための凹部であるキャビティ１との両方を併せ持っている。さらに、これらの凹部空間の上部にも、例えば、凹部をまたぐようにして部品を実装することができる。したがって、実装すべき部品の実装場所を、基板内部、キャビティ内、及び、基板表面と、適宜使い分けることで、モジュール基板の小型化及び薄型化を実現することができる。よって、例えば、小型化、軽量化、薄型化、高密度化が求められる携帯用電子機器のセンサーモジュールやカメラモジュールなどに用いるモジュール基板として好適である。
なお、この例では、キャビティ１の内側壁面１ａは樹脂でコーティングされている。これにより、キャビティ１内側壁の繊維を固定することができ、発塵を防止することができる。すなわち、キャビティ１がガラス繊維やアラミド繊維など粉塵を生じやすい材料を含む絶縁基板をルーター加工、ドリル加工、レーザー加工等で切断することにより形成された場合であっても、その絶縁基板に含まれる材料に起因する粉塵がキャビティ内側壁面からキャビティ内部に混入するのを防ぐことができる。したがって、キャビティ内に埋め込む電子部品が、部品周囲の粉塵等に敏感な各種センサなどであっても、キャビティ内の発塵に起因する誤動作を防ぐことができる。なお、この例では、キャビティ１の内側壁面１ａが樹脂でコーティングされているが、キャビティ１の内側壁面１ａは樹脂でコーティングされていなくてもよい。
なお、多層プリント配線板１００の具体的な寸法は、特に限定されないが、本実施形態によれば、手軽に持ち運べる携帯機器に収納されるモジュール基板として適した寸法とすることができる。
図４〜図７は、この多層プリント配線板１００の製造方法として最適な実施形態の一例を説明するための模式的な断面図である。図４は、内蔵する電子部品を実装した配線基板を作製する工程を模式的な断面で示す図であり、図５は、部品を埋め込む空間用の窓（貫通穴）を設けた配線基板を作製する工程を模式的な断面で示す図である。図６は、図４（ｃ）で得られた配線基板と、図５（ｃ）で得られた配線基板とを、積層配置する工程を模式的な断面で示す図である。図７は、図６に示したものを積層プレスした状態を模式的な断面で示す図である。
図４〜図７に示すように、この製造方法では、内蔵する電子部品を上面に実装した下側プリント配線基板１２０と、部品を埋め込む空間用の窓（板厚み方向に貫通する穴）を設けた上側プリント配線基板１１０とを、それぞれ別個に製造する。そして、これらを所定の配置にして積層プレスすることで、多層プリント配線板１００を製造することができる。
なお、上側プリント配線基板１１０と下側プリント配線基板１２０とは、同一の材料からなり、等幅かつ等長かつ等厚のものを用意することが好ましい。上側基板と下側基板とを同一材料かつ等厚にすることで、積層時の基板の反りを防止することができる。上側基板と下側基板とを等幅等長にすることで、一体的な多層プリント配線板とすることができ、外層の実装面を実質的に平坦にすることができる。
まず、図４から順に詳細に説明する。図４（ａ）に示すように、内蔵する電子部品を実装する土台となる下側プリント配線基板として、ここでは、図２の下側に符号１２０で示したものと同じ構成の４層リジッド配線基板を用意した。このような４層リジッド配線基板は、公知の方法で製造することができる。なお、下側プリント配線基板１２０の構成は、必要な回路、電子部品を埋め込むのに必要な厚さ及び大きさ、モジュール基板として要求される厚さ（薄さ）及び大きさ、その他の設計事項を考慮して、適宜定められる。配線層は何層であってもよいが、予め、内層及び外層に導体パターンからなる配線層を形成し、層間接続導体で導通しておく。
ここで、図２及び図４（ａ）に示すように、多層プリント配線板１００として外層になる側（図面下側）は、実装用端子３となる導体パターン領域を残して、ソルダーレジスト等の保護層６で被覆されている。キャビティ１底面として露出する領域については、実装用ランド２として露出させる部分を除いてソルダーレジスト等の保護層６が形成されている。このように、あらかじめ外層の配線パターンや保護層を形成しておくことで、上側プリント配線基板１１０と積層一体化した後にパターニングする必要がなくなる。
また、上側プリント配線基板１１０と接続される側（図面上側）には、内層となる配線層２５が例えば周知のフォトリソグラフィによるパターニングにより形成されている。この配線層２５の構成は自由であるが、少なくとも、キャビティ内に実装する部品を接続するための実装用ランド２、内蔵する電子部品４を実装するための実装用ランド７、上側プリント配線基板１１０と接続するための接続ランド９が、それぞれ所定の位置に形成されている。なお、接続ランド９は、上側プリント配線基板１１０側の接続端子としての導電性バンプ３４（層間接続導体３４）に対応する位置に（それぞれ多数個）形成されている。
続いて、図４（ｂ）に示すように、実装用ランド７上に、例えばスクリーン印刷によりクリーム半田４１Ａを印刷する。クリーム半田４１Ａは、スクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。また、クリーム半田４１Ａに代えて導電性樹脂を用いることもできる。
続いて、電子部品４を、クリーム半田４１Ａを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリーム半田４１Ａを例えばリフロー炉でリフローさせる。これにより、図４（ｃ）に示すように、接続部４１を介して電子部品４が配線層２５の実装用ランド７上に接続された状態の下側プリント配線基板１２０を得た。
一方、上側プリント配線基板１１０として、図５（ａ）に示すような４層リジッド配線基板を用意した。なお、上側プリント配線基板１１０の構成は、自由に設計できるが、キャビティ１に実装する部品、及び、内蔵する電子部品４を埋め込むのに必要な大きさ及び厚さとされる。予め、内層及び外層に所望の導体パターンからなる配線層を形成し、層間接続導体で導通しておく。
図２及び図５（ａ）に示すように、多層プリント配線板１００として外層になる側（図面上側）は、実装用端子３となる導体パターン領域を残して、ソルダーレジスト等の保護層６で被覆されている。また、下側プリント配線基板１２０と接続される側（図面下側）には、絶縁層を介して下側プリント配線基板１２０と導通できるように、所定位置に接続ランド８が形成され、ソルダーレジスト等の保護層６は形成されていない。電子部品を埋め込むキャビティ１となる窓４２及び部品を内蔵する空間を提供するための窓４３を形成する領域には、導体パターン等は形成されていない。
続いて、図５（ｂ）に示すように、この上側プリント配線基板１１０の下面（下側プリント配線基板１２０と接続される面）の配線層２４の所定位置（接続ランド８）に、例えばスクリーン印刷により略円錐形の導電性バンプ３４を必要数まとめて形成する。所定形状に印刷した後、これを乾燥させて固化させる。固化した導電性バンプ３４は、下側プリント配線基板１２０の接続ランド９と電気的かつ機械的に接続するための層間接続導体３４である。導電性バンプ３４の底面の径及び高さは、配線間隔や貫通する絶縁層の厚さを考慮して適宜定められる。なお、図５では、図２の向きと合わせて示しているので、導電性バンプ３４が下を向いているが、実際に形成する際には、上下反対の状態で形成される。
続いて、図５（ｃ）に示すように、この上側プリント配線基板１１０の導電性バンプ３４形成面（導電性バンプ３４先端側の面）に、未硬化（Ｂステージ）のプリプレグ１３Ａを積層する。そして、両側から板厚み方向に加圧して、導電性バンプ３４の頭部をプリプレグ１３Ａに貫挿し、先端をプリプレグ１３Ａから露出させる。具体的には、このプリプレグ１３Ａを当接させ、アルミ箔及びゴムシートを介して、たとえば１００℃に保持した熱板の間に配置し、１ＭＰａで１分間ほど加熱加圧することにより、導電性バンプ３４の頭部をこのプリプレグ１３Ａに貫挿させて、導電性バンプ３４の先端がこのプリプレグ１３Ａから突き出した上側プリント配線基板１１０を得た。なお、露出に際してあるいはその後、その導電性バンプ３４の先端を塑性変形させてつぶしてもよいし（図示せず）、つぶさなくてもよい（図５（ｃ））。いずれにしても、導電性バンプ３４の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。
そして、図５（ｄ）に示すように、電子部品実装用キャビティ１とするための窓４２及び部品を内蔵する空間を提供するための窓４３を、所望の箇所に所望の大きさ及び形状で、所望の個数分、まとめて形成する。この窓４２及び窓４３は、いずれも、板厚み方向に貫通する開口部（貫通穴）である。これらの貫通穴は、例えば、ルーター加工、ドリル加工、打ち抜き加工、レーザー加工等公知の貫通孔形成方法により容易に形成することができる。粉塵の発生しにくい加工方法であることが好ましい。窓４２及び窓４３を形成した後、例えばゴミ取りロール、エアーブロー、集塵機（掃除機）などにより清掃し、上側プリント配線基板１１０の窓４２及び４３の近傍に粉塵がない状態とするのが好ましい。又、予めプリプレグ１３Ａの表面および層間接続導体３４のプリプレグ１３Ａから露出した先端部に剥離可能な保護膜を付設した状態（図示せず）で窓４２及び窓４３を形成すれば、その加工に伴う粉塵がプリプレグ１３Ａおよび層間接続導体３４の頭部に付着するのを防ぐことができる。
なお、上記説明したように、上側プリント配線基板１１０とプリプレグ１３Ａとを積層してから窓４２及び４３を明けても良いし、導電性バンプ３４を印刷形成する以前（図５（ａ））の上側プリント配線基板１１０に窓４２及び窓４３を明け、その後、導電性バンプ３４を印刷形成し、窓４２及び窓４３を明けたプリプレグ１３Ａを積層し、導電性バンプ３４を貫通させてその先端を露出させてもよい。いずれにしても、図５（ｄ）に示すように、導電性バンプ３４の頭部（先端側）がプリプレグ１３Ａから露出し、窓４２及び４３が設けられた状態の上側プリント配線基板１１０を用意する。
なお、上側プリント配線基板１１０の窓４２及び窓４３を形成した後、導電性バンプ３４をスクリーン印刷にて形成する場合、スクリーン印刷のスクリーンが上側プリント配線基板１１０の窓４２及び窓４３でたわみ、印刷をする上で不都合が生じる。その不都合を解消するため、窓４２及び窓４３を冶具（図示せず）で埋めて表面を平滑にしてから、導電性バンプ３４をスクリーン印刷すると良い。
ここで、プリプレグ１３Ａは、例えば、ガラス繊維、アラミド繊維などの有機繊維の不織布、紙等の基材に、電気絶縁性及び熱融着性を有する未硬化（Ｂステージ）の合成樹脂を含浸させたフィルム状のシートである。プリプレグ１３Ａとしては、ノンフロータイプ（成形加工温度において含浸樹脂がほとんど流動しないタイプ）のガラス−エポキシ系のプリプレグを用いることもできるが、フロータイプ（成形加工温度において含浸樹脂が流動するタイプ）としたものを用いることが好ましい。プリプレグ１３Ａとして、フロータイプのものを用いることで、その含浸樹脂により、内蔵する電子部品４の周囲の空間を十分に埋めることができる。
次に、図６に示すように、十分な大きさの平板の押さえ板６１の上に、図４（ｃ）で得た下側プリント配線基板１２０を、電子部品４を実装した面を上にして載置する。その上に、図５（ｃ）で得た上側プリント配線基板１１０を、窓４３が電子部品４と嵌合するように、かつ、先端がこのプリプレグ１３Ａから突き出した導電性バンプ３４と下側プリント配線基板１２０の接続ランド９とが対向するように、位置合わせして積層配置する。その上に、第１の押さえ板６２を積層配置する。この第１の押さえ板６２は、キャビティ１となる窓４２に対応する位置に窓明けされ、部品を内蔵する空間５となる窓４３に対応する位置には窓明けされていない板である。その上に、上下に離型フィルム５２を積層した低融点の樹脂フィルムからなるコンフォーマル材５１を積層配置する。最上層に、窓あけされていない平板の押さえ板６３を積層配置する。
ここで、コンフォーマル材５１は、プリプレグ１３Ａに含浸された樹脂が、主として電子部品４の周囲の空間（開口部４３）に流れ込んでその空間を埋めるように、窓４２の空間に流れ込む樹脂の流量を制御するためのものである。それとともに、コンフォーマル材５１は、プリプレグ１３Ａに含浸された樹脂が、窓４２の内側壁面の形状に沿って流動することによりキャビティ１の内側に樹脂の流路を形成し樹脂の流量を制御するためのものでもある。コンフォーマル材５１としては、プリプレグ１３Ａのガラス転移温度より融点が低い樹脂、例えば、融点が９０℃程度の低融点ポリエチレンからなるフィルムを用いることができる。
押さえ板６１、６２、６３としては、寸法や変形の少ない金属板もしくは耐熱性樹脂板、たとえばステンレス板、真鍮板、ポリイミド樹脂板（シート）、ポリテトラフロロエチレン樹脂板（シート）などを使用することができる。
このとき、押さえ板６２に設ける窓（板厚み方向に貫通する貫通穴）は、図６に示すように、上側プリント配線基板１１０に設けた窓４２よりも少し小さくしておくことが好ましい。例えば、この押さえ板６２にあける窓は、上側プリント配線基板１１０にあけた窓（貫通穴）４２よりも小さく形成され、窓どうしを重ね合わせたときに、押さえ板６２の窓と上側プリント配線基板１１０の窓４２の各縁部の差が、キャビティ内側壁面１ａのコーティング厚さよりもわずかに大きくすることが好ましい。そうすることで、キャビティ内側壁面１ａに沿って適切な厚さでコーティングできるとともに樹脂のキャビティ内壁上部端面の位置をそろえることができる。
そして、このコンフォーマル材５１の融点以上かつプリプレグ１３Ａの含浸樹脂が可塑状態になる温度未満の温度、例えば９５±５℃、に保持した熱板の間に配置し、例えば２ＭＰａで数１０分間ほど加熱加圧する。すると、コンフォーマル材５１が流動性を得て、自重により、押さえ板６２に明けられた窓を通して下側に積層された離型フィルム５２と共に落下して、図７に示すように、キャビティ１（窓４２とキャビティ１底面を構成する下側プリント配線基板１２０の上面とで形成される凹部）の内側の形状に概ね沿った形状に変形する。この変形により、プリプレグ１３Ａの含浸樹脂の流路が制御されることになる。
このとき、図６及び図７に示すように、押さえ板６２の窓と上側プリント配線基板１１０の窓４２の各縁部の差を少し設けているので、キャビティ１の内側壁面に沿ってコンフォーマル材５１との間に隙間ができる。この隙間が、キャビティ１の内側壁面をコーティングする樹脂の流路となる。一方、実装された部品４に対応して設けられた領域５（窓４３）に対応する位置には、押さえ板６２に窓が明けられていないのでコンフォーマル材５１が落下しない。よって、この空間もプリプレグ１３Ａの含浸樹脂の流路となる。
その後、さらに温度を上げて加熱加圧する。すると、図７に示すように、プリプレグ１３Ａから突き出た導電性バンプ３４の先端が対向する下側プリント配線基板１２０の接続ランド８に当接してその先端が円錐台状に塑性変形し、上側プリント配線基板１１０の接続ランド７と下側プリント配線基板１２０の接続ランド８とを直接接続する層間接続導体３４となり、導通し得る状態となるとともに、全体が一体化される。
全体が一体化されるとともに、プリプレグ１３Ａの含浸樹脂が流動性を得て、上側プリント配線基板１１０の絶縁層１１と下側プリント配線基板１２０の絶縁層１２との隙間、及び、電子部品４の周りの空間（領域５）が埋められる。それと同時に、キャビティ１の内側壁面に沿って、変形したコンフォーマル材５１との隙間に浸出し、キャビティ１の内側壁面がこの樹脂によりコーティングされる。なお、押さえ板６２の窓と上側プリント配線基板１１０の窓４２の各縁部の差を設けない場合には、キャビティ１の内側壁面は含浸樹脂によりコーティングされない。その場合でも実装された電子部品４の周囲の空間は、含浸樹脂により埋められる。
そして、プリプレグ１３Ａを硬化させた後、冷却してから、押さえ板６１、６３、変形したコンフォーマル材５１、その両面に積層された離型フィルム５２、及び、窓を明けた押さえ板６２を剥離して、図１及び図２に示す多層プリント配線板１００を得た。
図１及び図２に示す多層プリント配線板１００は、以上のようにして製造される。図３に示す多層プリント配線板１００も同様の方法で得ることができる。
なお、本発明において、電子部品を埋め込むキャビティを形成する方法、基板内に電子部品を実装して内蔵する方法、キャビティ内側壁面をコーティングする方法などは、上記方法に限られない。例えば、キャビティ１や部品を内蔵する領域５は、あらかじめ８層プリント配線板を製造した後、その上層部を座繰り加工することにより形成することは可能である。そして、領域５の内部に電子部品４を実装した後に別途封止樹脂を用いて電子部品４の周囲の空間を封止し、電子部品４を内蔵することも可能である。また、キャビティ１形成後に別途コーティング樹脂を塗布することにより、キャビティ１の内側壁面をコーティングすることも可能である。
しかし、上記のように窓を明けた上側プリント配線基板と部品を実装した下側プリント配線基板とをプリプレグを介して積層プレスするのではなく、上層部を座繰り加工することにより部品を埋め込むための凹部を形成する場合には、形成された配線部を傷つけないように配慮する必要があるので困難を伴う。また、キャビティ形成後に別途コーティング樹脂を塗布することにより内側壁面をコーティングする場合には、垂直な内壁面に沿って均一に樹脂を塗布することが困難であるほか、別工程が必要になる。また、座繰り加工で設けた凹部に小型部品を実装することにも困難を伴う。
上記実施形態で説明した多層プリント配線板の製造方法によれば、これらの困難は回避される。その上、電子部品実装用のキャビティと、電子部品を内蔵した空間とを、上下の配線基板の積層と同時に完成することができる。したがって、上記実施形態で説明した多層プリント配線板の製造方法は、電子部品実装用のキャビティと、電子部品を内蔵した空間とを兼ね備えた多層プリント配線板を製造する方法として最適である。
なお、図２に示す層間接続導体３１〜３７となる導電性バンプとしては、たとえば銀、金、銅などの良好な導電性を有する金属粉末、これらの合金粉末もしくは複合（混合）金属粉末と、たとえばポリカーボネート樹脂、ポリスルホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノール樹脂、ポリイミド樹脂などのバインダー成分とを混合して調製されたペースト状の導電性組成物（導電性ペースト）、あるいは導電性金属などで構成することができる。導電性バンプを導電性組成物で形成する場合、たとえば比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高いバンプを形成することができる。導電性金属で導電性バンプを形成する手段としては、（ａ）ある程度形状もしくは寸法が一定の微小金属魂を、粘着剤層を予め設けておいた導電性金属層面に散布し、選択的に固着させる（このときマスクを配置して行ってもよい）、（ｂ）電解銅箔面にめっきレジストを印刷・パターニングして、銅、錫、金、銀、半田などめっきして選択的に微小な金属柱（バンプ）を形成する、（ｃ）導電性金属層面に半田レジストの塗布・パターニングして、半田浴に浸漬して選択的に微小な金属柱（バンプ）を形成する、（ｄ）金属板の一部をレジストにて被覆し、エッチングして微小な金属バンプを形成する、などが挙げられる。ここで、導電性バンプに相当する微小金属魂ないし微小な金属柱は、異種金属を組合わせて成る多層構造、多層シェル構造でもよい。たとえば銅を芯にし表面を金や銀の層で被覆して耐酸化性を付与したり、銅を芯にし表面を半田層被覆して半田接合性をもたせたりしてもよい。なお、本発明において、導電性バンプを導電性組成物で形成する場合には、めっき法などの手段で行う場合に較べて、さらに工程など簡略化し得るので、低コスト化の点で有効である。
本実施形態では、部品を実装した面（配線層２５の上面）とは別な面（配線層２４の仮面）に、層間接続導体３４（上側プリント配線基板１１０と下側プリント配線基板１２０との接続端子でもある）となる導電性バンプ３４を形成した。本実施形態と逆に下側プリント配線基板１２０側に導電性バンプ３４を形成して積層一体化することもできるが、上記理由により、導電性バンプ３４を上側プリント配線基板１１０側に形成したほうが好ましい。
［その他］
図８〜図１０は、上記実施形態で得られた多層プリント配線板１００のキャビティ１内に電子部品を実装した状態の例を模式的に示す断面図である。
図８に示す例では、一方の主面に複数の電極端子７１ａを備えた電子部品７１が、電極端子７１ａ面をキャビティ１開口部側に向けてキャビティ１内部に載置されている。その各電極端子７１ａは、キャビティ１底面に設けられた各実装用端子２と、ボンディングワイヤ８１により各々接続されている。電子部品７１は、キャビティ１内に埋設されているが、樹脂で埋められてはいない。本発明の多層プリント配線板は、このような構成で電子部品７１をキャビティ１内に実装するためのものであってもよい。なお、図８では、部品７１が電子部品４よりも小さく描かれているが、これはあくまでも模式的な図示であり、実際には、部品７１は、内蔵された電子部品４よりも大きく、かつ、厚いものであってもかまわない。
図９に示す例では、一方の主面に複数の電極端子７１ａを備えた電子部品７１が、電極端子７１ａ面をキャビティ１開口部側に向けてキャビティ１内部に載置されている。各電極端子７１ａは、外層面のキャビティ側壁近傍に設けられた各実装用端子３と、ボンディングワイヤ８１により各々接続されている。本発明の多層プリント配線板は、このような構成で電子部品７１をキャビティ１内に実装するためのものであってもよい。すなわち、電子部品７１の各電極端子７１ａと接続される実装用端子はキャビティ１底面に設けられていなくてもよい。
図１０に示す例では、一方の主面に複数の電極端子７１ａを備えた電子部品７１が、電極端子７１ａ面をキャビティ１底面側に向けてキャビティ１内部に載置され、キャビティ１底面に設けられた実装用端子２とフリップチップ接続されている。その上部には、キャビティ１の開口部を塞ぐように他の電子部品７２が搭載され、その各電極端子７２ａは、上側プリント配線基板１１０の最外層に設けられた各実装用端子３と、ボンディングワイヤ８１により各々接続されている。一方、電子部品４が埋設された領域５の上部にも、その領域５を塞ぐように他の電子部品７３が搭載され、その各電極端子７３ａは、上側プリント配線基板１１０の最外層に設けられた各実装用端子３と、ボンディングワイヤ８１により各々接続されている。本発明の多層プリント配線板は、このような構成で電子部品を接続するものであってもよい。
キャビティ１内に実装される電子部品や、電子部品４を内蔵した領域５の上部に実装される電子部品の接続方法は、これらに限られず、いろいろの形態を採ることができる。また、キャビティ１のサイズや形状、電子部品４を内蔵した領域５の形状及び個数も、上記に限られず、いろいろの形態を採ることができる。例えば、図１及び図２では、キャビティ１が１つで、電子部品４が内蔵された領域５が２つであるが、それぞれ、多層プリント配線板１００として許容される平面サイズの範囲内で、もっと多くの個数を配設することができる。また、キャビティ１内に実装される電子部品や、領域５に内蔵された電子部品４が、複数ある場合であっても、それらは、同一種類の電子部品である必要はなく、その種類やサイズ等はいろいろのものであってよい。
上記説明したように、いろいろの形態を採り得るが、いずれの場合であっても、本実施形態による多層プリント配線板１００は、電子部品をその内部に埋め込める開口部を有するキャビティ１と、電子部品４が内蔵された領域５とを、それぞれ少なくとも１つずつ、有している。そして、外層面には、それぞれ所望の電子部品を実装できる実装用端子３を備えている。よって、例えば、落下し易い小型チップ部品は内蔵し、発熱性の部品、厚みのある部品、またはワイヤ接続が必要な部品等はキャビティ１内に実装し、その他の大型の部品は表面に実装するというように、電子部品に合わせて実装場所を適宜選択することができる。したがって、実装する部品を選ばずに部品の実装場所を提供でき、基板を十分に小型化かつ薄型化することができる。
そして、領域５内に内蔵された電子部品４の、少なくとも接続部４１の周囲の空間は、プリプレグの含浸樹脂から浸出した樹脂により、上側プリント配線基板１１０と下側プリント配線基板１２０との間に介在する絶縁層１３と一体に埋められている。よって、別途の封止樹脂を必要とすることなく、部品を内蔵し保護することができる。
（ａ）は、本発明の実施形態に係る多層プリント配線板の構成の一例を模式的に示す上面図、（ｂ）は、その底面図。 図１のＡ−Ａ線に沿う模式的断面図。 図２に示す多層プリント配線板の変形例を示す模式的断面図。 本発明の実施形態に係る多層プリント配線板の製造方法を説明するための模式的断面図。 本発明の実施形態に係る多層プリント配線板の製造方法を説明するための模式的断面図。 本発明の実施形態に係る多層プリント配線板の製造方法を説明するための模式的断面図。 本発明の実施形態に係る多層プリント配線板の製造方法を説明するための模式的断面図。 本発明に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。 本発明に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。 本発明に係る多層プリント配線板のキャビティ内に電子部品を実装した例を示す図。
符号の説明
１…キャビティ、１ａ…キャビティ内側壁、２，３…実装用端子、４…電子部品、４ａ…電極端子、５…電子部品を内蔵する領域、６…保護層（ソルダーレジスト）、７…実装用ランド、８，９…接続ランド（配線パターン）、１１…第１の絶縁層、１２…第２の絶縁層、１３…第３の絶縁層、２１，２２，２３，２４，２５，２６，２７，２８…配線層、３１，３２，３３，３４，３５，３６，３７…層間接続導体（導電性バンプ）、４１…接続部（半田部）、４１Ａ…クリーム半田、４２…キャビティとなる窓（貫通穴）、４３…電子部品を内蔵する領域となる窓（貫通穴）、５１…コンフォーマル材、５２…離型フィルム、６１…押さえ板、６２…窓を明けた押さえ板、６３…押さえ板、７１，７２，７３…電子部品、７１ａ，７２ａ，７３ａ…電極端子、８１…ボンディングワイヤ、１００…多層プリント配線板、１１０…上側プリント配線基板、１２０…下側プリント配線基板。

Claims (10)

  1. 電子部品実装用のキャビティと、
    前記キャビティと離間した位置に設けられ、電子部品が内蔵された領域と、
    を具備することを特徴とする多層プリント配線板。
  2. 前記内蔵された電子部品は、前記キャビティの底面と同一平面に形成された配線層上に実装され接続されていることを特徴とする請求項１記載の多層プリント配線板。
  3. 前記電子部品が内蔵された前記領域の少なくとも一部は、前記多層プリント配線板を構成するプリプレグの含浸樹脂から浸出した樹脂により埋められていることを特徴とする請求項１又は２記載の多層プリント配線板。
  4. 前記キャビティの内壁側面は、前記多層プリント配線板を構成するプリプレグの含浸樹脂から浸出した樹脂によりコーティングされていることを特徴とする請求項１乃至３いずれか１項記載の多層プリント配線板。
  5. 上面に電子部品が実装され接続された第１のプリント配線基板と、電子部品実装用のキャビティとなる板厚み方向に貫通する第１の窓と前記接続された電子部品の位置に対応して板厚み方向に貫通する第２の窓とを設けた第２のプリント配線基板とを、プリプレグを介して積層一体化したことを特徴とする請求項１乃至４いずれか１項記載の多層プリント配線板。
  6. 前記プリプレグを貫通して前記第１のプリント配線基板と前記第２のプリント配線基板との対向する配線パターン間に挟まれて設けられ、積層方向に一致する軸を有し、前記電子部品が実装された第１のプリント配線基板の面側が前記第２のプリント配線基板の面側よりも小径となるように径が変化している形状である層間接続導体と、
    をさらに具備することを特徴とする請求項５記載の多層プリント配線板。
  7. 前記第１のプリント配線基板と前記第２のプリント配線基板とは、実質的に等厚であることを特徴とする請求項５又は６記載の多層プリント配線板。
  8. 下側となる第１のプリント配線基板の上面に、内蔵すべき電子部品を実装し接続する工程と、
    上側となる第２のプリント配線基板の前記第１のプリント配線基板と接続される側の面に、層間接続導体となる導電性バンプを形成し、プリプレグを積層して前記導電性バンプの先端を前記プリプレグから露出させ、電子部品実装用のキャビティとなる第１の窓と、内蔵すべき電子部品の位置に対応した第２の窓とを設ける工程と、
    前記内蔵すべき電子部品が実装され接続された第１のプリント配線基板の上に、前記導電性バンプ形成面を下にした第２のプリント配線基板を積層し、加圧加熱して、電気的かつ機械的に一体化する工程と、
    を有することを特徴とする多層プリント配線板の製造方法。
  9. 前記第１のプリント配線基板と前記第２のプリント配線基板とを積層し加熱加圧する際、上側に積層配置された第２のプリント配線基板の上に、前記第１の窓に対応する窓が設けられ第２の窓に対応する窓が設けられてない第１の押さえ板を前記窓どうしが重なり合うように位置合わせして積層し、さらにその上に、離型フィルムを介してコンフォーマル材および第２の押さえ板を順に積層して加圧加熱することを特徴とする請求項８記載の多層プリント配線板の製造方法。
  10. 前記第１のプリント配線基板と前記第２のプリント配線基板とは、等厚のリジッド配線基板であることを特徴とする請求項８又は９記載の多層プリント配線板の製造方法。
JP2006205641A 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法 Expired - Fee Related JP5082321B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006205641A JP5082321B2 (ja) 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法
TW096126039A TWI501714B (zh) 2006-07-28 2007-07-17 多層印刷配線板及其製造方法
CN2007101367516A CN101115353B (zh) 2006-07-28 2007-07-27 多层印制布线板及其制造方法
KR1020070075458A KR101497689B1 (ko) 2006-07-28 2007-07-27 다층 프린트 배선판 및 그 제조 방법
US11/878,923 US8400776B2 (en) 2006-07-28 2007-07-27 Multilayered printed wiring board
US13/766,809 US8942003B2 (en) 2006-07-28 2013-02-14 Multilayered printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205641A JP5082321B2 (ja) 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008034589A true JP2008034589A (ja) 2008-02-14
JP5082321B2 JP5082321B2 (ja) 2012-11-28

Family

ID=39023369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205641A Expired - Fee Related JP5082321B2 (ja) 2006-07-28 2006-07-28 多層プリント配線板及びその製造方法

Country Status (5)

Country Link
US (2) US8400776B2 (ja)
JP (1) JP5082321B2 (ja)
KR (1) KR101497689B1 (ja)
CN (1) CN101115353B (ja)
TW (1) TWI501714B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049555A (ja) * 2009-08-25 2011-03-10 Samsung Electro-Mechanics Co Ltd コア基板のキャビティ加工方法
JP2012191115A (ja) * 2011-03-14 2012-10-04 Ngk Insulators Ltd インダクタ内蔵基板及び当該基板を含んでなる電気回路
JP2013110303A (ja) * 2011-11-22 2013-06-06 Ngk Insulators Ltd 大容量モジュールの周辺回路用の回路基板、当該回路基板を用いる周辺回路を含む大容量モジュール、及び当該大容量モジュールの製造方法
JP2014192386A (ja) * 2013-03-27 2014-10-06 Shinko Electric Ind Co Ltd インターポーザ、及び電子部品パッケージ
JP2015138957A (ja) * 2014-01-24 2015-07-30 クローバー電子工業株式会社 多層プリント配線基板の製造方法
WO2015145728A1 (ja) * 2014-03-28 2015-10-01 富士機械製造株式会社 キャビティ付き多層配線基板の部品実装方法
US9258897B2 (en) 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2020162473A1 (ja) * 2019-02-05 2020-08-13 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
JP2022006852A (ja) * 2020-06-25 2022-01-13 Tdk株式会社 キャビティを有する回路基板及びその製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US8432485B1 (en) * 2007-12-19 2013-04-30 Logitech Europe S.A. Optimized designs for embedding webcam modules with superior image quality in electronics displays
JP2009218553A (ja) * 2008-02-12 2009-09-24 Panasonic Corp プレスシートおよびこれを用いた立体プリント配線板の製造方法
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP2011138868A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
US9282626B2 (en) * 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
US8766104B2 (en) * 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8946562B2 (en) * 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
KR101976602B1 (ko) * 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
KR101538544B1 (ko) * 2013-08-23 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 서브스트레이트, 그 제조 방법 및 상기 서브스트레이트를 포함하는 반도체 디바이스 패키지
KR20150026053A (ko) * 2013-08-30 2015-03-11 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 그 제조방법
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9275975B2 (en) * 2014-03-28 2016-03-01 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
KR102222604B1 (ko) * 2014-08-04 2021-03-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102194721B1 (ko) * 2014-09-16 2020-12-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
KR102473416B1 (ko) * 2015-06-18 2022-12-02 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6562076B2 (ja) * 2015-07-13 2019-08-21 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
US10418707B2 (en) 2016-09-06 2019-09-17 Skyworks Solutions, Inc. Planar end fire antenna for wideband low form factor applications
US9997442B1 (en) * 2016-12-14 2018-06-12 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
US10700424B2 (en) 2017-05-05 2020-06-30 Skyworks Solutions, Inc. Printed circuit board structure including a closed cavity
US10986739B2 (en) 2017-05-05 2021-04-20 Skyworks Solutions, Inc. Method of making printed circuit board structure including a closed cavity
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
CN108770236A (zh) * 2018-05-23 2018-11-06 高德（无锡）电子有限公司 一种co2镭射钻孔代替机械盲捞软硬结合板的加工工艺
TWI680706B (zh) * 2018-10-01 2019-12-21 健鼎科技股份有限公司 電路板及其製造方法
KR20200055415A (ko) 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
KR20200070773A (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP7024919B2 (ja) * 2019-07-09 2022-02-24 株式会社村田製作所 回路基板
CN110461084A (zh) * 2019-07-19 2019-11-15 恩达电路(深圳)有限公司 厚铜金属基板压铜块方法
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
KR20220033234A (ko) * 2020-09-09 2022-03-16 삼성전기주식회사 인쇄회로기판 및 전자부품 내장기판
KR20220058187A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 인쇄회로기판
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390158A (ja) * 1986-09-29 1988-04-21 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 非平坦面を有する多層構造体を形成する方法
JPH098175A (ja) * 1995-06-14 1997-01-10 Fuji Kiko Denshi Kk 多層プリント基板のボンディング用棚形成方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004165681A (ja) * 2003-12-11 2004-06-10 Hitachi Chem Co Ltd 多層配線板用接着フィルム
JP2005032739A (ja) * 2003-07-07 2005-02-03 Shinko Seisakusho:Kk 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
TW587412B (en) 2001-09-25 2004-05-11 Daiwa Kk Interlayer connection structure and its forming method
US6972964B2 (en) 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US7242591B2 (en) 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
JP4279089B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP4717316B2 (ja) 2002-10-08 2011-07-06 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP4279090B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
TW200612792A (en) 2005-12-29 2006-04-16 Mutual Tek Ind Co Ltd Concave forming method of a rigid-flex board
TWI592968B (zh) * 2016-05-23 2017-07-21 致伸科技股份有限公司 薄型按鍵結構

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390158A (ja) * 1986-09-29 1988-04-21 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 非平坦面を有する多層構造体を形成する方法
JPH098175A (ja) * 1995-06-14 1997-01-10 Fuji Kiko Denshi Kk 多層プリント基板のボンディング用棚形成方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2005032739A (ja) * 2003-07-07 2005-02-03 Shinko Seisakusho:Kk 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP2004165681A (ja) * 2003-12-11 2004-06-10 Hitachi Chem Co Ltd 多層配線板用接着フィルム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049555A (ja) * 2009-08-25 2011-03-10 Samsung Electro-Mechanics Co Ltd コア基板のキャビティ加工方法
JP2012191115A (ja) * 2011-03-14 2012-10-04 Ngk Insulators Ltd インダクタ内蔵基板及び当該基板を含んでなる電気回路
US9258897B2 (en) 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013110303A (ja) * 2011-11-22 2013-06-06 Ngk Insulators Ltd 大容量モジュールの周辺回路用の回路基板、当該回路基板を用いる周辺回路を含む大容量モジュール、及び当該大容量モジュールの製造方法
JP2014192386A (ja) * 2013-03-27 2014-10-06 Shinko Electric Ind Co Ltd インターポーザ、及び電子部品パッケージ
JP2015138957A (ja) * 2014-01-24 2015-07-30 クローバー電子工業株式会社 多層プリント配線基板の製造方法
WO2015145728A1 (ja) * 2014-03-28 2015-10-01 富士機械製造株式会社 キャビティ付き多層配線基板の部品実装方法
JPWO2015145728A1 (ja) * 2014-03-28 2017-04-13 富士機械製造株式会社 キャビティ付き多層配線基板の部品実装方法
WO2020162473A1 (ja) * 2019-02-05 2020-08-13 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
JPWO2020162473A1 (ja) * 2019-02-05 2021-12-02 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
US11963294B2 (en) 2019-02-05 2024-04-16 Murata Manufacturing Co., Ltd. Multilayer resin substrate, and method of manufacturing multilayer resin substrate
JP2022006852A (ja) * 2020-06-25 2022-01-13 Tdk株式会社 キャビティを有する回路基板及びその製造方法
JP7435306B2 (ja) 2020-06-25 2024-02-21 Tdk株式会社 キャビティを有する回路基板及びその製造方法

Also Published As

Publication number Publication date
KR20080011106A (ko) 2008-01-31
TW200816898A (en) 2008-04-01
CN101115353B (zh) 2012-11-28
TWI501714B (zh) 2015-09-21
US20080049405A1 (en) 2008-02-28
US8942003B2 (en) 2015-01-27
JP5082321B2 (ja) 2012-11-28
CN101115353A (zh) 2008-01-30
US8400776B2 (en) 2013-03-19
US20130220686A1 (en) 2013-08-29
KR101497689B1 (ko) 2015-03-02

Similar Documents

Publication Publication Date Title
JP5082321B2 (ja) 多層プリント配線板及びその製造方法
JP5034289B2 (ja) 多層プリント配線板及びその製造方法
JP4935139B2 (ja) 多層プリント配線板
EP2592915B1 (en) Manufacturing method for laminated wiring board
JP4792749B2 (ja) 電子部品内蔵プリント配線板の製造方法
TW200812462A (en) Multilayered printed wiring board and method for manufacturing the same
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
JP2008124459A (ja) ハンダペースト接続部を有する回路基板の製造方法
WO2014125973A1 (ja) 部品内蔵樹脂多層基板および樹脂多層基板
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN107770946B (zh) 印刷布线板及其制造方法
JP2004063583A (ja) 半導体装置及びその製造方法
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
JP2006237232A (ja) 複合配線基板構造体及びその製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2019121766A (ja) プリント配線板およびその製造方法
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2004311909A (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP6998744B2 (ja) 部品内蔵基板
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees