JP6998744B2

JP6998744B2 - 部品内蔵基板

Info

Publication number: JP6998744B2
Application number: JP2017227748A
Authority: JP
Inventors: 隼介佐藤
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2017-11-28
Filing date: 2017-11-28
Publication date: 2022-01-18
Anticipated expiration: 2037-11-28
Also published as: JP2019096850A

Description

本発明は、部品内蔵基板に関するものである。

複数の単位基板を積層し、積層方向に複数の電子部品が内蔵された多層構造の部品内蔵基板が知られている（例えば、特許文献１参照）。単位基板としては、例えば、両面基板や中間基板が用いられている。両面基板は、第１絶縁層と、第１絶縁層の両面側に形成された第１配線層と、第１絶縁層を貫通し第１配線層と接続された第１層間導電層としてのビアと、電子部品が収容された開口部を備えている。中間基板は、第２絶縁層と、第２絶縁層の両面側に設けられた第１接着層と、第１接着層と共に第２絶縁層を貫通する第２層間導電層としてのビアを備えている。

特開２０１４－１８７３５０号公報

上記の部品内蔵基板では、中間層は上下層の層間導通の役割しか持っておらず、平面方向へ配置される所定の導通経路を得るためには別の導通層を増やす必要があり、単位基板の積層枚数を増やさざるを得ないため、薄型化が難しいという問題があった。

本発明が解決しようとする課題は、薄型化が可能な部品内蔵基板を提供することである。

［１］本発明に係る部品内蔵基板は、相互に積層された複数の単位基板と、複数の電子部品とを備えた部品内蔵基板であって、前記複数の単位基板は、前記電子部品がそれぞれ収容された一対の両面基板と、前記一対の両面基板の間に介在する中間基板と、を含み、それぞれの前記両面基板は、第１の絶縁層と、前記第１の絶縁層の両主面に形成された第１の配線層と、前記第１の絶縁層を貫通しており、前記第１の配線層と電気的に接続された第１の貫通導電路と、を含み、前記第１の絶縁層は、前記電子部品が収容された開口部を有し、前記中間基板は、第２の絶縁層と、前記第２の絶縁層を貫通しており、前記第１の貫通導電路と電気的に接続された第２の貫通導電路と、前記第２の絶縁層の少なくとも一方の主面に形成された第２の配線層と、前記第２の絶縁層を貫通しており、前記第２の絶縁層から露出する一端と、前記第２の配線層により閉塞された他端を有する有底ビアと、前記第２の絶縁層の両主面に設けられるとともに、前記第２の配線層を覆う第１の接着層と、を含み、前記第１の接着層の絶縁破壊電圧は、０．５Ｖ／μｍよりも大きい部品内蔵基板である。

［２］上記発明において、前記複数の電子部品の少なくとも一部は、前記複数の単位基板の積層方向から見て、互いに重なっており、前記有底ビアは、前記複数の単位基板の積層方向から見て、前記複数の電子部品が重なった領域に位置してもよい。

［３］上記発明において、前記中間基板の前記有底ビアが、前記電子部品の第１の端子と電気的に接続されていてもよい。

［４］上記発明において、前記複数の単位基板は、前記両面基板及び前記中間基板の少なくとも一方に積層された片面基板を含み、前記片面基板は、第３の絶縁層と、前記第３の絶縁層の一方の主面に形成された第３の配線層と、前記電子部品の第２の端子と前記第３の配線層を電気的に接続する端子接続部と、前記第３の絶縁層と前記両面基板の間に介在し、前記第３の絶縁層と前記両面基板を接着する第２の接着層と、を含んでいてもよい

本発明によれば、第２の配線層及び有底ビアを備えた中間基板により、配線密度が向上するため、単位基板の積層数を低減することができる。よって、本発明によれば、部品内蔵基板を薄型化させることができる。

図１は、本発明の第１実施形態における部品内蔵基板の断面図である。図２は、図１に示す領域Ａの拡大図である。図３（ａ）～図３（ｄ）は、本発明の第１実施形態における両面基板の製造方法を工程ごとに説明する断面図である。図４（ａ）～図４（ｅ）は、本発明の第１実施形態における中間基板の製造方法を工程ごとに説明する断面図である。図５（ａ）～図５（ｅ）は、本発明の第１実施形態における片面基板の製造方法を工程ごとに説明する断面図である。図６は、本発明の第２実施形態における部品内蔵基板の断面図である。図７は、本発明の第３実施形態における部品内蔵基板の断面図である。図８（ａ）～図８（ｇ）は、本発明の第３実施形態における中間基板の製造方法を工程ごとに説明する断面図である。図９は、本発明の第４実施形態における部品内蔵基板の断面図である。図１０は、本発明の第５実施形態における部品内蔵基板の断面図である。

<<第１実施形態>>
以下、図面に基づいて、本発明における第１実施形態の部品内蔵基板について説明する。図１は、第１実施形態の部品内蔵基板１Ａの断面図である。図２は、図１に示す領域Ａの拡大図である。

図１の部品内蔵基板１Ａでは、相互に積層された複数の単位基板の中に、複数の電子部品が内蔵されている。そのため、部品内蔵基板１Ａは、小型・薄型化が可能であり、ウェアラブル機器や医療・ヘルスケア機器などの用途に用いることができる。なお、部品内蔵基板１Ａの用途は、上記の用途のみに限定されない。

第１実施形態の部品内蔵基板１Ａは、単位基板としての２枚の両面基板１０ａ、１０ｂと、１枚の中間基板２０Ａと、３枚の片面基板３０ａ、３０ｂ、３０ｃと、を備えており、これらの基板１０ａ、１０ｂ、２０Ａ、３０ａ、３０ｂ、３０ｃを相互に積層した構造を有している。本実施形態における「両面基板１０ａ、１０ｂ」は、本発明における「一対の両面基板」の一例に相当し、本実施形態における「中間基板２０Ａ」は、本発明における「中間基板」の一例に相当し、本実施形態における「片面基板３０ａ、３０ｂ、３０ｃ」は、本発明における「片面基板」の一例に相当する。

また、各両面基板１０ａ、１０ｂに形成された各開口部１４内には、電子部品４０ａ、４０ｂがそれぞれ収容されている。本実施形態では、電子部品４０ａ、４０ｂは、複数の単位基板の積層方向から見て、互いに重なっている。なお、電子部品４０ａ、４０ｂは、複数の単位基板の積層方向から見て、重なっていなくてもよいし、一部が互いに重なっていてもよいし、互いに完全に重なっていてもよい。

各電子部品４０ａ、４０ｂの具体例としては、例えば、トランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子の能動部品、抵抗器、コンデンサ、リレー、圧電素子等の受動部品、又は、再配線を施したＷＬＰ（Wafer Level Package）を例示することができる。また、内蔵された各電子部品４０ａ、４０ｂに加えて、部品内蔵基板１Ａの上下面（片面基板３０ｃの上面及び片面基板３０ａの下面）に電子部品が実装されていてもよい。

両面基板１０ａと両面基板１０ｂは、基本的に同様の構成を有しているので、両面基板１０ａについて以下説明し、両面基板１０ｂについての詳細な説明は省略する。

両面基板１０ａは、樹脂基材１１と、配線層１２と、ビア１３と、から構成されている。本実施形態の「樹脂基材１１」は、本発明における「第１の絶縁層」の一例に相当し、本実施形態における「配線層１２」は、本発明における「第１の配線層」の一例に相当し、本実施形態における「ビア１３」は、本発明における「第１の貫通導電路」の一例に相当する。

樹脂基材１１は、低誘電率材料の樹脂フィルムにより構成されており、特に限定されないが、例えば、２５μｍ程度の厚さを有している。この樹脂基材１１には、当該樹脂基材１１を貫通する開口部１４が形成されている。開口部１４は、各単位基板の積層時に電子部品４０ａが重なる位置に形成されており、この開口部１４に電子部品４０ａが収容される。樹脂フィルムを構成する材料としては、例えば、ポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）等を用いることができる。なお、本実施形態の「開口部１４」は、本発明における「開口部」の一例に相当する。

配線層１２は、銅などの導電性を有する材料から構成されており、樹脂基材１１の両主面にパターン形成されている。配線層１２のパターン形状は、特に限定されず、任意の形状とすることができる。

ビア１３は、樹脂基材１１の両主面に形成された配線層１２を互いに電気的に接続する貫通導電路である。本実施形態におけるビア１３は、樹脂基材１１を貫通するビアホール１５の内壁及び他方の主面の配線層１２に沿って、銅層をめっき形成したＬＶＨ（Laser Via Hole）である。なお、「第１の貫通導電路」は、上下の配線層１２を電気的に接続するものであれば、ＬＶＨに限定されない。

中間基板２０Ａは、樹脂基材２１と、配線層２２と、有底ビア２３と、貫通ビア２４と、接着層２５と、から構成されている。本実施形態における「樹脂基材２１」は、本発明における「第２の絶縁層」の一例に相当し、本実施形態における「配線層２２」は、本発明における「第２の配線層」の一例に相当し、本実施形態における「有底ビア２３」は、本発明における「有底ビア」の一例に相当し、本実施形態における「貫通ビア２４」は、本発明における「第２の貫通導電路」の一例に相当し、第１実施形態における「接着層２５」は、本発明における「第１の接着層」の一例に相当する。

樹脂基材２１は、低誘電率材料の樹脂フィルムにより構成されており、特に限定されないが、例えば、２５μｍの厚さを有している。樹脂フィルムを構成する材料としては、例えば、ポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）等を用いることができる。

配線層２２は、銅などの導電性を有する材料から構成されており、樹脂基材２１の一方の主面にパターン形成されている。本実施形態では、配線層２２は、樹脂基材２１において、両面基板１０ａの側の面（図１において下側面）に設けられており、積層方向から見て、電子部品４０ａ、４０ｂと対向する位置に少なくとも設けられている。なお、配線層２２のパターン形状は、特に限定されず、任意の形状とすることができ、配線層２２は、積層方向から見て、電子部品４０ａ、４０ｂと対向する位置に設けられていなくてもよい。

本実施形態のように、配線層２２と電子部品４０ａの上面（端子４１、４２が設けられていない面）とが接着層２５を介して対向する場合には、図２に示すように、配線層２２と電子部品４０ａとの距離Ｄ（言い換えれば、配線層２２と電子部品４０ａの端子４１、４２が設けられていない面との間に介在する部分の接着層２５の厚さ）は、４μｍ以上であることが好ましい（Ｄ≧４μｍ）。距離Ｄを４μｍ以上とすることで、配線層２２と電子部品４０ａの短絡を防止することができる。

有底ビア２３は、図１に示すように、樹脂基材２１を貫通するビアホール２６に充填形成されているＩＶＨ（Interstitial Via Hole）である。各有底ビア２３は、樹脂基材２１を貫通しており、樹脂基材２１から露出する一端と、配線層２２により閉塞された他端を有している。本実施形態では、有底ビア２３は、電子部品４０ａ、４０ｂに、積層方向上で対向する位置に少なくとも設けられている。すなわち、有底ビア２３は、複数の単位基板の積層方向から見て、電子部品４０ａ、４０ｂが重なった領域に少なくとも位置している。なお、有底ビア２３は、積層方向から見て、電子部品４０ａ、４０ｂと対向する位置に設けられていなくてもよい。

有底ビア２３は、導電性ペーストの焼結体から構成されている。導電性ペーストは、例えば、ニッケル、金、銀、銅、アルミニウム、鉄等からなる選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含んでいる。そして、導電性ペーストは、これらの金属粒子にエポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。

貫通ビア２４は、樹脂基材２１を貫通するビアホール２７に充填形成されている。各貫通ビア２４は、樹脂基材２１を貫通しており、両端が樹脂基材２１から露出している。この貫通ビア２４は、ビア１３に対応する位置に設けられている。各貫通ビア２４は、有底ビア２３と同様の導電性ペーストの焼結体から構成されている。

接着層２５は、樹脂基材２１の両主面に設けられている。各接着層２５は、樹脂基材２１の両主面と配線層２２の表面を覆っている。この接着層２５の絶縁破壊電圧Ｖ_Ｄは、０．５Ｖ／μｍよりも大きい（Ｖ_Ｄ＞０．５Ｖ／μｍ）。配線層２２と電子部品４０ａとの距離Ｄは最小では４μｍであり、この両者間に少なくとも２Ｖの電圧差が発生し得るので、Ｖ_Ｄ＞０．５Ｖ／μｍとなる。このようにすることで、部品内蔵基板１Ａの厚さを薄くした場合であっても、配線層２２と電子部品４０ａの短絡を防止することができる。接着層２５の材質は、例えば、エポキシ系やアクリル系などの、揮発成分が含まれた有機系接着材とすることができる。接着層２５の絶縁破壊電圧は、例えば、ＪＩＳＣ２１１０の規定に準拠した方法により測定することが可能である。

片面基板３０ａは、樹脂基材３１と、配線層３２と、ビア３３１、３３２と、接着層３４を有している。なお、本実施形態の「樹脂基材３１」は、本発明における「第３の絶縁層」の一例に相当し、本実施形態における「配線層３２」は、本発明における「第３の配線層」の一例に相当し、本実施形態における「接着層３４」は、本発明における「第２の接着層」の一例に相当する。

樹脂基材３１は、樹脂基材２１と同様の樹脂フィルムにより構成されている。配線層３２は、銅などの導電性を有する材料から構成されており、樹脂基材３１の一方の主面にパターン形成されている。配線層３２のパターン形状は、任意の形状とすることができる。

片面基板３０ａのビア３３１は、単位基板間を接続するビアである。このビア３３１は、両面基板１０ａ、１０ｂのビア１３、及び、中間基板２０Ａの貫通ビア２４に対応する位置に設けられている。一方、当該片面基板３０ａのビア３３２は、電子部品４０ａ、４０ｂの端子４１、４２に接続するビアであり、端子４１、４２に対応する位置に設けられている。

ビア３３１とビア３３２は接続対象が異なるが、構成は同じであり、樹脂基材３１を貫通するビアホール３５に充填された導電性ペーストの焼結体から構成されている。本実施形態では、ビア３３１、３３２は、樹脂基材３１を貫通するＩＶＨであるが、特にこれに限定されない。

片面基板３０ｂは、樹脂基材３１と、配線層３２と、ビア３３１と、ビア３３２と、接着層３４と、を有している。この片面基板３０ｂは、上述した片面基板３０ａと同じ構成を有しているので、片面基板３０ｂについての詳細な説明は省略する。本実施形態における片面基板３０ｂの「端子４１」は、本発明における「第１の端子」の一例に相当し、本実施形態における片面基板３０ｂの「端子４２」は、本発明における「第２の端子」の一例に相当する。また、本実施形態における端子４２に対向する、片面基板３０ｂの「ビア３３２」は、本発明における「端子接続部」の一例に相当する。

片面基板３０ｃは、樹脂基材３１と、配線層３２と、ビア３３１と、接着層３４と、を有している。この片面基板３０ｃは、電子部品４０ａ、４０ｂの端子４１、４２に接続するビア３３２は設けられていない点で片面基板３０ａ、３０ｂと相違し、片面基板３０ｃにおいて、配線層３２の一部が、樹脂基材３１を貫通するビア３３１と接続されている。

以上に説明した単位基板は以下のように積層されている。すなわち、片面基板３０ａの上に両面基板１０ａが積層されている。この際、片面基板３０ａのビア３３１と両面基板１０ａのビア１３が、両面基板１０ａの配線層１２を介して接続されている。また、片面基板３０ａのビア３３２は、両面基板１０ａに収容された電子部品４０ａの端子４１、４２に接続されている。

また、両面基板１０ａの上には中間基板２０Ａが積層されている。この際、両面基板１０ａのビア１３と、中間基板２０Ａの貫通ビア２４が、両面基板１０ａの配線層１２を介して接続されている。

さらに、中間基板２０Ａの上には片面基板３０ｂが積層されている。この際、中間基板２０Ａの貫通ビア２４は、片面基板３０ｂのビア３３１に、片面基板３０ｂの配線層３２を介して接続されている。また、有底ビア２３は、端子４１に対向するビア３３２に、片面基板３０ｂの配線層３２を介して接続されている。

また、片面基板３０ｂの上に両面基板１０ｂが積層されている。この際、片面基板３０ｂのビア３３１と両面基板１０ｂのビア１３が、両面基板１０ｂの配線層１２を介して接続されている。また、片面基板３０ｂのビア３３２は、両面基板１０ｂに収容された電子部品４０ｂの端子４１、４２に接続されている。

また、両面基板１０ｂの上には片面基板３０ｃが積層されている。この際、両面基板１０ｂのビア１３は、片面基板３０ｃのビア３３１に、両面基板１０ｂの配線層１２を介して接続されている。以上のように、全ての単位基板は、隣接する単位基板同士で電気的に接続されており、結果として、片面基板３０ａの下面に形成された配線層３２と、片面基板３０ｃの上面に形成された配線層３２とが電気的に接続されている。

以上のような第１実施形態の部品内蔵基板１Ａであれば、中間基板２０Ａが配線層２２及び有底ビア２３を有しているため、配線密度が向上し、単位基板の積層数を減らすことができる。よって、部品内蔵基板１Ａは容易に薄型化が可能であり、製品への部品内蔵基板１Ａの組み込みやすさも向上する。

また、電子部品４０ａ、４０ｂが積層方向から見て、互いに重なっている場合、電子部品４０ａが妨げとなり、電子部品４０ｂからの導電路の引き出しが可能な領域が、電子部品４０ａ、４０ｂの間の領域に限定されている。このため、従来は、導電路の引き出しのための単位基板が専用で余分に必要となり、電子部品４０ａと電子部品４０ｂとの間に位置する単位基板の枚数を増やす必要が生じてしまっていた。

これに対して、本実施形態では、中間基板２０Ａが、配線層２２及び有底ビア２３を備えている。このため、電子部品４０ａ、４０ｂが、積層方向から見て、互いに重なっている場合であっても、中間基板２０Ａの主面で配線の引き出し（ファンアウト）が簡単に行えるため、単位基板の枚数を低減することができる。その結果として、部品内蔵基板１Ａを薄型化することができる。

以下、第１実施形態の部品内蔵基板１Ａの製造方法を説明する。本実施形態の部品内蔵基板１Ａは、以下に説明するように、各単位基板１０ａ、１０ｂ、２０Ａ、３０ａ、３０ｂ、３０ｃを個別に製造した後に、それらを積層することで形成される。

まず、両面基板１０ａ、１０ｂの製造方法を説明する。図３（ａ）～図３（ｄ）は、本発明の第１実施形態における両面基板の製造方法を工程ごとに説明する断面図である。まず、樹脂基材１１の両主面に、導体層１２１が形成された両面ＣＣＬ（Copper Clad Laminate）を準備する（図３（ａ））。ここで用いられる両面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層１２１を、厚さ２５μｍ程度の樹脂基材１１の両主面に貼り合わせた構造からなる。この両面ＣＣＬとしては、例えば、ポリイミドフィルムの両面に、銅箔をラミネートして作製されたものを用いることができる。

次に、所定箇所に、一方の導体層１２１と樹脂基材１１を貫通するビアホール１５を形成する（図３（ｂ））。ビアホール１５は、例えば、導体層１２１にエッチング処理を施し、導体層１２１を一部除去した後に、除去部分にＵＶ－ＹＡＧレーザ装置を用いてレーザ光を照射することで形成できる。ビアホール１５は、ＵＶ－ＹＡＧレーザ装置に代えて、炭酸ガスレーザ（ＣＯ_２レーザ）やエキシマレーザなどで形成してもよく、ドリル加工や化学的なエッチングなどにより形成してもよい。

なお、ビアホール１５内には、プラズマデスミア処理を施してもよい。また、デスミア処理は、ＣＦ_４及びＯ_２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。

次に、パネルめっき処理を施して、ビアホール１５内及び導体層１２１の表面にめっき層を形成し、配線層１２及びビア１３の原型を形成する（図３（ｃ））。そして、樹脂基材１１の両面にエッチング等を施して、配線層１２及びビア１３をパターン形成する（図３（ｄ））。エッチングには塩化第二鉄や塩化第二銅等を主成分とするエッチャントを用いることができる。次に、ＵＶ－ＹＡＧレーザ装置を用いてレーザ光を照射して、開口部１４を形成する。以上のようにして、両面基板１０ａ、１０ｂを製造することができる。

次に、中間基板の製造方法を説明する。図４（ａ）～図４（ｅ）は、本発明の第１実施形態における中間基板２０Ａの製造方法を工程ごとに説明する断面図である。まず、樹脂基材２１の一方の主面に導体層２２１が形成された片面ＣＣＬを準備する（図４（ａ））。ここで用いられる片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層２２１に、厚さ２５μｍ程度の樹脂基材２１を貼り合わせた構造からなる。この片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを用いることができる。

片面ＣＣＬとして、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたもの等を用いてもよい。なお、樹脂基材２１は、必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。

次に、樹脂基材２１の一方の主面にエッチング等を施して、配線層２２のパターンを形成する（図４（ｂ））。次に、樹脂基材２１の両主面に、ラミネート等により接着材を貼り付けて、接着層２５を形成する（図４（ｃ））。

次に、所定箇所にビアホール２６、２７を形成する（図４（ｄ））。ビアホール２６は、配線層２２上に一方の接着層２５と樹脂基材２１を貫通するように形成する。ビアホール２７は、両方の接着層２５と樹脂基材２１を貫通するように形成する。このとき、ビアホール２６、２７内にプラズマデスミア処理を施してもよい。

次に、ビアホール２６、２７内に、例えば、スクリーン印刷等により上記の導電性ペーストを充填して、有底ビア２３及び貫通ビア２４を形成する（図４（ｅ））。以上のようにして、中間基板２０Ａを製造することができる。

次に、片面基板の製造方法を説明する。図５（ａ）～図５（ｅ）は、本発明の第１実施形態における片面基板３０ａ、３０ｂの製造方法を工程ごとに説明する断面図である。まず、樹脂基材３１の一方の主面に導体層３２１が形成された片面ＣＣＬを準備する（図５（ａ））。ここで用いられる片面ＣＣＬは、上記の中間基板の製造方法で準備した片面ＣＣＬと同じものとすることができる。

次に、導体層３２１にエッチング等を施して、配線層３２のパターンを形成する（図５（ｂ））。次に、樹脂基材３１の配線層３２とは反対側の主面に、接着材を貼り付けて、接着層３４を形成する（図５（ｃ））。次に、配線層３２上に樹脂基材３１及び接着層３４を貫通するビアホール３５を形成する（図５（ｄ））。このとき、ビアホール３５内にプラズマデスミア処理を施してもよい。

次に、各ビアホール３５に、例えば、スクリーン印刷等により上記の導電性ペーストを充填して、ビア３３１、３３２を形成する（図５（ｅ））。以上のようにして、片面基板３０ａ、３０ｂを製造できる。

なお、片面基板３０ｃを製造する場合には、図５（ｄ）において、一部の配線層３２の上にビアホール３５を形成し、図５（ｅ）と同様の手法で、ビアホール３５に導電性ペーストを充填して、ビア３３１、３３２を形成する。

以上のように製造された両面基板１０ａ、１０ｂと、中間基板２０Ａと、片面基板３０ａ、３０ｂ、３０ｃとを積層する。

具体的には、まず、別途製造した電子部品４０ａ、４０ｂの端子４１、４２を、積層前の片面基板３０ａ、３０ｂのビア３３２に搭載する。電子部品４０ａ、４０ｂは、例えば、電子部品用実装機を用いて位置合わせして、片面基板３０ａ、３０ｂの接着層３４及びビア３３２の導電性ペーストの硬化温度以下の温度で加熱することによって、電子部品４０ａ、４０ｂを仮止め接着して搭載することができる。

次に、片面基板３０ａ、両面基板１０ａ、中間基板２０Ａ、片面基板３０ｂ、両面基板１０ｂ、及び、片面基板３０ｃを、この順に積層する。片面基板３０ａに搭載された電子部品４０ａは、両面基板１０ａの開口部１４に収納される。同様に、片面基板３０ｂに搭載された電子部品４０ｂは、両面基板１０ｂの開口部１４に収容される。

最後に、真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層する。これにより、図１に示すような構造の部品内蔵基板１Ａが完成する。なお、このとき、電子部品４０ａ、４０ｂと両面基板１０ａ、１０ｂとの間の隙間や、ビア１３に囲まれた空間に、接着層２５、３４が入り込む。

さらに、一括積層時には、基板間の各接着層２５、３４及び各樹脂基材１１、２１、３１の硬化と同時に、各ビアホール内に充填された導電性ペーストの硬化及び合金化が行われる。従って、導電性ペーストからなるビア３３１、有底ビア２３、及び貫通ビア２４と各配線層１２、２２、３２の間や、ビア３３２と端子４１、４２との間には、金属間化合物の合金層が形成される。これにより、基板間の接続部分及び電子部品と基板の接続部分の機械的強度を高めることができると共に、確実に接続して接続信頼性を高めることができる。なお、積層処理は、熱圧着による一括積層に限定されるものではない。

<<第２実施形態>>
図６は、本発明の第２実施形態における部品内蔵基板の断面図である。本実施形態では、中間基板２０Ｂの構成が第１実施形態と相違するが、それ以外の構成は第１実施形態と同様である。以下に、第２実施形態における中間基板２０Ｂについて第１実施形態との相違点についてのみ説明し、第１実施形態と同様の構成である部分については同一符号を付して説明を省略する。

中間基板２０Ｂは、片面基板３０ｂ側に一端が突出している有底ビア２３１に加えて、両面基板１０ａ側に一端が突出している有底ビア２３２を有している点で第１実施形態と相違する。この有底ビア２３２の下側の一端は、両面基板１０ａの配線層１２を介して、ビア１３に電気的に接続されている。

また、全ての単位基板は第１実施形態と同様に、隣接する単位基板と電気的に接続されており、結果的に、片面基板３０ａの下面に形成された配線層３２と、片面基板３０ｃの上面に形成された配線層３２とが電気的に接続されている。

この第２実施形態における部品内蔵基板１Ｂにおいても、上述の第１実施形態と同様に、部品内蔵基板１Ｂを薄型化させることができる。

部品内蔵基板１Ｂの製造工程では、両面基板１０ａ、１０ｂの製造方法と片面基板３０ａ、３０ｂ、３０ｃの製造方法については第１実施形態と同じであるが、中間基板の製造方法２０Ｂが第１実施形態と相違する。中間基板２０Ｂは、両面ＣＣＬの準備、樹脂基材２１の両主面への配線層２２のパターン形成、及び、両主面への有底ビア２３１、２３２の形成以外、基本的に図４の中間基板２０Ａの製造方法と同じフローで製造することができる。以上のように中間基板２０Ｂが形成されたら、第１実施形態の積層工程と同様に、基板３０ａ、１０ａ、２０Ｂ、３０ｂ、１０ｂ、３０ｃを積層することで、部品内蔵基板１Ｂが製造される。

<<第３実施形態>>
図７は、本発明の第３実施形態における部品内蔵基板２０Ｃの断面図である。本実施形態では、中間基板２０Ｃの構成が第２実施形態と相違するが、それ以外の構成は第２実施形態と同様である。以下に、第３実施形態における中間基板２０Ｃについて第２実施形態との相違点についてのみ説明し、第２実施形態と同様の構成である部分については同一符号を付して説明を省略する。

中間基板２０Ｃは、第２実施形態の貫通ビア２４を有していない。代わりに、中間基板２０Ｃは、第２の貫通導電路を形成するために、ビア（ＬＶＨ）２９、及び、当該ビア２９に接続された有底ビア２３１、２３２を有している。有底ビア２３１は、片面基板３０ｂ側に一端が露出しており、他端は両面基板１０ａ側の配線層２２により閉塞されている。一方、有底ビア２３２は、両面基板１０ａ側に一端が露出しており、他端は片面基板３０ｂ側の配線層２２により閉塞されている。ビア２９は、これらの有底ビア２３１、２３２の間に介在しており、有底ビア２３１の下側の他端と有底ビア２３２の上側の他端に配線層２２の一部を介して電気的に接続されている。本実施形態における「ビア２９」と、「有底ビア２３１、２３２」と、「配線層２２」の一部とが、本発明の「第２の貫通導電路」の一例に相当する。

また、有底ビア２３２の一端は、両面基板１０ａの配線層１２に接続されているとともに、有底ビア２３１の一端は片面基板３０ｂの配線層３２に接続されているため、中間基板２０Ｃは、片面基板３０ｂ及び両面基板１０ａに電気的に接続されている。

また、特に図示しないが、中間基板２０Ｃのビア２９に接続された有底ビア２３１と、片面基板３０ｂのビア３３１とは、片面基板３０ｂの配線層３２を介して電気的に接続されている。

また、片面基板３０ａ及び両面基板１０ａと、片面基板３０ｂ及び両面基板１０ｂと、両面基板１０ｂ及び片面基板３０ｃは、上述の第１の実施形態と同様に、互いに電気的に接続されている。従って、全ての単位基板は、相互に電気的に接続されており、結果的に、片面基板３０ａの下面に形成された配線層３２と、片面基板３０ｃの上面に形成された配線層３２とが電気的に接続されている。

第３実施形態における部品内蔵基板１Ｃにおいても、上述の第１実施形態と同様に、部品内蔵基板１Ｃを薄型化することができる。

次に、部品内蔵基板１Ｃの製造方法を説明する。部品内蔵基板１Ｃの製造工程では、各単位基板１０ａ、１０ｂ、２０Ｃ、３０ａ、３０ｂ、３０ｃを積層する。このうち、両面基板１０ａ、１０ｂの製造方法と片面基板３０ａ、３０ｂ、３０ｃの製造方法については第１実施形態と同じであるが、中間基板２０Ｃの製造方法が第１実施形態と相違する。図８（ａ）～図８（ｇ）は、本発明の第３実施形態における中間基板２０Ｃの製造方法を工程ごとに説明する断面図である。

まず、樹脂基材２１の両主面に導体層２２１を有する両面ＣＣＬを準備する（図８（ａ））。次に、一方の主面の導体層２２１と樹脂基材２１を貫通するビアホール２９１を形成する（図８（ｂ））。

次に、ビアホール２９１にパネルめっき処理を施してビア２９（ＬＶＨ）を形成する（図８（ｃ））。次に、樹脂基材２１の両主面にエッチング処理を施し、樹脂基材２１の両主面に配線層２２をパターン形成する（図８（ｄ））。次に、樹脂基材２１の両主面に接着層２５を貼り付ける（図８（ｅ））。

次に、配線層２２上に樹脂基材２１と一方の接着層２５を貫通するビアホール２６を形成する（図８（ｆ））。次に、ビアホール２６に、スクリーン印刷等で導電性ペーストを充填し、有底ビア２３を形成する（図８（ｇ））。以上のようにして、中間基板２０Ｃを製造することができる。以上のように中間基板２０Ｃが形成されたら、第１実施形態の積層工程と同様に、基板３０ａ、１０ａ、２０Ｃ、３０ｂ、１０ｂ、３０ｃを積層することで、部品内蔵基板１Ｃが製造される。

<<第４実施形態>>
図９は、本発明の第５実施形態における部品内蔵基板２０Ｄの断面図である。本実施形態では、中間基板２０Ｄの構成が第３実施形態と相違するが、それ以外の構成は第３実施形態と同様である。以下に、第４実施形態における中間基板２０Ｄについて第３実施形態との相違点についてのみ説明し、第３実施形態と同様の構成である部分については同一符号を付して説明を省略する。

中間基板２０Ｄは、貫通ビア２４を有しており、有底ビア２３２を有していない点で図７の第３実施形態と相違する。

また、全ての単位基板は第１実施形態と同様に、電気的に接続されており、結果的に、片面基板３０ａの下面に形成された配線層３２と、片面基板３０ｃの上面に形成された配線層３２とが電気的に接続されている。

第４実施形態における部品内蔵基板１Ｄにおいても、上述の第１実施形態と同様に、部品内蔵基板１Ｄを薄型化することができる。

部品内蔵基板１Ｄの製造工程では、各単位基板１０ａ、１０ｂ、２０Ｄ、３０ａ、３０ｂ、３０ｃを積層する。このうち、両面基板１０ａ、１０ｂの製造方法と片面基板３０ａ、３０ｂ、３０ｃの製造方法については第３実施形態と同じであるが、中間基板２０Ｄの製造方法が第３実施形態と相違する。中間基板２０Ｄは、第３実施形態における中間基板２０Ｃの製造工程において、有底ビア２３２の形成を行わないとともに、上述の図４（ｄ）、図４（ｅ）で説明したような手法等で貫通ビア２４を形成する。そして、このように中間基板２０Ｄが形成されたら、第１実施形態の積層工程と同様に、基板３０ａ、１０ａ、２０Ｄ、３０ｂ、１０ｂ、３０ｃを積層することで、部品内蔵基板１Ｄが製造される。

<<第５実施形態>>
図１０は、本発明の第５実施形態における部品内蔵基板１Ｅの断面図である。本実施形態では、中間基板２０Ｅの構成が第４実施形態と相違するが、それ以外の構成は第４実施形態と同様である。以下に、第５実施形態における中間基板２０Ｅについて第４実施形態との相違点についてのみ説明し、第４実施形態と同様の構成である部分については同一符号を付して説明を省略する。

中間基板２０Ｅは、第３実施形態と同様の有底ビア２３２が追加されている点で、第４実施形態と相違する。このように、貫通ビア２４に加えて、有底ビア２３１、２３２と配線層２２の組み合わせにより、片面基板３０ｂと両面基板１０ａとの電気的接続を確保することもできる。

また、部品内蔵基板１Ｅは、全ての単位基板が、第１実施形態と同様に電気的に接続しており、結果的に、片面基板３０ａの下面に形成された配線層３２と、片面基板３０ｃの上面に形成された配線層３２とが電気的に接続されている。

第５実施形態における部品内蔵基板１Ｅにおいても、上述の第１実施形態と同様に、部品内蔵基板１Ｅを薄型化することができる。

部品内蔵基板１Ｅの製造工程では、各単位基板１０ａ、１０ｂ、２０Ｅ、３０ａ、３０ｂ、３０ｃを積層する。このうち、両面基板１０ａ、１０ｂの製造方法と片面基板３０ａ、３０ｂ、３０ｃの製造方法については第４実施形態と同じであるが、中間基板の製造方法が第４実施形態と相違する。中間基板２０Ｅは、第４実施形態における中間基板２０Ｄの製造工程において、上述の図８（ｆ）、図８（ｇ）で説明したような手法で有底ビア２３２の形成をさらに行う。以上のように中間基板２０Ｅが形成されたら、第１実施形態の積層工程と同様に、基板３０ａ、１０ａ、２０Ｅ、３０ｂ、１０ｂ、３０ｃを積層することで、部品内蔵基板１Ｅが製造される。

なお、以上に説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。例えば、上述の実施形態では、電子部品４０ａの端子４１、４２が下側に向かって導出し、電子部品４０ｂの端子４１、４２も下側に導出している。すなわち、電子部品４０ａ、４０ｂの端子４１、４２が同じ方向に導出している。しかしながら、特にこれに限定されず、電子部品４０ａの端子４１、４２と電子部品４０ｂの端子４１、４２とは、異なる方向に導出してもよい。例えば、電子部品４０ａの端子４１、４２が上側（外側）に導出し、電子部品４０ｂの端子４１、４２が下側（外側）に導出してもよい。この場合には、両面基板１０ｂと中間基板２０Ａとの間の片面基板３０ｂを省略することができる。

１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ…部品内蔵基板
１０ａ、１０ｂ…両面基板
１１…樹脂基材
１２…配線層
１２１…導体層
１３…ビア
１４…開口部
１５…ビアホール
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ…中間基板
２１…樹脂基材
２２…配線層
２２１…導体層
２３…有底ビア
２３１、２３２…有底ビア
２４…貫通ビア
２５…接着層
２６、２７…ビアホール
２９…ビア
２９１…ビアホール
３０ａ、３０ｂ、３０ｃ…片面基板
３１…樹脂基材
３２…配線層
３２１…導体層
３３１、３３２…ビア
３４…接着層
３５…ビアホール
４０ａ、４０ｂ…電子部品
４１、４２…端子

Claims

相互に積層された複数の単位基板と、複数の電子部品とを備えた部品内蔵基板であって、
前記複数の単位基板は、
前記電子部品がそれぞれ収容された一対の両面基板と、
前記一対の両面基板の間に介在する中間基板と、を含み、
それぞれの前記両面基板は、
第１の絶縁層と、
前記第１の絶縁層の両主面に形成された第１の配線層と、
前記第１の絶縁層を貫通しており、前記第１の配線層と電気的に接続された第１の貫通導電路と、を含み、
前記第１の絶縁層は、前記電子部品が収容された開口部を有し、
前記中間基板は、
第２の絶縁層と、
前記第２の絶縁層を貫通しており、前記第１の貫通導電路と電気的に接続された第２の貫通導電路と、
前記第２の絶縁層の少なくとも一方の主面に形成された第２の配線層と、
前記第２の絶縁層を貫通しており、前記第２の絶縁層から露出する一端と、前記第２の配線層により閉塞された他端を有する第１の有底ビアと、
前記第２の絶縁層の両主面に設けられるとともに、前記第２の配線層を覆う第１の接着層と、を含み、
前記第２の貫通導電路は、前記第２の配線層により閉塞されておらず、前記第２の絶縁層から露出する両端を有し、
前記第１の接着層の絶縁破壊電圧は、０．５Ｖ／μｍよりも大きく、
前記第１の接着層の厚さは４μｍ以上である部品内蔵基板。
相互に積層された複数の単位基板と、複数の電子部品とを備えた部品内蔵基板であって、
前記複数の単位基板は、
前記電子部品がそれぞれ収容された一対の両面基板と、
前記一対の両面基板の間に介在する中間基板と、を含み、
それぞれの前記両面基板は、
第１の絶縁層と、
前記第１の絶縁層の両主面に形成された第１の配線層と、
前記第１の絶縁層を貫通しており、前記第１の配線層と電気的に接続された第１の貫通導電路と、を含み、
前記第１の絶縁層は、前記電子部品が収容された開口部を有し、
前記中間基板は、
第２の絶縁層と、
前記第２の絶縁層を貫通しており、前記第１の貫通導電路と電気的に接続された第２の貫通導電路と、
前記第２の絶縁層の両主面に形成された第２の配線層と、
前記第２の絶縁層を貫通しており、前記第２の絶縁層から露出する一端と、前記第２の配線層により閉塞された他端を有する第１の有底ビアと、
前記第２の絶縁層の両主面に設けられるとともに、前記第２の配線層を覆う第１の接着層と、を含み、
前記第２の貫通導電路は、
前記第２の絶縁層を貫通しており、前記第２の絶縁層から露出する一端と、前記第２の配線層により閉塞された他端を有する第２の有底ビアと、
前記第２の絶縁層を貫通しており、前記第２の絶縁層から露出する他端と、前記第２の配線層により閉塞された一端を有する第３の有底ビアと、
前記第２の絶縁層を貫通しており、前記第２の有底ビアの他端を閉塞する前記第２の配線層と前記第３の有底ビアの一端を閉塞する前記第２の配線層とに接続されたビアと、を有し、
前記第２の有底ビアの前記一端は、一方の前記両面基板の前記第１の配線層と電気的に接続されており、
前記第３の有底ビアの前記他端は、他方の前記両面基板の前記第１の配線層と電気的に接続されており、
前記第１の接着層の絶縁破壊電圧は、０．５Ｖ／μｍよりも大きく、
前記第１の接着層の厚さは４μｍ以上である部品内蔵基板。
請求項１又は２に記載の部品内蔵基板であって、
前記複数の電子部品の少なくとも一部は、前記複数の単位基板の積層方向から見て、互いに重なっており、
前記第１の有底ビアは、前記複数の単位基板の積層方向から見て、前記複数の電子部品が重なった領域に位置する部品内蔵基板。
請求項３に記載の部品内蔵基板であって、
前記中間基板の前記第１の有底ビアが、前記電子部品の第１の端子と電気的に接続された部品内蔵基板。
請求項１～４のいずれか１項に記載の部品内蔵基板であって、
前記複数の単位基板は、前記両面基板及び前記中間基板の少なくとも一方に積層された片面基板を含み、
前記片面基板は、
第３の絶縁層と、
前記第３の絶縁層の一方の主面に形成された第３の配線層と、
前記電子部品の第２の端子と前記第３の配線層を電気的に接続する端子接続部と、
前記第３の絶縁層と前記両面基板の間に介在し、前記第３の絶縁層と前記両面基板を接着する第２の接着層と、を含む部品内蔵基板。