JP5836019B2

JP5836019B2 - 部品内蔵基板およびその製造方法

Info

Publication number: JP5836019B2
Application number: JP2011190659A
Authority: JP
Inventors: 岡本　誠裕; 誠裕岡本
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2011-09-01
Filing date: 2011-09-01
Publication date: 2015-12-24
Anticipated expiration: 2031-09-01
Also published as: JP2013055123A

Description

本発明は、ＩＣ（集積回路）や受動部品など電子部品を内蔵する部品内蔵基板およびその製造方法に関する。

電子部品の高密度化を実現するため、ＩＣや受動部品などをプリント基板へ内蔵する技術がある（例えば、特許文献１および２参照）。特許文献１においては、本明細書添付の図６に示すように、ＩＣ上にウエハレベルで銅めっき再配線を形成した後にダイシングして個片化した内蔵部品を作製し、プリント基板へ内蔵している。

図６に示した半導体装置は、具体的には、以下のように製造される。すなわち、まず、複数の半導体装置に対応するサイズのベース板７１上の接着層７２上に格子状の埋込材７３を接着する。次に、埋込材７３の開口部内における接着層７２上に、シリコン基板７４４上に再配線７４１、柱状電極７４２および封止膜７４３を設けてなる半導体構成体７４を接着する。次に、半導体構成体７４とその外側の方形枠状の埋込材７３との間に封止膜７５を形成する。次に、第１の上層絶縁膜７６、第１の上層再配線７７、第２の上層絶縁膜７８、第２の上層再配線７９、第３の上層絶縁膜８０を順次、積層状に形成し、次いで半田ボール８１を形成する。

これらの部品内蔵基板技術は、これまでプリント基板表面にしか実装できなかった電子部品をプリント基板内部へ実装することで、実装密度を高めたり、電子部品の小型化などを実現したりできる。

一方、貫通配線を有する電子部品が、例えば特許文献３に開示されている。この貫通配線を有する電子部品は、貫通配線内部および、他基板と接続する部分を除く配線上に封止樹脂が設けられている。

ところで、上述の貫通孔内部に埋め込む樹脂は、ウエハに対するオーバーコート材としての機能も兼ねるため、アスペクト比の高い貫通孔への埋め込み性と、露光現像によるパターン描画性の両立が求められる。しかし、このような両者の特性を持つ樹脂は限られており、製品設計またはプロセス設計の自由度を損ねてしまう。また、より高いアスペクト比や、より高い精細化が進むにあたり、必ずしも十分な樹脂とは言えない。

一方、特許文献１のように電子部品を内蔵する場合は、オーバーコート材としての機能は不要であり、それにより露光現像によるパターン描画性も無視できるようになり、選択の幅が広がるものの、封止樹脂を異なる樹脂を採用すると、特に吸湿状態において、封止樹脂との界面で剥離が生じやすくなってしまう。

特開２００４−０９５８３６号公報特開２００５−０３９０９４号公報国際公開第２００５／０２２６３１号

本発明は上述のような事情から為されたものであり、本発明の目的は、デバイス側の設計の自由度を増大させると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる部品内蔵基板およびその製造方法を提供することにある。

上記目的を達成するため、本発明に係る部品内蔵基板は、接着剤層を各々備える複数の配線基板により電子部品を内包するように形成された部品内蔵基板であって、前記電子部品は、第１の内蔵ＩＣと、第２の内蔵ＩＣと、それらを接合するＩＣ接合剤とで構成されるＩＣ積層体であり、前記第２の内蔵ＩＣは、一方から他方の面に貫通する貫通孔を備え、前記貫通孔の内壁面には前記第２の内蔵ＩＣの前記一方の面から前記他方の面までを電気的に接続する導電層が形成されており、前記貫通孔内には、前記導電層を覆うように樹脂が充填されており、前記樹脂は、隣接する配線基板の接着剤層と同一材料でなる当該接着剤層の連続体であることを要旨とする。
また、上記目的を達成するため、本発明に係る部品内蔵基板の製造方法は、第一絶縁層と、その一方の面に形成された導体回路と、その他方の面に熱圧着された接着剤層とで構成され、前記第一絶縁層および前記接着剤層を貫通する導電性ペーストビアを有する少なくとも２枚の配線層を作製する工程と、一方から他方の面に貫通する貫通孔と、その一方から他方の面までを電気的に接続するように、前記貫通孔の内壁面に形成された導電層とを有する第２の内蔵ＩＣを作製する工程と、第１の内蔵ＩＣを作製し、ＩＣ接合剤により前記第１の内蔵ＩＣと前記第２の内蔵ＩＣとを一体化してＩＣ積層体を形成する工程と、
第二絶縁層と、その両面に形成された導体回路とで構成され、前記第二絶縁層を貫通するめっきビアと、中央に前記ＩＣ積層体が埋設されるための開口を有するスペーサを作製する工程と、前記開口に前記ＩＣ積層体が配置されたスペーサを、前記少なくとも２枚の配線層により挟むように位置決め積層して、加熱圧着により一括多層化する工程と、
を備えた部品内蔵基板の製造方法であって、前記一括多層化する工程において、前記接着剤層の接着剤が、前記第２の内蔵ＩＣの前記貫通孔に充填されることを要旨とする。
ここで、好適には、前記一括多層化する工程において、各接着剤層の接着剤と、前記充填された接着剤と、前記導電性ペーストビア内の導電性ペーストとが一括硬化される。

本発明に係る部品内蔵基板およびその製造方法によれば、設計の自由度が増大すると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる。

本発明に係る部品内蔵基板における一実施形態の断面図。第１の基材の製造方法を説明するための図。スペーサの製造方法を説明するための図。内蔵するＩＣ積層体の製造方法を説明するための図。最終的な部品内蔵基板の組立製造方法を説明するための図。従来の部品内蔵基板の一例を示す図。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の部品内蔵基板における一実施形態の断面図である。同図に示した部品内蔵基板１００は、概して、第２の基材４、スペーサ２、第３の基材５、第１の基材３が、この順で積層一体化された構造となっている。更に、スペーサ２および第３の基材５の層における中央部分は、これらに代わり、電子部品としてのＩＣ積層体１が内蔵されている。

詳細には、第１の基材３は、絶縁層３１と、その絶縁層３１の一方の面にエッチングにより形成された銅回路パターン３２と、絶縁層３１の他方の面に対して加熱圧着により貼り合わされた層間接着剤３３と、絶縁層３１および層間接着剤３３の銅回路パターン３２の部分に形成されたビアホールに充填された導電性ペースト（ビア）３４とを備えている。
第２の基材４および第３の基材５も、第１の基材３と同様、それぞれ、絶縁層４１および絶縁層５１と、銅回路パターン４２および銅回路パターン５２と、層間接着剤４３および層間接着剤５３と、導電性ペースト４４および導電性ペースト５４とで構成される。

スペーサ２は、絶縁層２１と、その絶縁層２１の両面に形成された銅回路パターン２２と、めっきビアとすべく、ビアホールの内壁に形成されためっき２３とで構成される。
ＩＣ積層体１は、第１の内蔵ＩＣ１１と、第２の内蔵ＩＣ１２と、それらを接合するＩＣ接合剤１３とで構成されている。ここで、第１の内蔵ＩＣ１１は、電極１１１と、その電極１１１上に微小バンプ１１２とを含んでいる。また、第２の内蔵ＩＣ１２は、ウエハ状態のＩＣに形成された電極１２１と、そのウエハの両面に形成された回路１２２とを含んでいる。なお、電極１１１部分の貫通孔には、後述する製造過程において、層間接着剤４３が充填される。

次に、図１に示した一実施形態に係る部品内蔵基板の製造方法について説明する。図２〜図５は、一実施形態に係る部品内蔵基板の製造方法を説明するための図である。

図２は、第１の基材の製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層３１の片面に銅箔３２ａが設けてある片面銅張板（ＣＣＬ：Copper Clad Laminate）３０に、フォトリソグラフィーによりエッチングレジスト（図示せず）を形成した（ステップＳ１１、図２（ａ））後に、塩化第二鉄を主成分とするエッチャントを用いて、化学エッチングにより銅回路パターン３２を形成する（ステップＳ１２、図２（ｂ））。

ここで、片面ＣＣＬ３０としては、好適には、１２μｍ厚の銅箔に、２５μｍ厚のポリイミドが貼り合わされているものが使用できる。しかしながら、それに限られることはなく、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製された片面ＣＣＬを使用することもできるし、他にも、ポリイミドフィルム上にシード層をスパッタし、めっきにより銅を成長させることによる片面ＣＣＬや、厚延や電解銅箔とポリイミドフィルムを接着剤によって貼り合わせたものを使用することができる。

また、絶縁層３１は、必ずしもポリイミドである必要はなく、液晶ポリマーなどのプラスチックフィルムも使用できる。また、銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。

次に、図２（ｂ）のように形成された基材の銅回路パターン３２とは反対側の面に、加熱圧着により、層間接着剤３３を貼り合わせる（ステップＳ１３、図２（ｃ））。層間接着剤３３としては、好適には、２５μｍ厚のエポキシ系熱硬化性フィルム接着剤を使用できる。また、加熱圧着の工程においては、好適には、真空ラミネータを用い、減圧下の雰囲気中にて、接着剤の硬化温度以下の温度で、０．３ＭＰａの圧力でプレスして貼り合わせることができる。

なお、使用する層間接着剤としては、エポキシ系の熱硬化性フィルム接着剤に限定されることはなく、アクリル系などの接着剤も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着剤であっても構わない。また、接着剤は、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布してもよい。

次に、図２（ｃ）のように形成された基材の絶縁層３１および接着剤３３に、ＵＶレーザにより直径１００μｍのビアホールＶＨ１を開口し、ＣＦ_４およびＯ_２の混合ガスによるプラズマデスミア処理を施す（ステップＳ１４、図２（ｄ））。なお、使用するレーザとしては、ＵＶレーザのほかに、炭酸ガスレーザ、エキシマレーザなどを使用することもでき、さらに、ドリル加工や化学的なエッチングによってビアホールＶＨ１を開口しても構わない。また、プラズマデスミア処理においては、使用ガスは、ＣＦ_４およびＯ_２の混合ガスに限定されることはなく、Ａｒなどのその他の不活性ガスを使用することもできるし、さらに、ドライ処理ではなく、薬液を用いたウェットデスミア処理でも構わない。

次に、図２（ｄ）のように形成されたビアホールＶＨ１の内部に、スクリーン印刷法により、導電性ペースト３４を充填して導電性ペーストビアとして形成する（ステップＳ１５、図２（ｅ））。導電性ペースト３４としては、好適には、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを使用することができる。
以上の工程により第１の基材（配線層）３が形成される。

図３は、スペーサの製造方法を説明するための図である。
まず、ポリイミド樹脂フィルムからなる絶縁層２１の両面に銅箔２２ａが設け、両面銅張板（ＣＣＬ）２０を形成する（ステップＳ２１、図３（ａ））。次に、その両面ＣＣＬ２０に、ＵＶレーザにより直径１００μｍのビアホールＶＨ２を開口し、ＣＦ_４およびＯ_２の混合ガスによるプラズマデスミア処理を施す（ステップＳ２２、図３（ｂ））。続いて、基材全体にパネルメッキを施し、ビアホールＶＨ２の内壁にめっき２３を設けてめっきビアを形成することで、表裏の銅箔２２ａを導通する形態とする（ステップＳ２３、図３（ｃ））。その後、第１の基材３と同様に、エッチングにより銅回路パターン２２を形成し（ステップＳ２４、図３（ｄ））、最後に、ＩＣ積層体１が内蔵される部分に、ＵＶレーザによりポケットＰを開口する（ステップＳ２５、図３（ｅ））。
以上の工程によりスペーサ２が形成される。

図４は、内蔵するＩＣ積層体の製造方法を説明するための図である。
そこで、まず、回路および電極１２１が形成されたウエハ状態のＩＣを用意し（ステップＳ３１、図４（ａ））、電極１２１の裏面から貫通孔ＶＨ３を穿孔する（ステップＳ３２、図４（ｂ））。そして、電極１１１と裏表の回路が導通するように回路１２２を形成することにより、第２の内蔵ＩＣ１２を作製する（ステップＳ３３、図４（ｃ））。

一方、電極１１１と、その電極１１１上に微小バンプ１１２が形成された第１の内蔵ＩＣを作製し、第２の内蔵ＩＣ１２上に位置合わせ積層する（ステップＳ３４、図４（ｄ））。そして、ＩＣ接合剤１３により、第１の内蔵ＩＣ１１と第２の内蔵ＩＣ１２とを一体化する（ステップＳ３５、図４（ｅ））。
以上の工程により、第１の内蔵ＩＣ１１および第２の内蔵ＩＣ１２からなるＩＣ積層体１が形成される。なお、ＩＣ接合剤１３としては、例えば、一般的なアンダーフィル剤を用いてもよいし、異方性導電接着剤などを用いることもできる。

図５は、最終的な部品内蔵基板の組立製造方法を説明するための図である。
まず、第１の基材３と同様の製造プロセスで作製した第２の基材（配線層）４を用意し（ステップＳ４１、図５（ａ））、その上に、ＩＣ積層体１を位置決め積層して仮固定する（ステップＳ４２、図５（ｂ））。次に、第２の基材４上のＩＣ積層体１が載置されていない部分に、図３に示されたように作製されたスペーサ２を位置決め積層する（ステップＳ４３、図５（ｃ））。

そして、そのスペーサ２上に、第１の基材３と同様の基材に対してさらにスペーサ２と同様のポケットを開口することにより作製した第３の基材（配線層）５を位置決め積層する（ステップＳ４４、図５（ｃ））。さらに、ＩＣ積層体１と第３の基材５を覆うように第１の基材３を位置決め積層する（ステップＳ４５、図５（ｃ））。最後に、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で加熱圧着して一括して多層化する。このとき、埋め込み基材３，４，５における層間接着剤３３，４３，５３の硬化と同時に、導電性ペースト３４，４４，５４の硬化および合金化が同時に行われる。

さらに、このとき、層間接着剤４３の一部が、第１の内蔵ＩＣ１２に形成された孔１２３の内部に充填され、孔内に充填された層間接着剤４３と、配線基板の層間接着剤４３とは同一材料で連続的な構造となる。また同様に、両面ＣＣＬ２０に形成されたビアホールＶＨ２の内部に、層間接着剤５３が充填され、ビアホールＶＨ２内に充填された層間接着剤５３と、埋め込み基材５の層間接着剤５３とは同一材料で連続的な構造となる。
このようなプロセスにより、図１に示した部品内蔵基板１００が得られる。

ここで、このように作製された部品、具体的にはＩＣ積層体１、を内蔵した基板１００においては、第２の内蔵ＩＣ１２の貫通孔に充填される樹脂は、層間接着剤４３となる。
なお、上述の実施形態においては、内蔵される部品として、ＩＣ積層体を例に挙げて説明したが、ＩＣ単体でもよいし、他の電子部品であってもよい。

上述のように本発明の部品内蔵基板およびその製造方法の一実施形態によれば、第２の内蔵ＩＣ１２の貫通孔に充填される樹脂は層間接着剤４３となるので、設計の自由度が増大すると共に、さらなる高アスペクト比および高精細化を可能とし、また、特に剥離に対する耐性を増すことができる。

本発明の部品内蔵基板およびその製造方法は、ＩＣや受動部品など電子部品を内蔵する多層配線基板として実現できる。

１００部品内蔵基板、１ＩＣ積層体、１１第１の内蔵ＩＣ、１１１電極、１１２微小バンプ、１２第２の内蔵ＩＣ、１２１電極、１２２回路、１３ＩＣ接合剤、２スペーサ、２０両面ＣＣＬ、２１絶縁層、２２銅回路パターン、２３めっき、３第１の基材、３０片面ＣＣＬ、３１絶縁層、３２銅回路パターン、３３層間接着剤、３４導電性ペースト、４第２の基材、５第５の基材。

Claims

接着剤層を各々備える複数の配線基板により電子部品を内包するように形成された部品内蔵基板であって、
前記電子部品は、第１の内蔵ＩＣと、第２の内蔵ＩＣと、それらを接合するＩＣ接合剤とで構成されるＩＣ積層体であり、
前記第２の内蔵ＩＣは、一方から他方の面に貫通する貫通孔を備え、前記貫通孔の内壁面には前記第２の内蔵ＩＣの前記一方の面から前記他方の面までを電気的に接続する導電層が形成されており、前記貫通孔内には、前記導電層を覆うように樹脂が充填されており、前記樹脂は、隣接する配線基板の接着剤層と同一材料でなる当該接着剤層の連続体であることを特徴とする部品内蔵基板。
第一絶縁層と、その一方の面に形成された導体回路と、その他方の面に熱圧着された接着剤層とで構成され、前記第一絶縁層および前記接着剤層を貫通する導電性ペーストビアを有する少なくとも２枚の配線層を作製する工程と、
一方から他方の面に貫通する貫通孔と、その一方から他方の面までを電気的に接続するように、前記貫通孔の内壁面に形成された導電層とを有する第２の内蔵ＩＣを作製する工程と、
第１の内蔵ＩＣを作製し、ＩＣ接合剤により前記第１の内蔵ＩＣと前記第２の内蔵ＩＣとを一体化してＩＣ積層体を形成する工程と、
第二絶縁層と、その両面に形成された導体回路とで構成され、前記第二絶縁層を貫通するめっきビアと、中央に前記ＩＣ積層体が埋設されるための開口を有するスペーサを作製する工程と、
前記開口に前記ＩＣ積層体が配置されたスペーサを、前記少なくとも２枚の配線層により挟むように位置決め積層して、加熱圧着により一括多層化する工程と、
を備えた部品内蔵基板の製造方法であって、
前記一括多層化する工程において、前記接着剤層の接着剤が、前記第２の内蔵ＩＣの前記貫通孔に充填されることを特徴とする部品内蔵基板の製造方法。
前記一括多層化する工程において、各接着剤層の接着剤と、前記充填された接着剤と、前記導電性ペーストビア内の導電性ペーストとが一括硬化されることを特徴とする請求項２に記載の部品内蔵基板の製造方法。