JP5385699B2 - 積層配線基板の製造方法 - Google Patents

Description

本発明は、積層配線基板及びその製造方法に関し、特に、両基板間に高さの異なる電子部品を内蔵させる技術に関する。

近年の携帯電子機器等の多機能化に伴い、半導体デバイスにも更なる小形化が要求され、ＩＣ／ＬＳＩの高集積化要求にも増してパッケージの小形化に焦点が当てられてきている。このような状況下において、プリント配線基板の小型化及び薄型化が求められている。

例えば、積層配線基板において、基板上に実装したチップコンデンサと抵抗素子をプリプレグで挟み込んで内蔵し、これらチップコンデンサ及び抵抗素子を、該プリプレグを貫通して形成したスルーホールを介してプリプレグ両面に形成した配線パターンに接続させた技術が開示されている（特許文献１に記載）。

特開２００８−１６６４５６号公報

しかし、特許文献１では、チップコンデンサを基板上のランド部にはんだペーストにより接続しているため、はんだによるフィレット部位を含めてプリプレグにチップコンデンサ自体の大きさよりも大きな開口を形成しなければならない。

そのため、特許文献１に記載の技術では、加熱圧着時に樹脂がチップコンデンサの周囲に廻り込まず、当該チップコンデンサの周囲に空隙が生じる可能性がある。

そこで、本発明は、両基板間に高さの異なる電子部品を隙間無く埋め込むことのできる積層配線基板及びその製造方法を提供することを目的とする。

請求項１に記載の積層配線基板は、絶縁層の一方の面に導体回路が形成され、且つ絶縁層の他方の面に該絶縁層を貫通し該導体回路の一部を露出させた複数のビアホール内にそれぞれ導電物が形成されてなる第１基板と、各前記導電物に電極を接続させて前記導体回路と電気的に接続される高さの異なる複数個の電子部品と、各前記電子部品のそれぞれの高さに応じた深さを持った収容凹部及び／又は収容貫通穴を有し、その収容凹部及び／又は収容貫通穴のそれぞれに合う高さの電子部品を配置させるプリプレグからなる絶縁性埋め込み部材と、前記電子部品及び前記絶縁性埋め込み部材を前記第１基板とで挟み込むように積層される第２基板と、を備えたことを特徴とする。

請求項２に記載の発明は、請求項１に記載の積層配線基板であって、前記プリプレグは、ガラス繊維或いはアラミド不織布にエポキシ樹脂を含浸させた樹脂からなることを特徴とする。

請求項３に記載の発明は、請求項１又は請求項２に記載の積層配線基板であって、前記プリプレグは、前記電子部品の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなることを特徴とする。

請求項４に記載の発明は、請求項１から請求項３の何れか１項に記載の積層配線基板であって、前記導電物は、ニッケル、銀、銅から選択される少なくとも１種類の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の金属粒子を含んでいる導電性ペーストを硬化させたものであることを特徴とする。

請求項５に記載の積層配線基板の製造方法は、一方の面に導体回路が形成された絶縁層の他方の面から前記導体回路の一部を露出させた複数のビアホール内にそれぞれ導電性ペーストを充填してなる第１基板を形成する基板形成工程と、前記第１基板に形成された各前記導電性ペーストに電極を接続して高さの異なる電子部品のそれぞれを前記第１基板に仮保持させる仮保持工程と、前記電子部品の高さに応じた深さを持った収容凹部及び／又は収容貫通穴を形成した絶縁性埋め込み部材を形成する埋め込み部材形成工程と、前記収容凹部及び／又は前記収容貫通穴にそれぞれに対応した高さを持つ各前記電子部品を配置させて前記絶縁性埋め込み部材を前記第１基板に貼り合わせる貼り合わせ工程と、前記電子部品及び前記絶縁性埋め込み部材を前記第１基板とで挟み込むようにして第２基板を積層した後、これら積層体を加熱圧着して接合一体化する積層工程とを備えたことを特徴とする。

請求項１に記載の積層配線基板によれば、電子部品を埋め込む絶縁性埋め込み部材に、各電子部品それぞれの高さに応じた深さを持った収容凹部か収容貫通穴或いはその両方を形成し、その収容凹部か収容貫通穴或いはその両方のそれぞれに合う高さの電子部品を配置させているので、電子部品の周囲が絶縁性埋め込み部材で覆われて隙間が生じない。

請求項５に記載の積層配線基板の製造方法によれば、各電子部品の高さに応じた深さを持った収容凹部か収容貫通穴或いはその両方を形成した絶縁性埋め込み部材を形成し、その収容凹部か収容貫通穴或いはその両方にそれぞれの深さに対応した高さを持つ各電子部品を配置すると、高さの異なる電子部品の全てが絶縁性埋め込み部材でその周囲に隙間を開けることなく埋め込まれることになる。また、本発明によれば、高さの異なる電子部品を一括で精度良く絶縁性埋め込み部材によって埋め込むことができる。

本実施形態の積層配線基板の断面図である。 本実施形態の積層配線基板の製造工程のうち基板形成工程を示す工程別断面図である。 本実施形態の積層配線基板の製造工程のうちＩＣチップ形成工程を示す工程別断面図である。 本実施形態の積層配線基板の製造工程のうち仮保持工程を示す断面図である。 本実施形態の積層配線基板の製造工程のうち埋め込み部材形成工程を示す工程別断面図である。 本実施形態の積層配線基板の製造工程のうち貼り合わせ工程を示す断面図である。

以下、本発明を適用した具体的な実施形態について図面を参照しながら詳細に説明する。

「積層配線基板の構成」
先ず、本発明を適用した積層配線基板の構造を、図１を参照しながら説明する。図１は本実施形態の積層配線基板の断面図である。本実施形態の積層配線基板は、第１基板１と、第２基板２と、これら第１基板１と第２基板２間に内蔵される高さの異なる複数個の電子部品３（３Ａ、３Ｂ、３Ｃ）と、これら電子部品３を埋め込む絶縁性埋め込み部材４と、を主たる構成としている。なお、電子部品３は、複数個でなく１個であってもよい。

第１基板１は、例えばポリイミド樹脂フィルムからなる絶縁層５を有している。この絶縁層５の一方の面５ａには、銅箔製の導体回路６が形成されている。また、絶縁層５の他方の面５ｂには、該絶縁層５を貫通して前記導体回路６（実際には導体回路６のランド部）の一部を露出させたビアホール７が形成されている。このビアホール７には、導電性ペーストを充填し加熱することで硬化且つ合金化させた導電性ペースト硬化物質である導電物８が形成されている。また、絶縁層５の他方の面５ｂには、電子部品３を第１基板１に仮保持させるための接着層９が形成されている。

第２基板２は、例えばポリイミド樹脂フィルムからなる絶縁層１０と、この絶縁層１０の一方の面１０ａに形成された接着層１１と、からなる。なお、図１の第２基板２には、前記第１基板１で形成した導体回路６が他方の面１０ｂに形成されていないが、前記他方の面１０ｂに配線回路として使用される導体回路６が形成されていてもよい。

第１基板１と第２基板２は、接着層９、１１を内側に向けて対向配置される。これら第１基板１と第２基板２の対向距離は、これら基板間に内蔵される最も高さのある電子部品３Ｂの高さ寸法とされる。

電子部品３は、抵抗やコンデンサ等の受動部品と、ＩＣやダイオード或いはトランジスタ等の能動部品とからなる。ここで定義する電子部品３は、受動部品と能動部品の両方を含む概念である。本実施形態では、電子部品として高さの異なる抵抗３Ａと、コンデンサ３Ｂと、ＩＣチップ３Ｃを使用した。これら電子部品３は、ＩＣチップ３Ｃ、抵抗３Ａ、コンデンサ３Ｂの順で高さが高いものとする。

抵抗３Ａは、抵抗本体１２の両側に設けた電極１３を第１基板１の導電物８に接続させている。コンデンサ３Ｂは、コンデンサ本体１４の両側に設けた電極１５を第１基板１の導電物８に接続させている。ＩＣチップ３Ｃは、ウエハ状ＩＣ１６の表面に形成された電極パッド１７と、この電極パッド１７上に形成された導体回路１８と、この導体回路１８にコンタクトホール１９を形成する絶縁層２０を有して構成されている。このＩＣチップ３Ｃは、導体回路（実際には導体回路１８のランド部）１８を第１基板１の導電物８に接続させている。また、前記抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃは、第１基板１の接着層９によって接合されている。

絶縁性埋め込み部材４は、ガラスクロスにエポキシ樹脂が含浸された半硬化状のシートであるプリプレグを加熱することにより硬化したものである。この絶縁性埋め込み部材４は、電子部品３である抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃの周囲を取り囲むようにして、これら電子部品３を第１基板１と第２基板２間に埋め込んでいる。この絶縁性埋め込み部材４には、各電子部品３それぞれの高さに応じた深さを持った収容凹部４Ａ、４Ｂと収容貫通穴４Ｃとが形成されている。

最も高さが低いＩＣチップ３Ｃと対応する絶縁性埋め込み部材４の部位には、このＩＣチップ３Ｃの高さ寸法と同じ深さとされ且つ該ＩＣチップ３Ｃの外形状に応じた収容凹部４Ｂが形成されている。また、ＩＣチップ３Ｃよりも高さが高くコンデンサ３Ｂよりも高さの低い中間の高さを持つ抵抗３Ａと対応する絶縁性埋め込み部材４の部位には、この抵抗３Ａの高さ寸法と同じ深さとされ且つ該抵抗３Ａの外形状に応じた収容凹部４Ａが形成されている。そして、最も高さの高いコンデンサ３Ｂと対応する絶縁性埋め込み部材４の部位には、このコンデンサ３Ｂの高さ寸法と同じ深さとされ且つ該コンデンサ３Ｂの外形状に応じた収容貫通穴４Ｃが形成されている。

前記絶縁性埋め込み部材４は、電子部品３の高さに応じて複数枚のプリプレグを重ねて用いられる積層構造からなる。複数枚のプリプレグは、加熱圧着することで各層間の仕切りが無くなり単層となる。電子部品３の高さが増えれば、その分だけプリプレグの枚数を増やすようにして、該電子部品３の高さに対応する。本実施形態では、３枚のプリプレグを重ねている。

以上のように構成された積層配線基板によれば、電子部品３を埋め込む絶縁性埋め込み部材４に、各電子部品３Ａ、３Ｂ、３Ｃそれぞれの高さに応じた深さを持った収容凹部４Ａ、４Ｂと収容貫通穴４Ｃを形成し、その収容凹部４Ａ、４Ｂと収容貫通穴４Ｃのそれぞれに合う高さの電子部品３Ａ、３Ｂ、３Ｃを収容配置（嵌合配置）させているので、それぞれの電子部品３Ａ、３Ｂ、３Ｃの周囲が絶縁性埋め込み部材４で覆われて隙間が生じない。

また、本実施形態の積層配線基板によれば、絶縁性埋め込み部材４にガラス繊維或いはアラミド不織布にエポキシ樹脂を含浸させた樹脂であるプリプレグを使用しているので、低温による加熱で電子部品３を埋め込むことができる。

また、本実施形態の積層配線基板によれば、第１基板１に形成された導電物８に電極１３、１５を接続させてこの第１基板１に形成される導体回路６と電気的に抵抗３Ａ及びコンデンサ３Ｂを接続させ、また、前記導電物８に導体回路１８のランド部を接続させて前記導体回路６と電気的にＩＣチップ３Ｃを接続させているため、メッキ等の工程を行うことなく簡単に電子部品３（３Ａ、３Ｂ、３Ｃ）を第１基板１の導体回路６に接続させることができる。

また、本実施形態の積層配線基板によれば、第１基板１に形成した導電物８には、ニッケル、銀、銅から選択される少なくとも１種類の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の金属粒子を含んでいる導電性ペーストを硬化させたものを使用しているので、加熱することで硬化すると同時に合金化することにより電子部品３（３Ａ、３Ｂ、３Ｃ）との電気的接続性を高めることができ、しかも取り扱い性も向上する。

また、本実施形態の積層配線基板では、絶縁性埋め込み部材４を、電子部品３（３Ａ、３Ｂ、３Ｃ）の高さに応じて複数枚のプリプレグを重ねた積層構造としたので、電子部品３の高さが増えたらその増えた高さに応じてプリプレグの枚数を増やすだけで簡単に対応することができる。

「積層配線基板の製造工程説明」
次に、上述した積層配線基板の製造方法について、図２〜図６を参照しながら説明する。図２は基板形成工程を示し、図３はＩＣチップ形成工程を示し、図４は仮保持工程を示し、図５は埋め込み部材形成工程を示し、図６は貼り合わせ工程を示す。

先ず、第１基板１及び第２基板２を形成する基板形成工程を行う。先ず、図２（ａ）の工程では、例えばポリイミド樹脂フィルムからなるフレキシブルな絶縁層５の一方の面（上面）に銅箔製の配線材料層６Ａが設けられた片面銅張板（ＣＣＬ：Copper Clad Laminate）を用意する。前記絶縁層５及び配線材料層６Ａには、それぞれ厚さ２０μｍ及び１２μｍのものを使用した。

また、前記ＣＣＬは、銅箔にポリイミドワニスを塗布してワニスを硬化させた、いわゆるキャスティング法により作製したもの、或いは、ポリイミドフィルム上にめっきシード層をスパッタし、銅電解めっきを成長させたもの、他にも圧延や電解による銅箔とポリイミドフィルムとを貼り合わせたものなどを使用することができる。前記絶縁層５は、ポリイミド樹脂に代えて、液晶ポリマーなどのプラスチックフィルムを使用することもできる。

図２（ｂ）の工程では、前記配線材料層６Ａの表面にフォトリソグラフィにより所望の回路パターンに対応するエッチングレジストパターン（エッチングマスク）を形成した後、前記配線材料層６Ａに化学的選択エッチングを行うことによって、所望回路にパターニングされた導体回路６を形成する。前記エッチングには、例えば塩化第二鉄を主成分とするエッチャントを用いるが、塩化第二銅を主成分とするエッチャントを用いることもできる。

図２（ｃ）の工程では、前記絶縁層５の導体回路６とは反対側となる他方の面（下面）に接着層９及び樹脂フィルムＦを順次重ねて加熱圧着により貼り合わせる。前記接着層９には、素材厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材を使用した。また、前記樹脂フィルムＦには、厚さ２５μｍのポリイミド樹脂フィルムを使用した。前記加熱圧着は、真空ラミネータを用い、減圧下の雰囲気中にて、前記接着材の硬化温度以下の温度で、０．３ＭＰａの圧力によるプレスを行った。

前記接着層９の素材としては、前記エポキシ系熱硬化性樹脂に代えてアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、前記接着層９は、フィルム状素材に代えて例えばワニス状の樹脂接着剤を前記絶縁層５の下表面に塗布して形成することもできる。

前記樹脂フィルムＦは、ポリイミドに代えてＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）などのプラスチックフィルムを使用してもよく、前記接着層９の表面にＵＶ照射によって接着や剥離が可能なフィルムを被着形成してもよい。

次に、図２（ｄ）の工程では、前記絶縁層５、接着層９及び樹脂フィルムＦを下面側から貫通するようにＹＡＧレ−ザで穿孔することによって、直径１００μｍのビアホール７を複数（図中では６箇所）形成する。その後、穴開け加工時に発生したスミアを除去するために、ＣＦ４及びＯ２混合ガスによるプラズマデスミア処理を施す。

前記ビアホール７は、炭酸ガスレーザやエキシマレーザなどによるレーザ加工、或いはドリル加工や化学的エッチングによって形成することもできる。

また、前記プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することもできるし、ドライ処理に代えてウエットデスミア処理を適用してもよい。

そして、図２（ｅ）の工程では、前記ビアホール７に、スクリーン印刷法により導電性ペースト８Ａをそれぞれの空間を埋め尽くすまで充填する。前記導電性ペースト８Ａは、ニッケル、銀、銅から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛から選択される少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成される。導電性ペースト８Ａは、接着層９の硬化温度程度の低温で、前記金属粒子がその粒子同士で拡散接合できたり、電子部品３と拡散接合できたりして合金化し易い金属組成を用いることにより、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保できる。なお、前記導電性ペースト８Ａは、熱伝導性にも優れているので、発生熱を外部へ熱伝導並びに放散させる効果を得ることもできる。

その後、前記樹脂フィルムＦを剥離する。その結果、印刷充填した導電性ペースト８Ａの先端（下面）の部分は、剥離した樹脂フィルムＦの厚さ寸法分の高さをもって前記接着層９の下面側に突出した状態で露出される。このように、前記樹脂フィルムＦは、その厚さを適宜選定することによって後に導電物８となる導電性ペースト８Ａの突出高さを調整する。以上の工程を経て第１基板１が形成される。

前記第２基板２は、第１基板１と同様、ポリイミド樹脂フィルムからなるフレキシブルな絶縁層１０の一方の面１０ａに接着層１１を形成することで製造される。ここで使用される接着層１１は、第１基板１を形成する接着層９と同じものが使用される。なお、第２基板２の製造工程は、工程が単純であるため、その工程図は省略する。

次に、ＩＣチップ３Ｃの製造工程を図３を参照して説明する。図３（ａ）の工程では、酸化珪素や窒化珪素製の無機絶縁膜が形成されたダイシング前のウエハ状ＩＣ１６Ａを用意する。次に、図３（ｂ）の工程で、前記ウエハ状ＩＣ１６Ａの表面にセミアディティブ法によって、ＩＣの電極パッド１７上及び無機絶縁膜上に例えば銅めっき層によるパターン化された導体回路１８を形成する。

その後、図３（ｃ）の工程で、前記ウエハ状ＩＣ１６Ａの表面全体に亘って例えば液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによりコンタクトホール１９を形成した後に焼成して絶縁層２０を形成する。最後に、図３（ｄ）の工程で、プロービングにより検査を行った後、ウエハ状ＩＣ１６Ａの裏面を研磨してウエハを薄型化した後、ダイシングして複数個のＩＣチップ３Ｃを得る。

なお、前記絶縁層２０の形成に際しては、他の感光性樹脂素材としてベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、感光性樹脂は、必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、スプレーコートなどを用いてもよい。更に、感光性樹脂は、液状に限定されることはなく、フィルム状の樹脂をウエハＩＣ１６Ａ上にラミネートしてもよい。このようにして形成されたＩＣチップ３Ｃの回路には、通常の導電用回路の他、インダクタ、キャパシタ、抵抗等の機能を付与させることも可能である。

次に、第１基板１に形成された各導電性ペースト８Ａに電子部品３を仮保持させる仮保持工程を、図４を参照して説明する。抵抗３Ａとコンデンサ３ＢとＩＣチップ３Ｃを、半導体チップ用搭載機で位置合わせして、前記第１基板１の各導電性ペースト８Ａに抵抗３Ａの電極１３、コンデンサ３Ｂの電極１５、ＩＣチップ３Ｃの導体回路１８のランド部をそれぞれ接触させる。そして、接着層９の材料及び導電性ペースト８Ａの硬化温度以下で加熱圧着することによって、これら抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃは、第１基板１に仮保持されることになる。

次に、絶縁性埋め込み部材４を形成する埋め込み部材形成工程を、図５を参照して説明する。先ず、図５（ａ）の工程で、ガラスクロスにエポキシ樹脂が含浸された半硬化状態のシート、いわゆるプリプレグ４Ｄを用意する。本実施形態では、第１基板１と第２基板２間に内蔵する最も高さの高い電子部品３であるコンデンサ３Ｂの高さ寸法となるように、３枚のプリプレグ４Ｄを重ねて積層する。例えば、コンデンサ３Ｂの高さが３００ｍｍである場合、１００ｍｍ厚のプリプレグ４Ｄを３枚重ねたものを使用する。

次に、図５（ｂ）の工程で、プリプレグ４Ｄを３枚重ね合わせた積層体に、抵抗３Ａ及びＩＣチップ３Ｃの高さに応じた収容凹部４Ａ、４Ｂと、コンデンサ３Ｂの高さに応じた収容貫通穴４Ｃを形成する。抵抗３Ａと対応する位置には、この抵抗３Ａを収容配置（嵌合配置）させる大きさ且つ深さの収容凹部４Ａを形成する。ＩＣチップ３Ｃと対応する位置には、このＩＣチップ３Ｃを収容配置（嵌合配置）させる大きさ且つ深さの収容凹部４Ｂを形成する。コンデンサ３Ｂと対応する位置には、このコンデンサ３Ｂを収容配置（嵌合配置）させる大きさとした収容貫通穴４Ｃを形成する。

なお、絶縁性埋め込み部材４は、ガラスクロスの代わりにアラミド不織布を用いることもできるし、繊維材料を含まない材料を用いることもできる。また、前記収容凹部４Ａ、４Ｂと収容貫通穴４Ｃの加工は、レーザやドリルにて加工することができる。

次に、絶縁性埋め込み部材４を第１基板１に張り合わせる貼り合わせ工程を、図６を参照して説明する。３枚のプリプレグ４Ｄを積層した積層体に形成した収容凹部４Ａ、４Ｂに抵抗３Ａ及びＩＣチップ３Ｃを、収容貫通穴４Ｃにコンデンサ３Ｂを収容配置（嵌合配置）させるようにして、絶縁性埋め込み部材４を第１基板１に貼り合わせる。

次に、第１基板１及び絶縁性埋め込み部材４並びに第２基板２を加熱圧着して接合一体化する積層工程を、図６を参照して説明する。先ず、絶縁性埋め込み部材４を前記第１基板１とで挟み込むようにして、接着層１１を接合面として第２基板２を積層する。そして、第１基板１と第２基板２間に絶縁性埋め込み部材４で埋め込んだ抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃからなる積層体に対して、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で積層方向に加熱圧着することによって、図１に示す積層配線基板を完成させる。

前記積層体を加熱圧着すると、３枚重ねられたプリプレグ４Ｄは、加熱により抵抗３Ａ、コンデンサ３Ｂ及びＩＣチップ３Ｃの周囲に隙間無く密着すると共に互いに密着して界面が無くなり単一層の絶縁性埋め込み部材４となる。また、第１基板１に形成した導電性ペースト８Ａは、硬化すると同時に合金化されて導電物８になる。また、第１基板１と第２基板２に形成されたそれぞれの接着層９、１１が加熱により塑性流動し冷却されてこれら積層体の接合強度を高める。以上の工程を経ることで、図１に示す積層配線基板が得られる。

本実施形態の製造方法によれば、各電子部品３（３Ａ、３Ｂ、３Ｃ）の高さに応じた深さを持った収容凹部４Ａ、４Ｂと収容貫通穴４Ｃを有した絶縁性埋め込み部材４を形成し、その収容凹部４Ａ、４Ｂと収容貫通穴４Ｃのそれぞれの深さに対応した高さを持つ電子部品３（３Ａ、３Ｂ、３Ｃ）を収容配置（嵌合配置）させているので、高さの異なる電子部品３の全てを絶縁性埋め込み部材４でその周囲に隙間を開けることなく埋め込むことができる。特に、本実施形態の場合、電子部品３を導電性ペースト８Ａで導体回路６と接続させているため、従来のようなはんだによるフィレット部が形成されないことから、フィレット部を含む電子部品本体以上の大きな収容貫通穴を形成する必要が無くなることにより、電子部品３の周囲を絶縁性埋め込み部材４で隙間無く埋め尽くすことが可能となる。また、本実施形態の製造方法によれば、高さの異なる電子部品３（３Ａ、３Ｂ、３Ｃ）の全てを一括で精度良く絶縁性埋め込み部材４によって埋め込むことができる。

また、本実施形態の製造方法によれば、第１基板１に形成した導体回路６に電気的に接続される導電性ペースト８Ａに対して高さの異なる電子部品３をそれぞれ仮保持させた後、それらの高さに応じた深さを持つ収容凹部４Ａ、４Ｂと収容貫通穴４Ｃを形成した絶縁性埋め込み部材４を挟んで第２基板２を積層し加熱圧着して積層配線基板を形成することができるため、従来のビルドアップ方式に比べてメッキ工程が不要となり、生産時間を大幅に短縮することができる。

従来の工程では、電子部品３をリジッド基板に一旦実装してから両基板内に内蔵するため、事前にカウンターペーストの印刷やアンダーフィル充填等の煩雑な工程が必要である上、各種部品を内蔵した後の工程においても、ドリルによるスルーホール形成やメッキ工程、回路形成工程などが必要で、歩留まりが低下する恐れがあった。しかしながら、本実施形態では、電子部品３を内蔵した後のメッキ工程などを省略することができ、製造工程を簡略化することができ、歩留まりの向上を図ることができる。

本発明は、両基板間に高さの異なる電子部品を内蔵させる技術に利用することができる。

１…第１基板
２…第２基板
３…電子部品
３Ａ…抵抗（電子部品）
３Ｂ…コンデンサ（電子部品）
３Ｃ…ＩＣチップ（電子部品）
４Ａ、４Ｂ…収容凹部
４Ｃ…収容貫通穴
４Ｄ…プリプレグ
４…絶縁性埋め込み部材
５…絶縁層（第１基板の絶縁層）
６…導体回路（第１基板に形成された導体回路）
７…ビアホール（第１基板に形成されたビアホール）
８…導電物（第１基板の導電物）
９…接着層（第１基板の接着層）
１０…絶縁層（第２基板の絶縁層）
１１…接着層（第２基板の接着層）

Claims (3)

1. 一方の面に導体回路が形成された絶縁層の他方の面に接着層及び樹脂フィルムを順次重ねて加圧圧着により張り合わせ、前記樹脂フィルム側から穿孔して前記導体回路の一部を露出させた複数のビアホールを設け、前記ビアホール内にそれぞれ導電性ペーストを充填し、その後、前記樹脂フィルムを剥離して、前記導電ペーストが前記接着層から突出した状態で露出する第１基板を形成する基板形成工程と、
   前記第１基板に形成された各前記導電性ペーストに電極を接続して高さの異なる電子部品のそれぞれを前記第１基板に仮保持させる仮保持工程と、
   前記電子部品の高さに応じた深さを持った収容凹部及び／又は収容貫通穴を形成した絶縁性埋め込み部材を形成する埋め込み部材形成工程と、
   前記収容凹部及び／又は前記収容貫通穴にそれぞれに対応した高さを持つ各前記電子部品を配置させて前記絶縁性埋め込み部材を前記第１基板に貼り合わせる貼り合わせ工程と、
   前記電子部品及び前記絶縁性埋め込み部材を前記第１基板とで挟み込むようにして第２基板を積層した後、これら積層体を加熱圧着して接合一体化する積層工程とを備えた
   ことを特徴とする積層配線基板の製造方法。
2. 前記仮保持工程は、前記接着層及び導電ペーストの硬化温度以下で加圧圧着することを特徴とする請求項１に記載の積層配線基板の製造方法。
3. 前記埋め込み部材形成工程は、複数のプリプレグを重ね合わせて積層体とし、前記積層体の一面から他面に向かって前記高さの異なる電子部品に応じた大きさ且つ深さに前記収容凹部及び／又は収容貫通穴を形成することを特徴とする請求項１又は２に記載の積層配線基板の製造方法。

Images