JP2009054930A - 部品内蔵型多層プリント配線板及びその製造方法 - Google Patents
部品内蔵型多層プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2009054930A JP2009054930A JP2007222449A JP2007222449A JP2009054930A JP 2009054930 A JP2009054930 A JP 2009054930A JP 2007222449 A JP2007222449 A JP 2007222449A JP 2007222449 A JP2007222449 A JP 2007222449A JP 2009054930 A JP2009054930 A JP 2009054930A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- printed wiring
- wiring board
- component
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板とその製造方法の提供。
【解決手段】高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板において、当該埋設された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層に絶縁樹脂を介してコア材が配置されている部品内蔵型多層プリント配線板;高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板の製造方法において、コア材に電子部品を実装する工程と、当該実装された電子部品の側方に絶縁基材を配置する工程と、当該実装された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層にコア材を配置する工程とを有する部品内蔵型多層プリント配線板の製造方法。
【選択図】図1
【解決手段】高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板において、当該埋設された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層に絶縁樹脂を介してコア材が配置されている部品内蔵型多層プリント配線板;高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板の製造方法において、コア材に電子部品を実装する工程と、当該実装された電子部品の側方に絶縁基材を配置する工程と、当該実装された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層にコア材を配置する工程とを有する部品内蔵型多層プリント配線板の製造方法。
【選択図】図1
Description
本発明は多層プリント配線板、特に内層に電子部品を埋め込んだ部品内蔵型多層プリント配線板に関する。
近年、多層プリント配線板の小型化、高密度化が求められる中で、従来表面実装されていた電子部品をプリント配線板内に内蔵することによって得られる部品内蔵型多層プリント配線板に関する要求が高まっている。
斯かる部品内蔵型多層プリント配線板としては、図6(a)に示すように、高さの高い大型電子部品1とこれより相対的に高さの低い小型電子部品2を含む高さの異なる複数の電子部品を実装した基板3aに、予め各電子部品に対応した開口部或いは実装後に同程度の高さを持ち且つ密集して配置された複数の電子部品群に対応した開口部を設けたプリプレグ材8aを、当該プリプレグ材8aの積み上げ時或いは積層後に基板3aに実装された部品の中で最も高さのある部品の高さよりも厚く形成されるように必要な枚数重ねて中間絶縁層とし、当該中間絶縁層上に基板3bを重ねて積層することで、各電子部品とプリプレグ材内部のガラスクロスが接触せず、積層時の圧力によって部品が破損することなく、図6(b)に示すような部品内蔵型多層プリント配線板P7を得る方法が既に知られている。
尚、ここでプリプレグ材とは、ガラスクロスに熱硬化性樹脂を含浸させた絶縁基材を云う。
しかしながら、前記部品内蔵型多層プリント配線板P7は、高さが著しく異なる電子部品を同一層に埋設するため、小型電子部品2の上部には大型電子部品1と同程度の高さのプリプレグ材抜きの領域が存在することとなり、当該領域での局部的な樹脂量不足により、積層時に図6(b)中の楕円で囲んだ箇所のようにボイド13が発生してしまうという問題があった。
尚、ここでボイドとは、樹脂量不足により、積層後に樹脂層内部に存在する不要な空隙を示す。
また、積層時に局部的にガラスクロスが存在しない領域があると、そこに応力が集中し成形性が劣化するため、基板平滑性が損なわれインピーダンスコントロール等に影響を及ぼすという問題もあった。
そこで、図7(a)に示すように、中間絶縁層として用いる複数のプリプレグ材のうちの一部は、プリプレグ材8aのように小型電子部品2に対応した開口部を設けるものの、他部はプリプレグ材8bのように大型電子部品1に対応した開口部のみを設けるようにすることで、図7(b)に示すように、小型電子部品2の上部に極端なプリプレグ材抜きの領域がなく、積層時のボイドの発生が抑制された部品内蔵型多層プリント配線板P8を得る方法も提案されている(例えば、特許文献1参照)。
しかしながら、前記部品内蔵型多層プリント配線板P8は、図7(b)中の楕円で囲んだ箇所のように、小型電子部品2の上部に配置したプリプレグ材8b内部のガラスクロス9が積層時に垂れ下がり、当該ガラスクロス9と小型電子部品2との接触部位14が発生するという問題があった。
その結果、マイグレーション等の電気的不具合の要因となっていた。
また、ガラスクロスが垂れ下がった箇所の成形性が劣化し、基板平滑性が損なわれインピーダンスコントロール等に影響を及ぼすという問題もあった。
特開2005−158770号公報
本発明は、上記の問題と実状に鑑みてなされたもので、高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板とその製造方法を提供することを課題とする。
即ち、請求項1に係る本発明は、高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板において、当該埋設された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層に絶縁樹脂を介してコア材が配置されていることを特徴とする部品内蔵型多層プリント配線板により上記課題を解決したものである。
また、請求項2に係る本発明は、前記絶縁樹脂が、織布又は不織布に熱硬化性樹脂を含浸せしめて成る絶縁基材の熱硬化性樹脂であることを特徴とする。
また、請求項3に係る本発明は、前記絶縁樹脂が、埋設された電子部品とその側方に配置された絶縁基材との間に設けられた間隙を充填封止していることを特徴とする。
以上の構成により、高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、著しいプリプレグ材抜きの領域が存在しないため、本発明部品内蔵型多層プリント配線板は基板内部にボイドが発生することはない。
また、中間層にコア材が介在しているため、内蔵された電子部品上部に配置されたプリプレグ材内部のガラスクロスが当該電子部品に接触することによって起こる電気的不具合が生じることもない。
また、中間層にコア材が介在しているため、積層時に溶融しない当該コア材が芯材としての働きをなし、積層後の基板の反りが低減されたものとなっている。
また、中間層にコア材が介在することで基板の反りが低減されるため、埋設部品への応力が緩和されたものとなっている。
また、中間層にコア材が介在しているため、ガラスクロスのない領域を少なくすることができ、衝撃や応力に対しての耐性が向上したものとなっている。
また、請求項4に係る本発明は、高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板の製造方法において、コア材に電子部品を実装する工程と、当該実装された電子部品の側方に絶縁基材を配置する工程と、当該実装された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層にコア材を配置する工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法により上記課題を解決したものである。
また、請求項5に係る本発明は、前記絶縁基材が、織布又は不織布に熱硬化性樹脂を含浸させたものであることを特徴とする。
また、請求項6に係る本発明は、前記絶縁基材が、当該実装された電子部品との間に間隙を形成する開口部を有することを特徴とする。
以上により、高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板を得ることができる。
また、請求項7に係る本発明は、前記中間層のコア材が、積層工程前に予め粗化処理されていることを特徴とする。
これにより、高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、中間層の密着性が損なわれないと共に、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板を得ることができる。
本発明によれば、高さの異なる複数の部品を同一層あるいは異なる層に埋設しても、基板内部にボイドが発生せず、しかも内蔵された電子部品にガラスクロスの接触がない部品内蔵型多層プリント配線板とその製造方法を提供することができる。
本発明部品内蔵型多層プリント配線板の実施の形態を図1及び図2を用いて説明する。
図1は、本発明部品内蔵型多層プリント配線板の第一の実施の形態を示す概略断面説明図である。該図1において、P1は本発明の部品内蔵型多層プリント配線板で、コア材4aとコア材4bの間に、絶縁樹脂10を介在せしめて大型電子部品1と小型電子部品2とガラスクロス9aとコア材11とガラスクロス9bを配置せしめて構成されている。
より具体的には、大型電子部品1と、当該大型部品1に比し相対的に高さの低い小型電子部品2が、両面に回路形成された導体層5aを備えたコア材4aの部品実装パッド7に、はんだ6を用いてそれぞれ実装されていると共に、当該回路形成された導体層5aには、当該導体間を埋めるようにソルダーレジスト12が配置されている。尚、2aは小型電子部品2が密集して実装された小型電子部品群を示している。
また、当該大型電子部品1の直上部と当該小型電子部品群2aの直上部を除く当該大型電子部品1及び当該小型電子部品群2aの周囲には、ガラスクロス9aが絶縁樹脂10を介し、且つ当該大型電子部品1及び当該小型電子部品群2aとそれぞれ接触しない程度の間隔を持って配置されている。
また、当該ガラスクロス9aと当該小型電子部品群2aの直上部には、コア材11が絶縁樹脂10を介し、且つ当該小型電子部品群2a及び当該大型電子部品1と接触しない程度の間隔を持って配置されていると共に、当該コア材11の直上部には、ガラスクロス9bが絶縁樹脂10を介し、且つ当該大型電子部品1と接触しない程度の間隔を持って配置されている。
また、当該ガラスクロス9bと大型電子部品1の直上部には、両面に回路形成された導体層5bを備えたコア材4bが、絶縁樹脂10を介して配置されている。
因に、ここで絶縁樹脂10は、当該コア材4aと当該コア材4b間における当該導体層5aと当該大型電子部品1と当該小型電子部品2と当該ガラスクロス9aと当該コア材11と当該ガラスクロス9bと当該導体層5bとの各間隙を埋める状態で存在している。
当該図1では、小型電子部品2の一例としてチップ抵抗器を用いて説明しているが、本発明において小型電子部品とは、チップ抵抗器に限定されるものではなく、コンデンサ、インダクタ、ダイオード、トランジスタ、IC、LSI等、受動能動を問わず、電子部品全般を云う。
また、大型電子部品1に関しても同様に、特に固有の機能を有する素子に限定されるものではない。
尚、当然のことながら、部品実装パッド7としては、当該実装する大型電子部品1及び小型電子部品2各々に対応したパッド数、パッドサイズ、パッドピッチの部品実装パッドを用いる。
また、図1では、実装する大型電子部品1及び小型電子部品2を部品実装パッド7に接合するための手段の一例としてはんだ6を用いて説明しているが、本発明において電子部品を部品実装パッドに接合するための手段としては、はんだに限定されるものではなく、例えば導電性接着剤、導電性フィルム、異方導電性接着剤、異方導電性フィルム等、その材質及び形状の如何を問わず、実装する電子部品を部品実装パッドに固着させ、且つ導電性接合をもたらす手段全般が用いられる。
また、図1では、回路形成された導体層5aの導体間を埋めるようにソルダーレジスト12が配置された状態で説明しているが、これは当該ソルダーレジスト12が部品実装においてはんだショートを防止するものであり、本発明において必須の構成要件ではないが、配置されていることが望ましい。
また、前記ソルダーレジスト12としては、液状印刷タイプ、シート貼付タイプ、熱硬化タイプ、光硬化タイプ等が用いられ、特にその種類、性質、形状、硬化手段等が限定されるものではない。
前記部品内蔵型多層プリント配線板P1は、小型電子部品群2aの直上部に絶縁樹脂10を介してコア材11があり、高さの異なる大型電子部品1を同一層に埋設していながらも、小型電子部品群2aの直上部に著しいプリプレグ材抜きの領域が存在しないため、当該部品内蔵型多層プリント配線板P1内部のボイドの発生を抑制している。
また、中間層にコア材11が介在しているため、内蔵された小型電子部品群2aの上方に配置されたガラスクロス9bが当該小型電子部品群2aに接触することによって起こる電気的不具合の発生を防止している。
また、中間層にコア材11が介在しているため、積層時に溶融しない当該コア材11が芯材としての働きをなし、部品内蔵型多層プリント配線板P1自体の反りが低減されている。
また、中間層にコア材11が介在することで部品内蔵型多層プリント配線板P1自体の反りが低減されるため、大型電子部品1や小型電子部品2への応力が緩和されている。
また、中間層にコア材11が介在しているため、結果として部品内蔵型多層プリント配線板P1内部のガラスクロスのない領域が少なくなるため、部品内蔵型多層プリント配線板P1の衝撃や応力に対しての耐性が向上している。
従って、本発明の部品内蔵型多層プリント配線板は、高さの異なる複数の部品が、内部にボイドが発生せず、反りが低減され、衝撃や応力に対しての耐性が向上した状態で内蔵されていると共に、当該基板に内蔵された電子部品に対しても、ガラスクロスの接触による電気的不具合が生じることがなく、応力が緩和された状態となっている。
また、中間層にコア材11が介在しているため、局部的にガラスクロスが存在しない領域に応力が集中することがなく、積層時の成形性、つまりは基板平滑性が保持され、インピーダンスコントロール等に影響を及ぼすという問題も回避できる。
図2は、本発明部品内蔵型多層プリント配線板の第二の実施の形態を示す概略断面図である。該図2において、P1aは本発明の部品内蔵型多層プリント配線板で、高さの異なる複数の部品が、複数の層に実装されている以外は、図1に示した第一の実施の形態と基本構成を同じくする。
より具体的には、コア材4aに実装された第一の大型電子部品1aの上部に第二の大型電子部品1bが更に実装配置されていると共に、中間層のコア材11aに小型電子部品が密集して実装された小型電子部品群2cが配置されている。また、当該第一の大型電子部品1aの直上部を除く当該大型電子部品1aの周囲には、ガラスクロス9cが絶縁樹脂10を介し、且つ当該第一の大型電子部品1aと接触しない程度の間隔を持って配置されている。
また、当該第二の大型電子部品1bの直上部と当該小型電子部品群2cの直上部を除く当該第二の大型電子部品1b及び当該小型電子部品群2cの周囲には、ガラスクロス9dが絶縁樹脂10を介し、且つ当該大型電子部品1b及び当該小型電子部品群2cとそれぞれ接触しない程度の間隔を持って配置されている。また、当該ガラスクロス9cの直上部には、コア材11aが絶縁樹脂10を介し、且つ当該第一の大型電子部品1a及び当該第二の大型電子部品1bと接触しない程度の間隔を持って配置されている。
また、当該ガラスクロス9dと当該小型電子部品群2cの直上部には、コア材11bが絶縁樹脂10を介し、且つ当該小型電子部品群2c及び大型電子部品1bと接触しない程度の間隔を持って配置されていると共に、当該コア材11bの直上部には、ガラスクロス9eが絶縁樹脂10を介し、且つ当該大型電子部品1bと接触しない程度の間隔を持って配置されている。また、当該ガラスクロス9eと大型電子部品1bの直上部には、コア材4bが絶縁樹脂10を介して配置されている。
斯様に本発明においては、部品を実装する層が複数あっても良い。
すなわち、コア材4aに実装された大型電子部品1aと同一層2bに小型電子部品(小型電子部品群)が実装されずに、中間層のコア材11aに小型電子部品(小型電子部品群)が実装されていても良い。
また、大型電子部品1aと大型電子部品1bのように電子部品上に別の電子部品が実装された構造としても良く、この場合、重ねられた電子部品全体の高さが、その他の電子部品と異なる場合にも有効となる。
次に、本発明部品内蔵型多層プリント配線板の製造方法を図3乃至図5を用いて説明する。
まず、図3(a)に示すように、コア材4の上下両面に導体層5を備えた基板P2を用意する。
尚、当該基板P2は、多層基板でも構わない。
次に、前記基板P2の上面の導体層5を回路形成し、図3(b)に示すような基板P3を得る。
次に、図3(c)に示すように、回路形成された導体層5上にソルダーレジスト12を形成後、プリプレグ材との接合強度を高めるための粗化処理を施し、基板P4を得る。
次に、図4(d)に示すように、大型電子部品1と小型電子部品2をはんだ6を用いて実装パッド7に実装し、基板P5を得る。
次に、図3(a)乃至図3(b)までの工程と同様にして作製された基板P3aと、大型電子部品1と小型電子部品群2aに対応した領域をルータ等を用いて予め刳り貫いたプリプレグ材8aと、大型電子部品1に対応した領域のみを予め刳り貫いたコア材11とプリプレグ材8bを用意し、図4(e)に示すように、前記基板P5上にプリプレグ材8a、コア材11、プリプレグ材8b、基板P3aの順序で重ね合わせ、積層し、図5(f)に示すような部品内蔵型プリント配線板P6を得る。
尚、図4(e)では、本発明の実施形態を説明するために、便宜上、プリプレグ材8a及びプリプレグ材8bは各々1枚ずつ図示しているが、両プリプレグ材の枚数は共に1枚に限定されず、各々「必要な枚数」を用いる。
ここで、「必要な枚数」とは、プリプレグ材(例えば図4(e)でのプリプレグ材8a)の上下層に当たるコア材(例えば図4(e)でのコア材11)又は基板(例えば図4(e)での基板P5)等硬化済材料間において、積層後に、当該プリプレグ材の予め刳り貫かれた領域がボイド発生因子となる樹脂不足等なく完全に樹脂で埋まり、且つ、当該コア材又は基板等硬化済材料間に配置された部品(例えば図4(e)での小型部品群2a)と、当該配置された部品上部と部品上層に該当する硬化済材料(例えば図4(e)でのコア材11)との間隔が「必要な距離」確保されるために、使用するプリプレグ材1枚あたりの厚み及び樹脂含有量等を加味して算出された枚数を意味する。
またここで、「必要な距離」とは、前記部品上部と前記部品上層に該当する硬化済材料が接することがない距離を意味し、積層後に当該部品上部と当該部品上層に該当する硬化済材料が接触しなければ別段その数値は限定されるものではないが、一般的な製造余裕を考慮すると0.1mm乃至0.2mm程度の距離を確保できるようにプリプレグ材の枚数を決定することが望ましい。
尚、当然の事ながら、前述の「必要な距離」とは、各プリプレグ材の領域(例えば図4(e)でのプリプレグ材8b等)でも各々に対して前述同様に配慮しなくてはならない。
従って、例えば、図4(e)でのプリプレグ材8bの枚数を考える場合、大型電子部品1上部と基板P3aが接触しないことが必須条件であり、一般的な製造余裕を考慮すると前述同様0.1mm乃至0.2mm程度の距離を確保できるようにプリプレグ材8bの枚数を決定することが望ましい。
また、前記コア材11は、片面銅張積層板、両面銅張積層板、多層プリント配線板でも良い。
また、前記コア材11に相当する、片面、両面、或いは多層の基板は回路形成が成されていても良い。
また、前記コア材11に相当する、片面、両面、或いは多層の基板は回路形成が成され、更に部品実装が成されていても良い。
尚、前記コア材11に相当する、片面、両面、或いは多層の基板に回路形成が成され更に部品実装が成される場合には、基板の回路形成後にはんだショート等の不具合を回避するためのソルダーレジストがコーティングされていることが望ましい。
また、前記コア材11に相当する、片面、両面、或いは多層の基板表面にソルダーレジストがコーティングされた場合には、コーティング工程後に粗化処理をすることによってプリプレグ材との接合強度を高めることが望ましい。
尚、前記粗化処理は、ウェットブラスト等による物理研磨、薬品による化学研磨等、一般的なプリント配線板製造工程で用いられる粗化処理で構わない。
尚、前記部品内蔵型プリント配線板P6の外層表面にソルダーレジスト等の保護膜を設け、表面に電子部品を実装する形態の基板としても構わない。
また、前記部品内蔵型プリント配線板P6の外層表面に絶縁層と導体層を構築し更なるビルドアップを行い、前記部品内蔵型プリント配線板P6の形態をコア基板として基板の構成層数を増しても構わない。
斯かる本発明の製造方法によれば、高さの異なる大型電子部品と小型電子部品或いは小型電子部品群を同一基板内部に埋設しても、小型電子部品或いは小型電子部品群の直上部に著しいプリプレグ材抜きの領域が存在しないため部品内蔵型多層プリント配線板内部にボイドが発生せず、また、中間層にコア材が介在しているため内蔵された小型電子部品或いは小型電子部品群の上方に配置されたガラスクロスが積層時に垂れ下がり小型電子部品或いは小型電子部品群に接触することがない、すなわち、小型電子部品或いは小型電子部品群とガラスクロスの接触による不具合が生じない部品内蔵型多層プリント配線板を効率良く得ることができる。
以下、本発明のプリント配線板の製造方法について実施例を挙げて更に説明する。
先ず、後に埋設部品となる部品を実装したコア基板の作製のため、以下の(A1)乃至(A11)の加工を実施した。
(A1)両面銅箔のコア基板(基板厚0.1mm、銅箔厚12μm)を用意し、当該コア基板に穴あけした。
このとき、積層形成時に必要なピンラミ積層用の穴も同時に加工した。
(A2)パネルめっき加工した。
(A3)両面銅箔をビア接続で導通経路とするための加工をした。
(A4)埋設部品を実装する面のみに回路形成した。
(A5)回路形成を実施した面にソルダーレジスト形成した。
(A6)ソルダーレジストの表面粗化をした。
(A7)露光現像型ドライフィルムを用いて、埋設部品の実装ランドのみに無電解金めっきを行うためのマスキングをした。
(A8)無電解金めっき(ニッケル厚0.5μm、金厚0.03μm)をした。
(A9)鉛フリーはんだ印刷をした。
(A10)埋設部品を実装した。
(A11)リフロー加熱した。
このとき、積層形成時に必要なピンラミ積層用の穴も同時に加工した。
(A2)パネルめっき加工した。
(A3)両面銅箔をビア接続で導通経路とするための加工をした。
(A4)埋設部品を実装する面のみに回路形成した。
(A5)回路形成を実施した面にソルダーレジスト形成した。
(A6)ソルダーレジストの表面粗化をした。
(A7)露光現像型ドライフィルムを用いて、埋設部品の実装ランドのみに無電解金めっきを行うためのマスキングをした。
(A8)無電解金めっき(ニッケル厚0.5μm、金厚0.03μm)をした。
(A9)鉛フリーはんだ印刷をした。
(A10)埋設部品を実装した。
(A11)リフロー加熱した。
次に、プリプレグ材及びコア材の穴あけ加工のため、以下の(B1)及び(B2)の加工を実施した。
(B1)プリプレグ材(硬化形成後厚み0.2mm、樹脂含有量47±2%)を17枚とコア材1枚を用意し、プリプレグ材17枚のうちの2枚に対して、大型電子部品(横幅20mm×奥行き20mm×高さ3.4mm)埋設領域に対し当該部品外形よりも1mm寸法大きい穴(22mm×22mm)、小型電子部品(横幅0.4mm×奥行き0.2mm×高さ0.2mm)埋設領域に対し当該部品外形よりも0.5mm寸法大きい穴(1.4mm×1.2mm)、ピンラミ積層用の穴を形成した。
(B2)前記(B1)で用意したコア材1枚の表裏両面に粗化処理加工を施した。
(B3)前記(B1)で穴形成が施されたプリプレグ材2枚を除く残りのプリプレグ材15枚と、前記(B2)で表裏両面に粗化処理加工が施されたコア材1枚に対して、大型電子部品(横幅20mm×奥行き20mm×高さ3.4mm)埋設領域に対し当該部品外形よりも1mm寸法大きい穴(22mm×22mm)とピンラミ積層用の穴を形成した。
(B2)前記(B1)で用意したコア材1枚の表裏両面に粗化処理加工を施した。
(B3)前記(B1)で穴形成が施されたプリプレグ材2枚を除く残りのプリプレグ材15枚と、前記(B2)で表裏両面に粗化処理加工が施されたコア材1枚に対して、大型電子部品(横幅20mm×奥行き20mm×高さ3.4mm)埋設領域に対し当該部品外形よりも1mm寸法大きい穴(22mm×22mm)とピンラミ積層用の穴を形成した。
次に、積層プレス加工のため、以下の(C1)乃至(C4)の加工を実施した。
(C1)前記(A1)乃至(A11)の加工を施した基板に、前記(B1)の加工を施したプリプレグ材2枚をレイアップした。
(C2)前記(C1)のレイアップをした基板に、前記(B3)の加工を施したコア材1枚をレイアップした。
(C3)前記(C2)のレイアップをした基板に、前記(B3)の加工を施したプリプレグ材15枚をレイアップした。
(C4)前記(C3)のレイアップをした基板に、前記(A1)乃至(A11)の加工を施した基板と同材質同板厚で片面が回路形成されたコア基板を、回路形成側を下向きにしてレイアップした。
(C2)前記(C1)のレイアップをした基板に、前記(B3)の加工を施したコア材1枚をレイアップした。
(C3)前記(C2)のレイアップをした基板に、前記(B3)の加工を施したプリプレグ材15枚をレイアップした。
(C4)前記(C3)のレイアップをした基板に、前記(A1)乃至(A11)の加工を施した基板と同材質同板厚で片面が回路形成されたコア基板を、回路形成側を下向きにしてレイアップした。
次に、積層プレス加工以降の加工を行うため、以下の(D1)乃至(D3)の加工を実施した。
(D1)前記(C4)のレイアップをした基板を真空積層プレス機で積層した。
(D2)前記(D1)の積層をした基板の端面カットをした。
(D3)前記(D2)の端面カットをした基板に、スルーホール穴あけ、デスミア、銅めっき、回路形成、ソルダーレジスト形成、外形加工、外層金めっきをし、部品内蔵基板が完成した。
(D2)前記(D1)の積層をした基板の端面カットをした。
(D3)前記(D2)の端面カットをした基板に、スルーホール穴あけ、デスミア、銅めっき、回路形成、ソルダーレジスト形成、外形加工、外層金めっきをし、部品内蔵基板が完成した。
本発明を説明するに当たって、前述の実施の形態及び各々の製造方法並びに具体的な数値を示した実施例を用いたが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
1,1a,1b:大型電子部品
2:小型電子部品
2a,2c:小型電子部品群
3a,3b:基板
4,4a,4b,11,11a,11b:コア材
5:導体層
6:はんだ
7:部品実装パッド
8a,8b:プリプレグ材
9,9a,9b,9c,9d,9e:ガラスクロス
10:絶縁樹脂
12:ソルダーレジスト
13:ボイド
14:垂れ下がったガラスクロスと小型電子部品の接触部位
P1,P1a,P6〜P8:部品内蔵型多層プリント配線板
P2〜P5:基板
2:小型電子部品
2a,2c:小型電子部品群
3a,3b:基板
4,4a,4b,11,11a,11b:コア材
5:導体層
6:はんだ
7:部品実装パッド
8a,8b:プリプレグ材
9,9a,9b,9c,9d,9e:ガラスクロス
10:絶縁樹脂
12:ソルダーレジスト
13:ボイド
14:垂れ下がったガラスクロスと小型電子部品の接触部位
P1,P1a,P6〜P8:部品内蔵型多層プリント配線板
P2〜P5:基板
Claims (7)
- 高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板において、当該埋設された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層に絶縁樹脂を介してコア材が配置されていることを特徴とする部品内蔵型多層プリント配線板。
- 前記絶縁樹脂が、織布又は不織布に熱硬化性樹脂を含浸せしめて成る絶縁基材の熱硬化性樹脂であることを特徴とする請求項1記載の部品内蔵型多層プリント配線板。
- 前記絶縁樹脂が、埋設された電子部品とその側方に配置された絶縁基材との間に設けられた間隙を充填封止していることを特徴とする請求項1又は2記載の部品内蔵型多層プリント配線板。
- 高さの異なる複数の電子部品を内部に埋設した部品内蔵型多層プリント配線板の製造方法において、コア材に電子部品を実装する工程と、当該実装された電子部品の側方に絶縁基材を配置する工程と、当該実装された電子部品の中、少なくとも相対的に高さの低い小型電子部品の上部中間層にコア材を配置する工程とを有することを特徴とする部品内蔵型多層プリント配線板の製造方法。
- 前記絶縁基材が、織布又は不織布に熱硬化性樹脂を含浸させたものであることを特徴とする請求項4記載の部品内蔵型多層プリント配線板の製造方法。
- 前記絶縁基材が、当該実装された電子部品との間に間隙を形成する開口部を有することを特徴とする請求項4又は5記載の部品内蔵型多層プリント配線板の製造方法。
- 前記中間層のコア材が、積層工程前に予め粗化処理されていることを特徴とする請求項4〜6の何れか1項記載の部品内蔵型多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222449A JP2009054930A (ja) | 2007-08-29 | 2007-08-29 | 部品内蔵型多層プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222449A JP2009054930A (ja) | 2007-08-29 | 2007-08-29 | 部品内蔵型多層プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054930A true JP2009054930A (ja) | 2009-03-12 |
Family
ID=40505719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007222449A Pending JP2009054930A (ja) | 2007-08-29 | 2007-08-29 | 部品内蔵型多層プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054930A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009491A (ja) * | 2009-06-26 | 2011-01-13 | Fujikura Ltd | 積層配線基板及びその製造方法 |
WO2015156141A1 (ja) * | 2014-04-10 | 2015-10-15 | 株式会社村田製作所 | 部品内蔵多層基板 |
WO2016056068A1 (ja) * | 2014-10-07 | 2016-04-14 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの製造方法を用いて製造した部品内蔵基板 |
US10833070B2 (en) | 2018-03-05 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package module |
CN112203413A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制作方法 |
US11452211B2 (en) | 2020-07-07 | 2022-09-20 | Shennan Circuits Co., Ltd. | Embedded circuit board and method of manufacturing same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311736A (ja) * | 2003-04-08 | 2004-11-04 | Nec Toppan Circuit Solutions Inc | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
JP2005333109A (ja) * | 2004-04-19 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
JP2007049004A (ja) * | 2005-08-11 | 2007-02-22 | Cmk Corp | プリント配線板とその製造方法 |
-
2007
- 2007-08-29 JP JP2007222449A patent/JP2009054930A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311736A (ja) * | 2003-04-08 | 2004-11-04 | Nec Toppan Circuit Solutions Inc | チップ部品内蔵ビルドアップ多層配線板の製造方法 |
JP2005333109A (ja) * | 2004-04-19 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法とこれに用いる製造設備 |
JP2007049004A (ja) * | 2005-08-11 | 2007-02-22 | Cmk Corp | プリント配線板とその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009491A (ja) * | 2009-06-26 | 2011-01-13 | Fujikura Ltd | 積層配線基板及びその製造方法 |
WO2015156141A1 (ja) * | 2014-04-10 | 2015-10-15 | 株式会社村田製作所 | 部品内蔵多層基板 |
JP5967335B2 (ja) * | 2014-04-10 | 2016-08-10 | 株式会社村田製作所 | 部品内蔵多層基板 |
US9854680B2 (en) | 2014-04-10 | 2017-12-26 | Murata Manufacturing Co., Ltd. | Multilayer substrate |
WO2016056068A1 (ja) * | 2014-10-07 | 2016-04-14 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの製造方法を用いて製造した部品内蔵基板 |
US10833070B2 (en) | 2018-03-05 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package module |
CN112203413A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 埋入式电路板及其制作方法 |
WO2022007272A1 (zh) * | 2019-07-07 | 2022-01-13 | 深南电路股份有限公司 | 埋入式电路板及其制作方法 |
US11452211B2 (en) | 2020-07-07 | 2022-09-20 | Shennan Circuits Co., Ltd. | Embedded circuit board and method of manufacturing same |
EP4156873A4 (en) * | 2020-07-07 | 2024-02-28 | Shennan Circuits Co Ltd | INTEGRATED PRINTED CIRCUIT BOARD AND RELATED MANUFACTURING METHOD |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461459B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US8493747B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US8759687B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
JP4119205B2 (ja) | 多層配線基板 | |
US9040837B2 (en) | Wiring board and method for manufacturing the same | |
US7393580B2 (en) | Layered board and electronic apparatus having the layered board | |
JP2015122545A (ja) | 多層配線基板及びその製造方法 | |
JPWO2009141929A1 (ja) | 配線板とその製造方法 | |
US8334463B2 (en) | Wiring board and method for manufacturing the same | |
JP4287733B2 (ja) | 電子部品内蔵多層プリント配線板 | |
JP2007035689A (ja) | 電子部品内蔵基板の製造方法 | |
JP2004327510A (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
JP2009054930A (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
JP4717316B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
JP5141084B2 (ja) | 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法 | |
TW517504B (en) | Circuit board and a method of manufacturing the same | |
WO2004017689A1 (ja) | 多層プリント配線板及びその製造方法 | |
JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
JP4961180B2 (ja) | プリント配線板 | |
JP2007266323A (ja) | 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法 | |
KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2008078573A (ja) | 部品内蔵型多層プリント配線板 | |
JP4978709B2 (ja) | 電子部品内蔵配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |