JP5410660B2 - 配線基板及びその製造方法と電子部品装置及びその製造方法 - Google Patents

Description

本発明は、電子部品の実装基板に適用できる配線基板及びその製造方法とその配線基板に電子部品が実装された電子部品装置及びその製造方法に関する。

従来、電子部品が実装される配線基板として、仮基板の上に剥離できる状態で所要のビルドアップ配線層を形成した後に、ビルドアップ配線層を仮基板から分離してコア基板をもたないコアレスタイプの配線基板を得る方法がある。

特許文献１には、樹脂基板の上に２枚の銅箔が剥離層で接着された構造のキャリア付銅箔を介してビルドアップ配線層を形成した後に、キャリア付銅箔の界面から剥離することにより、上側の銅箔及びビルドアップ配線層を樹脂基板から分離して配線基板を得る方法が記載されている。

また、特許文献２には、コア基板の上に、第１の金属層の外周縁の位置が第２の金属層の外周縁の位置よりも内側になるように積層して配置して両者を接着フィルムで接着し、第２の金属層の上にビルドアップ配線層を形成した後に、配線基板の第１の金属層の周縁部分を切断することにより第２の金属層及びビルドアップ配線層を第１の金属層及びコア基板から分離する方法が記載されている。

また、特許文献３には、プリプレグの上に下地層を介してそれより大きな金属箔を配置し、加熱・加圧してプリプレグから仮基板を得ると同時に仮基板上の周縁側に金属箔を接着し、金属箔の上にビルドアップ配線層を形成した後に、仮基板の周縁側を切断することにより、ビルドアップ配線層が形成された配線部材を得ることが記載されている。
特開２００５−２３６２４４号公報 特開２００４−２３５３２３号公報 特開２００７−１５８１７４号公報

近年では、上記した配線基板の製造方法において、配線基板の両面側に微細な配線層（例えばライン：スペース＝２０：２０μｍ）を形成し、両面側に配線層の接続部が露出するようにソルダレジストを形成する要求がある。

上記した特許文献１（図７〜図１２）には、基板からビルドアップ配線層を分離した後に、ビルドアップ配線層の基板との分離面側に残された銅箔をパターニングして配線層を追加で形成する方法が記載されている。しかしながら、取り扱いを容易にするため比較的厚い（１０〜４０μｍ）厚みの銅箔を使用する必要があり、それをウェットエッチングによってパターン化するので、微細な配線層を形成することは困難である。

また、上記した特許文献２及び３では、基板からビルドアップ配線層を分離した後に、ビルドアップ配線層の下に残された銅箔を除去するようにしており、ビルドアップ配線層の基板との分離面側に微細な配線層を形成することに関しては考慮されていない。

本発明は以上の課題を鑑みて創作されたものであり、仮基板からビルドアップ配線層を分離して配線基板を得る製造方法において、ビルドアップ配線層の仮基板との分離面側に微細な配線層を形成できる配線基板の製造方法及びその配線基板に電子部品を実装するための電子部品装置の製造方法と配線基板及び電子部品装置を提供することを目的とする。

上記課題を解決するため、本発明は配線基板の製造方法に係り、仮基板の配線形成領域に下地層が配置され、前記下地層の大きさより大きな剥離性積層金属箔が、前記下地層の上に配置されて前記配線形成領域の外周部に部分的に接着された構造を得る工程であって、前記剥離性積層金属箔は、前記仮基板側に配置されて銅からなる第１金属箔とそれより厚みが厚い第２金属箔とが剥離できる状態で仮接着されて構成され、前記剥離性積層金属箔の前記第２金属箔を剥離することにより、前記第１金属箔を前記仮基板に残す工程と、前記第１金属箔の上に銅からなるビアパッドを形成する工程と、前記ビアパッドの上に絶縁層を形成する工程と、前記ビアパッドをストップ層として前記絶縁層をレーザ又はドライエッチングで加工して、前記ビアパッドに到達するビアホールを形成する工程とを含む方法により、前記第１金属箔の上にビルドアップ配線層を形成する工程と、前記仮基板上に前記下地層、前記第１金属箔及び前記ビルドアップ配線層が形成された構造体の前記下地層の周縁に対応する部分を切断することにより、前記仮基板上の前記下地層から前記第１金属箔を分離して、前記第１金属箔の上に前記ビルドアップ配線層が形成された配線部材を得る工程と、前記配線部材の前記第１金属箔の上に、開口部が設けられためっきレジストを形成する工程と、前記第１金属箔をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に金属めっき層を形成する工程と、前記めっきレジストを除去する工程と、前記金属めっき層をマスクにして前記第１金属箔をエッチングすることにより、前記ビアパッドの上に、前記ビルドアップ配線層に接続される配線層を形成する工程とを有し、前記ビアパッドの幅は、前記ビルドアップ配線層に接続される配線層の幅より狭く設定され、前記ビルドアップ配線層に接続される配線層の前記ビアパッド側の面の周縁部が前記絶縁層に接しており、前記ビアパッド及び前記ビルドアップ配線層に接続される配線層が、外部との接続部を構成することを特徴とする。

本発明の一つの好適な態様では、仮基板の材料として半硬化状態のプリプレグが使用される。プリプレグの配線形成領域に下地層（金属箔、離型フィルム又は離型剤）が配置され、下地層より大きさが一回り大きな剥離性積層金属箔がプリプレグの配線形成領域の外側の外周部に接するように、剥離性積層金属箔が下地層を介してプリプレグ上に配置される。

剥離性積層金属箔は、仮基板側に配置される第１金属箔とそれより厚みが厚い第２金属箔とが剥離できる状態で仮接着されて構成され、両者の界面で剥離できるようになっている。

その後に、プリプレグ、下地層及び剥離性積層金属箔を加熱・加圧することにより、プリプレグを硬化させて仮基板を得ると同時に、仮基板上に下地層及び剥離性積層金属箔の周縁部を接着させる。このとき、下地層が金属箔の場合は、金属箔同士が重なる領域では、両者が単に密着した状態となっている。あるいは、仮基板としてプリプレグを使用しない場合は、リジッド基板の上に接着層によって下地層及び剥離性積層金属箔を同様に接着してもよい。

次いで、剥離性積層金属箔の外面側の第２金属箔を剥離することにより、仮基板に薄膜の第１金属箔を残す。続いて、第１金属箔の上にそれに接続される所要のビルドアップ配線層を形成する。さらに、仮基板上に下地層、第１金属箔及びビルドアップ配線層が形成された構造体の下地層の周縁に対応する部分を切断する。これにより、下地層と第１金属箔とが重なる領域が得られ、下地層と第１金属箔とを容易に分離することができる。このようにして、仮基板から第１金属箔を分離することによって第１金属箔の上にビルドアップ配線層が形成された配線部材が得られる。

その後に、配線部材の第１金属箔（シード層）をめっき給電経路に利用するセミアディティブ法によってビルドアップ配線層に接続される配線層を形成する。このようにして、コア基板をもたないコアレスタイプの配線基板が製造される。

セミアディティブ法では、シード層をエッチングする際のエッチングシフトが配線層の出来上がりの線幅に大きく影響する。本発明では、薄膜（例えば１〜３μｍ）の第１金属箔をシード層として利用できるようにしたので、エッチングシフトを極力抑えることができ、ビルドアップ配線層に接続される微細な配線層（例えば、線幅が１０〜２０μｍ）を容易に形成することができる。これによって、配線基板の仮基板との分離面側にも微細な配線層を形成することができるので、狭小ピッチの電極パッドを備えた高性能な電子部品の配線基板として利用できる。

また、本発明の配線基板では、両面側に銅からなる微細な配線層を形成できるので、両面側にソルダレジストを安定して形成できる利点もある。これによって、フレキシブルタイプの配線基板の反りの発生を防止できると共に、一般的な方法（はんだ印刷など）によってソルダレジストの開口部内に接続端子を設けることができる。

本発明の配線基板では、最上及び最下のいずれかの配線層に電子部品（半導体チップ）が接続されて実装され、反対側の配線層に接続端子が設けられて電子部品装置となる。

電子部品を実装するタイミングは、配線基板を得た後であってもよいし、仮基板上にビルドアップ配線層が形成された後であってもよい。あるいは、第１金属箔上にビルドアップ配線層が形成された配線部材を仮基板から分離した後に電子部品を実装してもよい。

以上説明したように、本発明では、ビルドアップ配線層の仮基板との分離面側に微細な配線層を形成できるので、高性能な電子部品の配線基板として利用できる。

以下、本発明の実施の形態について、添付の図面を参照して説明する。

図１〜図９は本発明の実施形態の配線基板の製造方法を示す断面図、図１０は同じく電子部品装置を示す断面図である。

本実施形態の配線基板の製造方法では、図１（ａ）に示すように、まず、ガラスクロス（織布）、ガラス不織布、アラミド繊維又はアラミド不織布などにエポキシ樹脂やポリイミド樹脂などを含侵させて構成されるプリプレグ（prepreg）１０ａを用意する。プリプレグ１０ａはＢ−ステージ（半硬化状態）のものが使用される。

プリプレグ１０ａの両面側には、配線形成領域Ａとその外側の外周部Ｂとがそれぞれ画定されている。配線形成領域Ａは、プリプレグ１０ａの両面側において一つずつ区画されてもよいし、複数で区画されていてもよい。

その後に、図１（ｂ）に示すように、下地層２０と剥離性積層銅箔３０（剥離性積層金属箔）とを用意する。下地層２０としては、銅箔などの金属箔、離型フィルム又は離型剤が使用される。離型フィルムとしては、ポリエステル又はＰＥＴ（ポリエチレンテレフタレート）のフィルムに薄いフッ素樹脂（ＥＴＦＥ）層を積層したもの、若しくは、ポリエステル又はＰＥＴのフィルムの表面にシリコーン離型処理を施したものが使用される。また、離型剤としては、シリコーン系離型剤やフッ素系離型剤が使用される。

剥離性積層銅箔３０は、薄膜の第１銅箔３２の上にそれより厚みの厚い第２銅箔３４が圧着されて構成される。第１銅箔３２の厚みは１〜３μｍに設定され、第２銅箔３４の厚みは５〜２０μｍに設定される。剥離性積層銅箔３０では、第１銅箔３２及び第２銅箔３４が仮接着された状態となっており、両者の界面から容易に剥離できるようになっている。第２銅箔３４は、薄膜の第１銅箔３２の取り扱いを容易にするキャリアとして機能する。

なお、キャリアとして機能する第２銅箔３４は、アルミニウム板などの各種の金属板（箔）を代替として使用することができる。

下地層２０はプリプレグ１０ａの配線形成領域Ａと同等な大きさに設定される。また、剥離性積層銅箔３０はプリプレグ１０ａの配線形成領域Ａ及び外周部Ｂを覆う大きさであり、下地層２０よりも一回り大きな大きさに設定される。

そして、プリプレグ１０ａの両面側に下から順に下地層２０と剥離性積層銅箔３０をそれぞれ配置する。剥離性積層銅箔３０は、その第１銅箔３２がプリプレグ１０ａ側になって配置される。下地層２０はプリプレグ１０ａ上の配線形成領域Ａに対応して配置され、剥離性積層銅箔３０は下地層２０の上に重なると共に、その周縁部がプリプレグ１０ａの外周部Ｂに接した状態で配置される。さらに、プリプレグ１０ａ、下地層２０及び剥離性積層銅箔３０を両面側から真空雰囲気で１９０〜２００℃の温度で加熱・加圧する。

これにより、図１（ｃ）に示すように、プリプレグ１０ａが硬化してガラスエポキシ樹脂などからなる仮基板１０が得られると共に、プリプレグ１０ａの硬化する際の接着機能よって仮基板１０の両面に下地層２０及び剥離性積層銅箔３０がそれぞれ接着される。下地層２０はその全体が仮基板１０の配線形成領域Ａに接着し、剥離性積層銅箔３０はその周縁部が仮基板１０の外周部Ｂに部分的に接着する。下地層２０と剥離性積層銅箔３０とが重なる領域では、両者が単に密着した状態となっており、後述するようにその領域では下地層２０と剥離性積層銅箔３０とを容易に分離できるようになっている。

なお、下地層２０として離型剤を使用する場合は、剥離性積層銅箔３０の下面側の下地層２０が配置される領域に上記したような離型剤を塗布や噴射によって形成し、離型剤を介して剥離性積層銅箔３０をプリプレグ１０ａ上に配置し、加熱・加圧して接着する。これにより、離型剤（下地層２０）が設けられた部分の剥離性積層銅箔３０と仮基板１０とが容易に分離できるようになる。

上記した形態では、仮基板１０としてプリプレグ１０ａを使用するので、接着層を使用することなく、プリプレグ１０ａを硬化させることにより、仮基板１０上に下地層２０及び剥離性積層銅箔３０が接着された構造を得ることができる。

あるいは、接着層を使用しても差し支えない場合は、図２に示すように、仮基板１０の両面側に接着層１２を介して下地層２０及び剥離性積層銅箔３０の周縁部をそれぞれ接着してもよい。この場合は、仮基板１０としてプリプレグを使用する必要はなく、硬化樹脂や金属板などのリジッドタイプの仮基板を使用できる。図２の構造においても、図１（ｃ）と同様に、下地層２０と剥離性積層銅箔３０とが重なる領域では、両者が単に密着した状態となって容易に分離できるようになっている。

次いで、図３（ａ）に示すように、仮基板１０の両面側において、剥離性銅箔３０の第第１、２銅箔３２，３４の界面から第２銅箔３４を剥離して第１銅箔３２をそれぞれ露出させる。これにより、図３（ｂ）に示すように、仮基板１０の両面側から第２銅箔３４が除去されて薄膜の第１銅箔３２が両面側に残された状態となる。後述するように、第１銅箔３２はセミアディティブ法で配線層を形成する際の薄膜のシード層として利用される。

このように、本実施形態では、剥離性積層銅箔３０を使用することにより、単層では取り扱いが困難な薄膜の第１銅箔３２を第２銅箔３４（キャリア）で支持しておき、上記した方法によって仮基板１０上に薄膜の第１銅箔３２を形成することができる。

続いて、図３（ｃ）に示すように、仮基板１０の両面側の第１銅箔３２の上に、開口部１４ｘが設けられためっきレジスト１４をそれぞれ形成する。めっきレジスト１４は、ドライフィルムレジスト又は液状レジストを第１銅箔３２の上に形成した後に、露光・現像を行うことによって得られる。

さらに、図３（ｄ）に示すように、仮基板１０の両面側において、第１銅箔３２をめっき給電経路に利用する電解めっきにより、めっきレジスト１４の開口部１４ｘにパッド状の銅（Ｃｕ）電極を形成して第１配線層４０をそれぞれ得る。第１配線層４０の厚みは５〜１５μｍ、好適には５〜１０μｍに設定され、その一例としては１０μｍである。

その後に、図４（ａ）に示すように、レジスト１４が除去される。このようにして、仮基板１０の両面側において、第１銅箔３２の上にそれに接続される第１配線層４０がそれぞれ形成される。

なお、第１配線層４０として、Ｃｕ電極の代わりに、ニッケル（Ｎｉ）層、金（Ａｕ）層及びパラジウム（Ｐｄ）層から選択される単層又は積層の電極を形成してもよい。例えば、下から順に、ニッケル（Ｎｉ）層／金（Ａｕ）層／パラジウム（Ｐｄ）層からなる電極が使用される。

次いで、図４（ｂ）に示すように、仮基板１０の両面側の第１配線層４０の上にエポキシやポリイミドなどの樹脂フィルムを貼着するなどして第１層間絶縁層５０をそれぞれ形成する。さらに、図４（ｃ）に示すように、仮基板１０の両面側の第１層間絶縁層５０をレーザやドライエッチングによって加工することにより、第１配線層４０に到達する第１ビアホールＶＨ１をそれぞれ形成する。第１ビアホールＶＨ１は、第１配線層４０側を底面として第１層間絶縁層５０の表面に開口するように形成される。

第１配線層４０は、第１ビアホールＶＨ１を形成する際のレーザやドライエッチングのストップ層（ビアパッド）として機能し、薄膜の第１銅箔３２がそれらの処理から保護される。

なお、第１銅箔３２の保護が不要な場合は、第１配線層４０を省略してもよい。

次いで、図５（ａ）に示すように、仮基板１０の両面側の第１層間絶縁層５０の上に、第１ビアホールＶＨ１を介して第１配線層４０に接続される第２配線層４２をそれぞれ形成する。

第２配線層４２は例えばセミアディティブ法により形成される。詳しく説明すると、第１ビアホールＶＨ１内及び第１層間絶縁層５０上に無電解めっきなどによりシード層（不図示）を形成した後に、第２配線層４２が形成される領域に開口部が設けられためっきレジスト（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部内に金属めっき層（不図示）を形成する。さらに、めっきレジストを剥離した後に、金属めっき層をマスクにしてシード層をエッチングすることにより銅などからなる第２配線層４２を得る。

なお、本実施形態の各配線層の形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。

次いで、図５（ｂ）に示すように、同様な工程を繰り返すことにより、仮基板１０の両面側に、第２配線層４２の上に第２ビアホールＶＨ２が設けられた第２層間絶縁層５２をそれぞれ形成し、第２ビアホールＶＨ２を介して第２配線層４２に接続される第３配線層４４を第２層間絶縁層５２の上にそれぞれ形成する。

さらに、同様な工程を繰り返すことにより、仮基板１０の両面側に、第３配線層４４の上に第３ビアホールＶＨ３が設けられた第３層間絶縁層５４をそれぞれ形成し、第３ビアホールＶＨ３を介して第３配線層４４に接続される第４配線層４６を第３層間絶縁層５４の上にそれぞれ形成する。

その後に、図６（ａ）に示すように、仮基板１０の両面側の第３層間絶縁層５４の上に、第４配線層４６の接続部上に開口部５９ｘが設けられたソルダレジスト５９を印刷によってそれぞれ形成する。あるいは、フィルム状のレジストを貼着し、それをパターニングすることによりソルダレジスト５９を形成してもよい。

このようにして、仮基板１０上の両面側に、４層のビルドアップ配線層（第１〜第４配線層４０，４２，４４，４６と第１〜第３層間絶縁層５０，５２、５４）がそれぞれ形成される。ビルドアップ配線層の層数は、ｎ層（ｎは１以上の整数）で任意に形成することができる。また、仮基板１０の片面のみにビルドアップ配線層を形成してもよい。

次いで、図６（ｂ）に示すように、図６（ａ）の構造体の下地層２０の周縁に対応する部分を切断することにより、第１銅箔３２の周縁部を含む外周部Ｂを廃棄する。これにより、図７（ａ）に示すように、下地層２０と第１銅箔３２とが単に密着した配線形成領域Ａが得られ、下地層２０と第１銅箔３２とを容易に分離することができる。

このようにして、下地層２０と第１銅箔３２とを分離することにより、仮基板１０の両面側から第１銅箔３２とその上に形成されたビルドアップ配線層とからなる配線部材６０がそれぞれ得られる。

本実施形態では、配線部材６０は、仮基板１０との分離面側に第１配線層４０に接続された薄膜の第１銅箔３２を備えているので、それを利用してセミアディティブ法によって第１配線層４０に接続される微細な第５配線層を形成することができる。すなわち、図７（ｂ）に示すように、配線部材６０の第１銅箔３２の上に、第５配線層が形成される領域に開口部２４ｘが設けられためっきレジスト２４をパターニングする。

その後に、図８（ａ）に示すように、第１銅箔３２をめっき給電経路に利用する電解めっきにより、めっきレジスト２４の開口部２４ｘに銅などからなる金属めっき層４８ａを形成する。金属めっき層４８ａの厚みは、５〜１５μｍ、好適には５〜１０μｍに設定され、その一例としては１０μｍである。

続いて、図８（ｂ）に示すように、めっきレジスト２４を除去した後に、金属めっき層４８ａをマスクにして第１銅箔３２をウェットエッチングすることにより、第１銅箔３２と金属めっき層４８ａとにより構成される第５配線層４８を得る。本実施形態では、薄膜（１〜３μｍ）の第１銅箔３２をシード層として利用するセミアディティブ法によって第５配線層４８を形成することから、第１銅箔３２をウェットエッチングする際のエッチングシフトを極力抑えることができるので、ライン：スペースが２０：２０μｍ〜１０：１０μｍの微細な第５配線層４８を形成することができる。

第５配線層４８の下側には、第１配線層４０を介して同様なセミアディティブ法によって形成された微細な第２〜第４配線層４６が設けられており、これによって配線基板の両面側に微細な第４配線層４６と第５配線層４８がそれぞれ内蔵される。

なお、さらにセミアディティブ法を含むビルドアップ配線層を形成するための一連の工程を繰り返すことにより、配線基板の仮基板１０との分離面側に第５配線層４８に接続されるｎ層（ｎは１以上の整数）の配線層を積層することも可能である。

その後に、図８（ｃ）に示すように、第５配線層４８の接続部上に開口部６９ｘが設けられたソルダレジスト６９を第１層間絶縁層５０の上に形成する。ソルダレジスト６９は、液状のソルダレジストを塗布し、露光・現像を行った後に、キュアによって硬化させることによって形成される。あるいは、フィルム状のレジストを貼着し、それをパターニングすることによりソルダレジスト５９を形成してもよい。

ここで、関連技術として第１銅箔３２を除去して第１配線層４０を露出させて接続電極として利用する方法を挙げて本実施形態と比較してみる。この関連技術では、第１銅箔３２をウェットエッチングよって除去する際に第１配線層４０がエッチングで腐食されないように第１配線層４０の最下にＮｉ層などのエッチングストップ層を形成しておく必要がある。この場合、Ｎｉ層の接続部上に開口部が設けられたソルダレジストを形成する際に、Ｎｉ層上のソルダレジストが剥がれるなどして上手く形成できない場合がある。しかしながら、本実施形態では、ソルダレジスト６９を形成する際に不具合が発生しない材料（銅など）から第５配線層４８を形成できるので、ソルダレジストを安定して形成できるという利点もある。これにより、配線基板の両面側にソルダレジストを形成できるので、フレキシブルタイプの配線基板の反りの発生を抑えることができ、信頼性を向上させることができる。

続いて、図９（ａ）に示すように、上面側のソルダレジスト６９の開口部６９ｘ内の第５配線層４８の上に、無電解めっきで下から順にＮｉ層及びＡｕ層を形成することによって第１接続部Ｃ１を設ける。さらに、下面側のソルダレジスト５９の開口部５９ｘ内の第４配線層４６の上（図９では下）にも同様な第２接続部Ｃ２が設けられる。なお、Ｎｉ／Ａｕめっき層を形成する代わりに、ＯＳＰ（有機系半田付け性保護被膜）を形成して接続部Ｃ１，Ｃ２としてもよい。

続いて、図９（ｂ）に示すように、上側の第５配線層４８の第１接続部Ｃ１に、はんだを印刷したりはんだボールを搭載するなどして第１接続端子６２を設ける。さらに、下側の第４配線層４６の第２接続部Ｃ２に同様な第２接続端子６４を設ける。

以上により、本実施形態のコア基板をもたないコアレスタイプの配線基板１が得られる。

本実施形態の好適な態様では、仮基板１０の両面側に複数の配線形成領域Ａがそれぞれ画定され、複数の配線形成領域Ａからなるブロック領域に下地層２０が一体的に配置された状態でその最外周部に剥離性積層銅箔３０の周縁側が部分的に接着される。そして、それらの各配線形成領域Ａにビルドアップ配線層がそれぞれ形成される。その後に、その構造体の下地層２０の周縁に対応する部分を切断して得られる配線部材６０に第５配線層４８を形成する。その後に、その配線部材６０を分割して個々の配線基板１が得られる。

以上説明したように、本実施形態の配線基板の製造方法では、まず、仮基板１０の配線形成領域Ａに下地層２０が接着され、下地層２０の大きさより大きな剥離性積層銅箔３０が下地層２０の上に積層されて配線形成領域Ａの外周部Ｂに部分的に接着された構造を得る。剥離性積層銅箔３０は、仮基板１０側に配置される薄膜の第１銅箔３２とそれより厚みが厚い第２銅箔３４とが剥離できる状態で仮接着されて構成される。

次いで、第１銅箔３２と第２銅箔３４の界面から第２銅箔３４を剥離することにより、薄膜の第１銅箔３２を仮基板１０に残す。本実施形態では、単層では取り扱いが困難な薄膜の第１銅箔３２を厚膜の第２銅箔３４で支持した状態で仮基板１０上の下地層２０の上に配置し、第２銅箔３４を剥離することにより、薄膜の第１銅箔３２のみを仮基板１０の上に容易に残すことができる。

次いで、第１銅箔３２の上にそれに電気的に接続される所要のビルドアップ配線層を形成する。さらに、仮基板１０上に下地層２０、第１銅箔３２及びビルドアップ配線層が形成された構造体の下地層２０の周縁に対応する部分を切断することにより、仮基板１０から第１銅箔３２を分離して、第１銅箔３２の上にビルドアップ配線層が形成された配線部材６０を得る。

その後に、薄膜の第１銅箔３２をシード層として利用するセミアディティブ法によってビルドアップ配線層に接続される第５配線層４８を形成する。セミアディティブ法では、シード層をエッチングする際のエッチングシフトが配線層の出来上がりの線幅に大きく影響する。本実施形態では、薄膜（１〜３μｍ）の第１銅箔３２をシード層として利用できるようにしたので、エッチングシフトを極力抑えることができ、微細な第５配線層４８（線幅：１０〜２０μｍ）を容易に形成することができる。

図９（ｂ）に示すように、そのような製造方法で得られる配線基板１では、仮基板１０上に形成された４層のビルドアップ配線層（第１〜第４配線層４０，４２，４４，４６）が仮基板１０から分離されて上下反転した状態で配置されている。そして、配線基板１の仮基板１０との分離面側（上側）にも、第１配線層４０に直接接続されてセミアディティブ法で形成された第５配線層４８が形成されている。

つまり、ビルドアップ配線層側だけではなく、配線基板１の仮基板１０との分離面側においても、微細な配線層を自由に配置することができる。しかも、前述したように第１銅箔３２を除去する場合と違って、第５配線層４８の第１接続部Ｃ１上に開口部６９ｘが設けられたソルダレジスト６９を安定して形成することができる。従って、配線基板１の仮基板１０との分離面側にも、一般的な方法（はんだ印刷など）によって汎用性のある第１接続端子６２を設けることが可能になる。

本実施形態の配線基板１では、図９（ａ）及び（ｂ）に示すように、配線層（第１〜第５配線層４０，４２，４４，４６，４８）と絶縁層（第１〜第３層間絶縁層５０，５２，５４）とが複数積層されている。両面側の最表層の配線層（第４、第５配線層４６，４８）は好適にはパッドであり、その主要部には接続部Ｃ２，Ｃ１がそれぞれ設けられている。

配線基板の一方の面側の最表層の第５配線層４８は、第１層間絶縁層５０の上に形成された第１銅箔３２とその上に形成された金属めっき層４８ａとから構成されている。

さらに、複数の配線層（第１〜第４配線層４０，４２，４４，４６）を接続するビア（ビアホールＶＨ１〜ＶＨ３とそれに設けられた配線層）が各層間絶縁層５０，５２，５４にそれぞれ設けられている。そして、ビアの底面（図９（ｂ）では上面）が第１配線層４０を介して第５配線層４８の第１銅箔３２に接続されている。第１配線層４０はビアパッドとして機能する。なお、第１配線層４０を省略する場合は、ビアの底面が第１銅箔３２に直接接続される。

次に、本実施形態の配線基板１に電子部品を実装する方法について説明する。図１０には本実施形態の電子部品装置２が示されている、図１０に示すように、図９（ｂ）の配線基板１の上側の第１接続端子６２に半導体チップ７０（電子部品）のバンプ７０ａがフリップチップ接続される。さらに、半導体チップ７０と配線基板１との間にアンダーフィル樹脂７２が充填されて、本実施形態の電子部品装置２が構成される。そして、電子部品装置２の下側の第２接続端子６４が実装基板（マザーボードなど）の接続パッドに接続される。

図１０では、外部接続方式をＢＧＡ（Ball Grid Array）型として使用する使用する例を示すが、第２接続端子６４を省略してＬＧＡ（Land Grid Array）型としてもよい。あるいは、ＰＧＡ（Pin Grid Array）型として使用する場合は、第２接続端子６４としてリードピンが設けられる。

また、本実施形態の配線基板１では、両面側の第１、第２接続端子６２，６４を同一スペック（ピッチや構造）で形成できるので、図１０とは逆に、下側の第２接続端子６４に半導体チップ７０を実装し、上側の第１接続端子６２を実装基板に接続してもよい。あるいは、両面側に半導体チップを実装し、下側の半導体チップの周囲に設けられた接続端子を実装基板に接続してもよい。電子部品として半導体チップ７０を例示するが、各種の電子デバイスを実装することができる。

本実施形態の配線基板１では、両面側に微細な第４、第５配線層４６，４８が設けられているので、狭小ピッチの接続パッドを備えた高性能な半導体チップの配線基板として利用することができる。

半導体チップ７０を実装するタイミングは、配線部材６０に第５配線層４８を形成した後であってもよいし、第５配線層４８を形成する前であってもよい。

第５配線層４８を形成した後に半導体チップ７０を実装する場合は、前述した図９（ｂ）の配線基板１において複数の配線形成領域にビルドアップ配線層が作り込まれており、各ビルドアップ配線層に接続された第１接続端子６２に半導体チップ７０をそれぞれ実装した後に、個々の電子部品装置２が得られるように配線基板１を分割する。

あるいは、第５配線層４８を形成する前に半導体チップ７０を実装する場合は、図１１に示すように、前述した図６（ａ）の工程（配線部材６０を仮基板１０から分離する前）で、両面側の第４配線層４６に第２接続部Ｃ２及び第２接続端子６４をそれぞれ形成した後に、半導体チップ７０を両面側の第２接続端子６４にそれぞれ実装し、その下側にアンダーフィル樹脂７２を充填する。次いで、その構造体の下地層２０の周縁に対応する部分を切断し、その後に同様な方法で第１銅箔３２を利用して第５配線層４８を形成する。

仮基板１０が存在する状態で半導体チップ７０を実装する場合、反りの影響を受けにくくなって搬送や取り扱いが容易になるので、半導体チップ７０を信頼性よく実装できる利点がある。

あるいは、図１２に示すように、前述した図７（ａ）の工程（配線部材６０を仮基板１０から分離した後）で、第４配線層４６に第２接続部Ｃ２及び第２接続端子６４を形成し、次いで半導体チップ７０を第２接続端子６４に実装し、その下側にアンダーフィル樹脂７２を充填する。その後に、同様な方法で第１銅箔３２を利用して第５配線層４８を形成する。

図１（ａ）〜（ｃ）は本発明の実施形態の配線基板の製造方法を示す断面図（一部平面図）（その１）である。 図２は仮基板に下地層及び剥離性積層銅箔を接着する別の方法を示す断面図（一部平面図）である。 図３（ａ）〜（ｄ）は本発明の実施形態の配線基板の製造方法を示す断面図（その２）である。 図４（ａ）〜（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その３）である。 図５（ａ）及び（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その４）である。 図６（ａ）及び（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その５）である。 図７（ａ）及び（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その６）である。 図８（ａ）〜（ｃ）は本発明の実施形態の配線基板の製造方法を示す断面図（その７）である。 図９（ａ）及び（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その８）である。 図１０は本発明の実施形態の電子部品装置を示す断面図である。 図１１は本発明の実施形態の電子部品装置の製造方法における電子部品の実装のタイミングを示す断面図（その１）である。 図１２は本発明の実施形態の電子部品装置の製造方法における電子部品の実装のタイミングを示す断面図（その２）である。

符号の説明

１…配線基板、２…電子部品装置、１０…仮基板、１０ａ…プリプレグ、１２…接着層、１４，２４…めっきレジスト、１４ｘ，２４ｘ，５９ｘ、６９ｘ…開口部、２０…下地層、３０…剥離性積層銅箔、３２…第１銅箔、３４…第２銅箔、４０…第１配線層、４２…第２配線層、４４…第３配線層、４６…第４配線層、４８…第５配線層、４８ａ…金属めっき層、５０…第１層間絶縁層、５２…第２層間絶縁層、５４…第３層間絶縁層、５９，６９…ソルダレジスト、６０…配線部材、６２…第１接続端子、６４…第２接続端子、７０…半導体チップ、７０ａ…バンプ、Ａ…配線形成領域、Ｂ…外周部、Ｃ１…第１接続部、Ｃ２…第２接続部、ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。

Claims (14)

1. 仮基板の配線形成領域に下地層が配置され、前記下地層の大きさより大きな剥離性積層金属箔が、前記下地層の上に配置されて前記配線形成領域の外周部に部分的に接着された構造を得る工程であって、前記剥離性積層金属箔は、前記仮基板側に配置されて銅からなる第１金属箔とそれより厚みが厚い第２金属箔とが剥離できる状態で仮接着されて構成され、
   前記剥離性積層金属箔の前記第２金属箔を剥離することにより、前記第１金属箔を前記仮基板に残す工程と、
   前記第１金属箔の上に銅からなるビアパッドを形成する工程と、前記ビアパッドの上に絶縁層を形成する工程と、前記ビアパッドをストップ層として前記絶縁層をレーザ又はドライエッチングで加工して、前記ビアパッドに到達するビアホールを形成する工程とを含む方法により、前記第１金属箔の上にビルドアップ配線層を形成する工程と、
   前記仮基板上に前記下地層、前記第１金属箔及び前記ビルドアップ配線層が形成された構造体の前記下地層の周縁に対応する部分を切断することにより、前記仮基板上の前記下地層から前記第１金属箔を分離して、前記第１金属箔の上に前記ビルドアップ配線層が形成された配線部材を得る工程と、
   前記配線部材の前記第１金属箔の上に、開口部が設けられためっきレジストを形成する工程と、
   前記第１金属箔をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に金属めっき層を形成する工程と、
   前記めっきレジストを除去する工程と、
   前記金属めっき層をマスクにして前記第１金属箔をエッチングすることにより、前記ビアパッドの上に、前記ビルドアップ配線層に接続される配線層を形成する工程と
   を有し、
   前記ビアパッドの幅は、前記ビルドアップ配線層に接続される配線層の幅より狭く設定され、
   前記ビルドアップ配線層に接続される配線層の前記ビアパッド側の面の周縁部が前記絶縁層に接しており、
   前記ビアパッド及び前記ビルドアップ配線層に接続される配線層が、外部との接続部を構成することを特徴とする配線基板の製造方法。
2. 前記仮基板の上に前記下地層及び剥離性積層金属箔が接着された構造を得る工程は、半硬化状態のプリプレグ上に前記下地層及び前記剥離性積層金属箔を重ねて配置し、加熱・加圧によって前記プリプレグを硬化させて前記仮基板を得ると同時に、該仮基板に前記下地層及び剥離性積層金属箔を接着する工程であることを特徴とする請求項１に記載の配線基板の製造方法。
3. 前記下地層は、金属箔、離型フィルム、又は離型剤からなることを特徴とする請求項１又は２に記載の配線基板の製造方法。
4. 前記仮基板の両面側に、前記下地層、前記剥離性積層金属箔及び前記ビルドアップ配線層がそれぞれ形成され、
   前記仮基板の両面側から前記配線部材がそれぞれ得られることを特徴とする請求項１又は２に記載の配線基板の製造方法。
5. 前記第１金属箔の厚みは１乃至３μｍであり、前記第２金属箔の厚みは５乃至２０μｍであることを特徴とする請求項１又は２に記載の配線基板の製造方法。
6. 前記ビルドアップ配線層に接続される前記配線層の線幅は、１０乃至２０μｍであることを特徴とする請求項１又は２に記載の配線基板の製造方法。
7. 請求項１乃至６のいずれか一項の製造方法によって前記配線基板を得る工程と、
   前記配線基板の最上又は最下の前記配線層に電子部品を接続して実装する工程とを有することを特徴とする電子部品装置の製造方法。
8. 請求項１乃至６のいずれか一項の製造方法の工程を含み、
   前記ビルドアップ配線を形成する工程の後であって、前記配線部材を得る工程の前に、
   前記ビルドアップ配線層の最上の配線層に電子部品を接続して実装する工程を有することを特徴とする電子部品装置の製造方法。
9. 請求項１乃至６のいずれか一項の製造方法の工程を含み、
   前記配線部材を得る工程の後であって、前記めっきレジストを形成する工程の前に、前記ビルドアップ配線層の最上の配線層に電子部品を接続して実装する工程を有することを特徴とする電子部品装置の製造方法。
10. 前記電子部品は半導体チップであり、前記半導体チップが前記配線層にフリップチップ接続されることを特徴とする請求項７乃至９のいずれか一項に記載の電子部品装置の製造方法。
11. 請求項１に記載の製造方法により得られる配線基板であって、
    配線層と絶縁層とが複数積層され、両面側の最表層の前記配線層に接続部がそれぞれ設けられた配線基板であって、
    前記配線基板の一方の面側の前記最表層の配線層が、前記絶縁層の上に形成された銅からなる金属箔と該金属箔の上に形成された金属めっき層とから構成され、
    複数の前記配線層を接続するビアが前記絶縁層に形成されたビアホール内に設けられており、
    前記金属箔の前記ビアとの接続部に、銅からなるビアパッドが形成されており、
    前記ビアパッドを介して前記最表層の配線層と前記ビアの底面が接続されており、
    前記ビアパッドの幅は、前記最表層の配線層の幅より狭く設定されており、
    前記最表層の配線層の前記ビアパッド側の面の周縁部が前記絶縁層に接しており、
    前記ビアパッド及び前記最表層の配線層が外部との接続部を構成し、
    前記ビアパッドは、レーザ又はドライエッチングで前記絶縁層に前記ビアホールを形成する際のストップ層として機能し、前記ビアホールの底面として配置されており、
    前記金属箔は、
    仮基板と、前記仮基板の配線形成領域に配置された下地層と、前記下地層の大きさより大きな剥離性積層金属箔であって、前記下地層の上に配置されて前記仮基板の前記配線形成領域の外周部分に接着され、かつ、前記仮基板側に配置された第１金属箔とそれより厚みが厚い第２金属箔とが剥離できる状態で仮接着された剥離性積層金属箔とからなる構造体を用いて得られる金属箔であって、
    前記構造体における前記剥離性積層金属箔の前記第１金属箔から前記第２金属箔を剥離し、かつ、前記構造体の前記下地層の周縁に対応する部分を切断して前記仮基板上の前記下地層から前記第１金属箔を離し、さらに、前記第１金属箔をパターニングして形成した金属箔であることを特徴とすることを特徴とする配線基板。
12. 前記金属めっき層の厚みは、前記金属箔の厚みより厚く設定されていることを特徴とする請求項１１に記載の配線基板。
13. 前記最表層の配線層はパッドであることを特徴とする請求項１１又は１２に記載の配線基板。
14. 請求項１１乃至１３のいずれか一項に記載の配線基板と、
    前記配線基板の両面側のうち少なくとも一方の前記最表層の配線層に接続されて実装された電子部品とを有することを特徴とする電子部品装置。

Images