JP2012216824A - 半導体素子搭載用パッケージ基板の製造方法 - Google Patents
半導体素子搭載用パッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP2012216824A JP2012216824A JP2012073587A JP2012073587A JP2012216824A JP 2012216824 A JP2012216824 A JP 2012216824A JP 2012073587 A JP2012073587 A JP 2012073587A JP 2012073587 A JP2012073587 A JP 2012073587A JP 2012216824 A JP2012216824 A JP 2012216824A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- carrier metal
- forming
- carrier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】キャリア金属箔とベース金属箔とを積層した多層金属箔を準備し、基材と積層してコア基板を形成する工程と、キャリア金属箔上に第1のパターンめっきを行う工程と、第1のパターンめっき上に絶縁層と導体回路と層間接続と形成して積層体を形成する工程と、積層体をキャリア金属箔とともにコア基板から分離する工程と、分離した積層体のキャリア金属箔上にエッチングレジストを形成してエッチングを行うことにより、埋め込み回路または立体回路を形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。
【選択図】図9
Description
1.キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、前記コア基板のキャリア金属箔上に第1のパターンめっきを行う工程と、前記第1のパターンめっきを含むキャリア金属箔上に絶縁層と導体回路と層間接続とを形成して積層体を形成する工程と、前記多層金属箔のキャリア金属箔とベース金属箔との間で、前記積層体をキャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、前記剥離した積層体のキャリア金属箔上にエッチングレジストを形成してエッチングを行うことにより、前記積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程、または前記積層体表面の第1のパターンめっき上に立体回路を形成する工程、または前記積層体表面の絶縁層上に立体回路を形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。
2.キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、前記コア基板のキャリア金属箔上に第1のパターンめっきを行う工程と、前記第1のパターンめっきを含むキャリア金属箔上に絶縁層と導体回路と層間接続とを形成して積層体を形成する工程と、前記多層金属箔のキャリア金属箔とベース金属箔との間で、前記積層体をキャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、前記剥離した積層体のキャリア金属箔上に第2のパターンめっきを行う工程と、前記第2のパターンめっきを行った部分以外のキャリア金属箔上にエッチングレジストを形成してエッチングを行うことにより、前記第2のパターンめっきを行った部分及びエッチングレジストを形成した部分以外のキャリア金属箔をエッチングにより除去し、前記積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程、または前記積層体表面の第1のパターンめっき上に立体回路を形成する工程、または前記積層体表面の絶縁層上に立体回路を形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。
3.項1または2において、コア基板を形成する工程では、第1キャリア金属箔と第2キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を用い、前記多層金属箔の第1キャリア金属箔と第2キャリア金属箔との間で、第1キャリア金属箔を物理的に剥離する工程を行った後、前記コア基板に残った第2キャリア金属箔上に第1のパターンめっきを行う工程を行う半導体素子搭載用パッケージ基板の製造方法。
4.項1から3の何れかにおいて、積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程ではフリップチップ接続端子を、積層体表面の第1のパターンめっき上に立体回路を形成する工程ではピラーを、積層体表面の絶縁層上に立体回路を形成する工程ではダミー端子を形成する半導体搭載用パッケージ基板の製造方法。
まず、図1に示すように、第1キャリア金属箔10と第2キャリア金属箔11とベース金属箔12とをこの順に積層した多層金属箔9を準備した。第1キャリア金属箔10は9μmの銅箔を、第2キャリア金属箔11は3μmの極薄銅箔を、ベース金属箔12は18μmの銅箔を用いている。ベース金属箔12の表面(第2キャリア金属箔11との間)には、物理的な剥離が可能になるように、剥離層(図示しない。)を設けた。また、第2キャリア金属箔11の表面(第1キャリア金属箔10との間)には、平均粗さ(Ra)0.7μmの凹凸を予め設けた。また、この凹凸の上、つまり第1キャリア金属箔10との間には、物理的な剥離が可能になるように、剥離層(図示しない。)を設けた。ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離層は、何れもNi30g/L、Mo3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成することで形成した。なお、剥離強度の調整は、電流を調整することで、剥離層を形成する金属酸化物量を調整して行った。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が47N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が29N/mであった。なお、加熱・加圧した後(基材16となるプリプレグを積層してコア基板17を形成した後)の剥離強度の変化率は、初期に対して約10%程度上昇した程度であった。
(1)ベース金属箔12として、厚さ18μmの電解銅箔を用い、硫酸30g/Lに60秒浸漬して酸洗浄後に流水で30秒間水洗を行った。
(2)洗浄した電解銅箔を陰極とし、酸化イリジウムコーテイングを施したTi(チタン)極板を陽極とし、Ni(ニッケル)、Mo(モリブデン)、クエン酸を含有するめっき浴として、硫酸ニッケル6水和物30g/L、モリブデン酸ナトリウム2水和物3.0g/L、クエン酸3ナトリウム2水和物30g/L、pH6.0、液温度30℃の浴にて、電解銅箔の光沢面に、電流密度20A/dm2で5秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層(図示しない。)を形成した。
(3)剥離層(図示しない。)を形成後の表面に、硫酸銅5水和物200g/L、硫酸100g/L、液温度40℃の浴にて、酸化イリジウムコーテイングを施したTi(チタン)極板を陽極として、電流密度4A/dm2で200秒間電解めっきを行い、厚さ3μmの第2キャリア金属箔11となる金属層を形成した。
(4)第2キャリア金属箔11となる金属層を形成した後の表面に、上記(2)と同様の浴を用いて、電流密度10A/dm2で10秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層(図示しない。)を形成した。
(5)剥離層13を形成した後の表面に、上記(3)と同様の浴を用いて、電流密度4A/dm2で600秒間電解めっきを行い厚さ9μmの第1キャリア金属箔10となる金属層を形成した。
(6)基材16と接触する面に、硫酸銅めっきにより粒状の粗化粒子を形成し、クロメート処理及びシランカップリング剤処理を施した。また、基材16と接しない面にはクロメート処理を施した。
ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離強度を、何れもNi(ニッケル)30g/L、Mo(モリブデン)3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が23N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が18N/mであった。これ以外は実施例1と同様にしてパッケージ基板を作製した。
ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離強度を、何れもNi(ニッケル)30g/L、Mo(モリブデン)3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が15N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が2N/mであった。これ以外は実施例1と同様にしてパッケージ基板を作製した。
ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離強度を、何れもNi(ニッケル)30g/L、Mo(モリブデン)3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が68N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が48N/mであった。
ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離強度を、何れもNi(ニッケル)30g/L、Mo(モリブデン)3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が43N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が28N/mであった。これ以外は実施例4と同様にしてパッケージ基板を作製した。
ベース金属箔12と第2キャリア金属箔11との間、及び第2キャリア金属箔11と第1キャリア金属箔10との間の剥離強度を、何れもNi(ニッケル)30g/L、Mo(モリブデン)3.0g/L、クエン酸30g/Lの組成を持つめっき浴を用いて金属酸化物層を形成する際の電流を変えることで、剥離層を形成する金属酸化物量を調整して変化させた。このときの剥離強度は、ベース金属箔12と第2キャリア金属箔11との間が22N/m、第2キャリア金属箔11と第1キャリア金属箔10との間が4N/mであった。これ以外は実施例4と同様にしてパッケージ基板を作製した。
2:外層回路または埋め込み回路
3:絶縁層
4:ソルダーレジスト
5:層間接続
6:内層回路
7:外層回路
8:保護めっき
9:多層金属箔
10:第1キャリア金属箔
11:第2キャリア金属箔
12:ベース金属箔
16:基材
17:コア基板
18:第1のパターンめっき
20:導体層
21:層間接続孔
22:積層体
23:第2のパターンめっき
24:立体回路
25:エッチングレジスト
26:(半導体素子側の)バンプ
27:半導体素子
28:半導体パッケージ
29:封止材
Claims (4)
- キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、
前記コア基板のキャリア金属箔上に第1のパターンめっきを行う工程と、
前記第1のパターンめっきを含むキャリア金属箔上に絶縁層と導体回路と層間接続とを形成して積層体を形成する工程と、
前記多層金属箔のキャリア金属箔とベース金属箔との間で、前記積層体をキャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、
前記剥離した積層体のキャリア金属箔上にエッチングレジストを形成してエッチングを行うことにより、前記積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程、または前記積層体表面の第1のパターンめっき上に立体回路を形成する工程、または前記積層体表面の絶縁層上に立体回路を形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。 - キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を準備し、この多層金属箔のベース金属箔側と基材とを積層してコア基板を形成する工程と、
前記コア基板のキャリア金属箔上に第1のパターンめっきを行う工程と、
前記第1のパターンめっきを含むキャリア金属箔上に絶縁層と導体回路と層間接続とを形成して積層体を形成する工程と、
前記多層金属箔のキャリア金属箔とベース金属箔との間で、前記積層体をキャリア金属箔とともにコア基板から物理的に剥離して分離する工程と、
前記剥離した積層体のキャリア金属箔上に第2のパターンめっきを行う工程と、
前記第2のパターンめっきを行った部分以外のキャリア金属箔上にエッチングレジストを形成してエッチングを行い、前記第2のパターンめっきを行った部分及びエッチングレジストを形成した部分以外のキャリア金属箔をエッチングにより除去することにより、前記積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程、または前記積層体表面の第1のパターンめっき上に立体回路を形成する工程、または前記積層体表面の絶縁層上に立体回路を形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。 - 請求項1または2において、
コア基板を形成する工程では、第1キャリア金属箔と第2キャリア金属箔とベース金属箔とをこの順に積層した多層金属箔を用い、
前記多層金属箔の第1キャリア金属箔と第2キャリア金属箔との間で、第1キャリア金属箔を物理的に剥離する工程を行った後、
前記コア基板に残った第2キャリア金属箔上に第1のパターンめっきを行う工程を行う半導体素子搭載用パッケージ基板の製造方法。 - 請求項1から3の何れかにおいて、
積層体表面の絶縁層から第1のパターンめっきを露出させて埋め込み回路を形成する工程ではフリップチップ接続端子を、積層体表面の第1のパターンめっき上に立体回路を形成する工程ではピラーを、積層体表面の絶縁層上に立体回路を形成する工程ではダミー端子を形成する半導体搭載用パッケージ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073587A JP2012216824A (ja) | 2011-03-31 | 2012-03-28 | 半導体素子搭載用パッケージ基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078583 | 2011-03-31 | ||
JP2011078583 | 2011-03-31 | ||
JP2012073587A JP2012216824A (ja) | 2011-03-31 | 2012-03-28 | 半導体素子搭載用パッケージ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012216824A true JP2012216824A (ja) | 2012-11-08 |
Family
ID=47269254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012073587A Pending JP2012216824A (ja) | 2011-03-31 | 2012-03-28 | 半導体素子搭載用パッケージ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012216824A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179388A (ja) * | 2013-03-13 | 2014-09-25 | Ajinomoto Co Inc | 多層プリント配線板の製造方法およびそれに用いるキャリア金属箔付きプリプレグ含有複合材 |
WO2015076373A1 (ja) * | 2013-11-22 | 2015-05-28 | 三井金属鉱業株式会社 | 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 |
JP2015212076A (ja) * | 2014-03-26 | 2015-11-26 | Jx日鉱日石金属株式会社 | 樹脂製の板状キャリアと金属層とからなる積層体 |
JP2016026914A (ja) * | 2014-04-02 | 2016-02-18 | Jx日鉱日石金属株式会社 | キャリア付金属箔を有する積層体 |
JP2017005074A (ja) * | 2015-06-09 | 2017-01-05 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
WO2018194367A1 (ko) * | 2017-04-18 | 2018-10-25 | (주)잉크테크 | 인쇄회로기판 제조방법 |
US11211273B2 (en) | 2018-10-24 | 2021-12-28 | Samsung Electronics Co., Ltd. | Carrier substrate and packaging method using the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002052614A (ja) * | 2000-08-11 | 2002-02-19 | Kanegafuchi Chem Ind Co Ltd | 積層板の製造方法 |
JP2004253648A (ja) * | 2003-02-20 | 2004-09-09 | Sumitomo Bakelite Co Ltd | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2008166464A (ja) * | 2006-12-28 | 2008-07-17 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
JP2009253261A (ja) * | 2008-04-07 | 2009-10-29 | Samsung Electro Mech Co Ltd | 高密度回路基板及びその形成方法 |
-
2012
- 2012-03-28 JP JP2012073587A patent/JP2012216824A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002052614A (ja) * | 2000-08-11 | 2002-02-19 | Kanegafuchi Chem Ind Co Ltd | 積層板の製造方法 |
JP2004253648A (ja) * | 2003-02-20 | 2004-09-09 | Sumitomo Bakelite Co Ltd | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2008166464A (ja) * | 2006-12-28 | 2008-07-17 | Toppan Printing Co Ltd | 配線基板及びその製造方法 |
JP2009032918A (ja) * | 2007-07-27 | 2009-02-12 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と電子部品装置及びその製造方法 |
JP2009253261A (ja) * | 2008-04-07 | 2009-10-29 | Samsung Electro Mech Co Ltd | 高密度回路基板及びその形成方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179388A (ja) * | 2013-03-13 | 2014-09-25 | Ajinomoto Co Inc | 多層プリント配線板の製造方法およびそれに用いるキャリア金属箔付きプリプレグ含有複合材 |
KR102191918B1 (ko) * | 2013-11-22 | 2020-12-17 | 미쓰이금속광업주식회사 | 회로 형성층을 갖는 지지 기판, 양면 회로 형성층을 갖는 지지 기판, 다층 적층판, 다층 프린트 배선판의 제조 방법 및 다층 프린트 배선판 |
WO2015076373A1 (ja) * | 2013-11-22 | 2015-05-28 | 三井金属鉱業株式会社 | 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 |
KR20160089365A (ko) * | 2013-11-22 | 2016-07-27 | 미쓰이금속광업주식회사 | 회로 형성층을 갖는 지지 기판, 양면 회로 형성층을 갖는 지지 기판, 다층 적층판, 다층 프린트 배선판의 제조 방법 및 다층 프린트 배선판 |
JPWO2015076373A1 (ja) * | 2013-11-22 | 2017-03-16 | 三井金属鉱業株式会社 | 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 |
JP2015212076A (ja) * | 2014-03-26 | 2015-11-26 | Jx日鉱日石金属株式会社 | 樹脂製の板状キャリアと金属層とからなる積層体 |
JP2016026914A (ja) * | 2014-04-02 | 2016-02-18 | Jx日鉱日石金属株式会社 | キャリア付金属箔を有する積層体 |
JP2016137727A (ja) * | 2014-04-02 | 2016-08-04 | Jx金属株式会社 | キャリア付金属箔を有する積層体 |
JP2017005074A (ja) * | 2015-06-09 | 2017-01-05 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
KR20180117550A (ko) * | 2017-04-18 | 2018-10-29 | 주식회사 잉크테크 | 인쇄회로기판 제조방법 |
WO2018194367A1 (ko) * | 2017-04-18 | 2018-10-25 | (주)잉크테크 | 인쇄회로기판 제조방법 |
TWI768029B (zh) * | 2017-04-18 | 2022-06-21 | 韓商印可得股份有限公司 | 印刷電路板製造方法 |
KR102414959B1 (ko) * | 2017-04-18 | 2022-07-05 | 주식회사 잉크테크 | 인쇄회로기판 제조방법 |
US11211273B2 (en) | 2018-10-24 | 2021-12-28 | Samsung Electronics Co., Ltd. | Carrier substrate and packaging method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5896200B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP2012216824A (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
US10117336B2 (en) | Method of manufacturing a wiring substrate | |
JP5540276B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
WO2012121373A1 (ja) | 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ | |
TW201018347A (en) | Wiring board capable of having built-in functional element and method for manufacturing the same | |
TWI516178B (zh) | A composite metal layer to which a support metal foil is attached, a wiring board using the same, and a method for manufacturing the same, and a method of manufacturing the semiconductor package using the wiring board | |
TW201010552A (en) | Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board | |
TW200930163A (en) | Method for manufacturing printed wiring board | |
TW201320276A (zh) | 封裝基板及其製法 | |
JP5672524B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP2008004862A (ja) | プリント配線板及びその製造方法 | |
JP2011211248A (ja) | Qfn用金属積層板を用いたqfnの製造方法 | |
JP5716948B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
KR20040030301A (ko) | 회로 장치의 제조 방법 | |
JP2014072326A (ja) | 半導体素子搭載用パッケージ基板及びその製造方法 | |
JP2018010931A (ja) | 配線基板及びその製造方法 | |
TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
JP2011159695A (ja) | 半導体素子搭載用パッケージ基板及びその製造方法 | |
JP2023074750A (ja) | 多層配線基板および多層配線基板の製造方法 | |
JP5034885B2 (ja) | 電子装置とその電子装置の製造方法 | |
TW201408145A (zh) | 配線基板及該製造方法以及半導體裝置 | |
KR20090065617A (ko) | 초박판형 패키지 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161013 |