JP2011211248A - Qfn用金属積層板を用いたqfnの製造方法 - Google Patents

Qfn用金属積層板を用いたqfnの製造方法 Download PDF

Info

Publication number
JP2011211248A
JP2011211248A JP2011166215A JP2011166215A JP2011211248A JP 2011211248 A JP2011211248 A JP 2011211248A JP 2011166215 A JP2011166215 A JP 2011166215A JP 2011166215 A JP2011166215 A JP 2011166215A JP 2011211248 A JP2011211248 A JP 2011211248A
Authority
JP
Japan
Prior art keywords
copper foil
support
qfn
nickel
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011166215A
Other languages
English (en)
Inventor
Shinji Osawa
真司 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Priority to JP2011166215A priority Critical patent/JP2011211248A/ja
Publication of JP2011211248A publication Critical patent/JP2011211248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】薄型化、小型化、高集積度化に対応できるQFN(Quad Flat No lead Package)用金属積層板を用いたQFNの製造方法を提供する。
【解決手段】QFN用金属積層板4は、銅箔1/ニッケル層2/支持体3の3層からなり、ニッケル層2は銅箔1または支持体3上にめっき法または積層法により設け、銅箔上に
配線を形成し、IC基板を積層して配線用銅箔とを結線し、IC基板、結線、及び配線用銅箔を有機樹脂で埋め、支持体上にレジスト配線パターンを形成し、エッチングした後レジストを除去してバンプを形成する。
【選択図】図1

Description

本発明は、薄くて小型化したQFN(Quad Flat No lead Package)用金属積層板を用いたQFNの製造方法に関する。
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプであるQFP(Quad Flat Package)や電極が底面あるいは側面から底面にかけて露出したQFN(Quad Flat No lead Package)などがある。QFPは配線が外に出ているため小型化が困難である。一般的に配線が樹脂内にあるQFNは小型化しやすい。
従来、QFNを製造する場合、電解銅箔上に、ニッケルめっきを行い、感光性ドライフィルムレジストをラミネートし、配線パターンを露光し、めっきレジストを形成後、銅めっきを行って第1配線を形成している(例えば特許文献1参照)。最後に上記電解箔をエッチングで除去している。しかし、めっきレジスト上に銅めっきを行って第1配線を作る際、高電流密度で銅めっきを行うとめっきレジストが剥離するので、低電流密度でめっきする必要があり生産性が悪い。
また、他のQFPの製造方法として、図4に示すように、まず図4(a)に示すリードフレーム9をエッチングして、図4(b)に示すように配線パターンを形成する。次いで、エッチングした後では、リードフレームの強度が弱いので、図4(c)に示すように、接着剤10を介して支持体3を積層する。さらに、図4(d)に示すように、IC基板7を積層後、結線6を行い、リードフレーム、IC基板7、結線6を有機樹脂5で埋め込んだ後、図4(e)に示すように支持体3及び接着剤10を除去する方法も提案されている。しかし、この従来の方法では、配線パターンを形成するリードフレーム9は、支持体3を積層する前にエッチングするので、強度の点で厚いものを使用する必要がある。従って、この従来の方法では、薄型化が困難である。
以上のように薄型化、小型化、高集積度化に対応できる半導体パッケージとして、種々の提案がされているが、性能、特性、生産性等全てにわたって満足するよう一層の改善が望まれている。
特開2004−247766号公報
本発明は、より薄型化、小型化、高集積度化に対応でき、且つ生産性に優れたQFN(Quad Flat No lead Package)を得ることができるQFN用金属積層板を用いたQFNの製造方法を提供することを目的とする。
上記課題を解決する請求項1に係る本発明のQFNの製造方法は、QFN用金属積層板を用いたQFNの製造方法であって、上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、前記QFN用金属積層板を用いて、銅箔上にレジスト配線パターンを形成する工程、前記銅箔をエッチングする工程、前記ニッケル層をエッチングする工程、レジストを除去して配線を形成する工程、配線用銅箔の表面にIC基板を積層する工程、IC基板とIC基板を積層していない配線用銅箔とを結線する工程、IC基板、結線、及び配線用銅箔を有機樹脂で埋める工程、支持体上にレジスト配線パターンを形成する工程、支持体をエッチングする工程、支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするものである。請求項2の発明は、QFN用金属積層板を用いたQFNの製造方法であって、上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、前記QFN用金属積層板を用いて、銅箔上に金メッキ層、または、ニッケルめっき下層/金メッキ上層の2層からなる配線パターンを形成する工程、前記銅箔をエッチングする工程、前記ニッケル層をエッチングする工程、前記配線パターンの表面にIC基板を積層する工程、IC基板とIC基板を積層していない前記配線パターンとを結線する工程、IC基板、結線、及び前記配線パターンを有機樹脂で埋める工程、支持体上にレジスト配線パターンを形成する工程、支持体をエッチングする工程、支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするものである。請求項3の発明は、請求項1又は2のQFNの製造方法において、前記QFN用金属積層板を準備する工程において、前記上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせる前に、それぞれの対向する接合面を活性化処理した後に冷間圧延にて重ね合わせることにより製造することを特徴とするものである。請求項4の発明は、請求項1乃至3のいずれか1項のQFNの製造方法において、前記ニッケル層がニッケルめっき層またはニッケル箔からなることを特徴とするものである。また、請求項5の発明は、請求項4に記載のQFNの製造方法において、前記銅箔あるいは支持体へのニッケル層の形成は、銅箔あるいは支持体とニッケル箔のそれぞれの対向する接合面を活性化処理した後に重ね合わせて、冷間圧延による方法で前記銅箔あるいは支持体に積層すること特徴とするものである。さらに、請求項6の発明は、請求項1乃至5のいずれか1項に記載のQFNの製造方法において、前記銅箔の厚みは8〜100μmであることを特徴とするものである。
請求項7の発明は、請求項4に記載のQFNの製造方法において、前記ニッケルめっき層が0.1〜10μmであることを特徴とするものである。
請求項8の発明は、請求項4又は5に記載のQFNの製造方法において、前記ニッケル箔が5〜20μmであることを特徴とする。
また、請求項9の発明は、請求項1乃至8のいずれか1項に記載のQFNの製造方法において、前記支持体が銅からなることを特徴とする。請求項10の発明は、請求項1乃至9のいずれかに記載のQFNの製造方法において、前記支持体が30〜150μmであることを特徴とする。
さらに、請求項11の発明は、請求項1乃至10のいずれか1項に記載のQFNの製造方法において、前記活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、前記接合面が互いに対向するように、アース接地された一方の電極Aとそれぞれ接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される前記電極Aと接触した前記接合面のそれぞれの面積が、前記電極Bの面積の1/3以下となるようにスパッタエッチング処理することを特徴とする。
本発明のQFNの製造方法により重ね合わされるQFN用金属積層板は、エッチングによる配線パターンを形成する前に、予め配線形成用材料(銅箔)が支持体に積層されているので、配線形成用材料は強度があり、8〜100μm望ましくは18〜50μmの極薄化が可能である。また、エッチングによる配線形成後に、支持体を積層する工程が不要となり、支持体をバンプとして使用できる。また、配線形成用材料は配線としても使用できる。また、本発明のQFNの製造方法によれば、QFN用金属積層板は低圧下率での冷間圧延により積層されるので、積層した後も素材の機械特性がほとんど変化しないため、QFN用金属積層板の設計が容易である。また、ニッケル層が形成された銅箔と支持体、又は銅箔とニッケル層が形成された支持体は、重ね合わせる前に、それぞれの接合面を活性化処理するので、ニッケル層と支持体の接合界面には、これらの酸化物がなく、後のエッチング工程で形成した配線の抵抗値が安定したものが得られる。また、前記接合面の活性化処理をスパッタエッチング処理により行うことによって、高速処理で良好な活性化処理ができ、その結果積層接合が低温で達成できる。
また、本発明のQFNの製造方法によれば、前記銅箔/ニッケル層/支持体の3層からなるQFN用金属積層板を使用するので、配線形成用材料は強度があり、より薄型化、小型化、高集積度のQFNを得ることができ、且つ支持体を積層する工程が不要であり、生産性に優れている。
本発明者らは、上記課題を解決するために、鋭利研究した結果、配線形成用材料の薄肉化が可能な次の構成をもつQFN用金属積層板は、QFNの薄型化、小型化、高集積度化に対応できることを見いだした。
即ち、本発明のQFNの製造方法により重ね合わされるQFN用金属積層板は、銅箔/ニッケル層/支持体の3層から構成されている。
前記ニッケル層は、銅箔または支持体上にめっき法または積層法により設ける。めっき法としては、公知の方法が適用でき、例えば電気めっき法、浸漬めっき法、真空蒸着法などで行う。ニッケル層としては、ニッケル単独あるいはニッケルを主成分とするニッケル合金を用いることができる。ニッケルを主成分とするニッケル合金としては、ニッケル−リン合金、ニッケル−ボロン合金などが適用できる。リンあるいはボロンなどの合金成分は、ニッケル合金めっき中に20質量%以下含まれることが望ましい。20質量%を超えると、エッチングストップ層としての役割が効果的でなくなる。ニッケル層の厚みとしては、0.1〜10μmが望ましく、より望ましくは0.5〜2μmである。0.1μm未満では、ニッケル層が均一に被覆しないので、エッチングストップ層としての役割の点で問題が生じる。一方、10μmを超えると、厚すぎてエッチング層としての効果が飽和し、経済的でない。
一方、ニッケルの銅箔又は支持体との積層方法としては、ニッケル箔を冷間圧延法、熱間圧延法、冷間圧延後熱処理する方法など公知の方法で、銅箔または支持体上に積層する。特に、ニッケル箔と、銅箔または支持体の接合するそれぞれの表面を、積層する前に、活性化処理をして接合表面の酸化物などを取り除いた後、低圧下率での冷間圧延による活性化接合法により積層する。
以下にその活性化接合法をニッケル箔と銅箔を接合する場合について説明する。
ニッケル箔と銅箔は、接合前に接合予定面をそれぞれ活性化処理を行う。活性化処理は、真空槽内に装填された銅箔、ニッケル箔をそれぞれアース接地された一方の電極(電極A)と接触させ、絶縁支持された他の電極(電極B)との間に、10〜1×10−3Paの極低圧不活性ガス雰囲気好ましくはアルゴンガス中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極と接触した銅箔、ニッケル箔のそれぞれの面積が、電極Bの面積の1/3以下となるようにスパッタエッチング処理することにより行う。
なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極と接触した銅箔、ニッケル箔のそれぞれの面積を電極Bの面積より小さくする必要があり、1/3以下とすることにより、充分な効率でエッチング可能となり、胴箔とニッケル箔のスパッタエッチングが均一となる。
その後これら活性化処理された銅箔、ニッケル箔を積層接合する。積層接合は、銅箔、ニッケル箔のそれぞれ活性化処理された面が対向するようにして両者を当接して重ね合わせ圧接ユニットで冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、銅箔、ニッケル箔ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tを銅箔、ニッケル箔の温度(℃)とするとき、0℃<T≦300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃を超えると組織変化などの悪影響が生じてくるため好ましくない。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工精度上好ましくない。より好ましくは、0.1%≦R≦3%である。
このように積層接合することにより、所要の層厚みを有するニッケル箔を積層した銅箔を形成することができる。さらに必要により所定の大きさに切り出して製造することができる。このようにして製造されたニッケル箔を積層した銅箔に、必要により残留応力の除去または低減などのために熱処理を施してもよい。
なお積層接合はバッチ処理を用いることができる。すなわち真空槽内に予め所定の大きさに切り出されたニッケル箔と銅箔を複数枚装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理を行い、さらにニッケル箔と銅箔を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、ニッケル箔と銅箔を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理は、ニッケル箔と銅箔を絶縁支持された一方の電極とし、アース接地された他の電極との間で行うことが好ましい。
ニッケル箔として、ニッケル箔だけでなく、公知のニッケルを主成分とした合金箔、例えばニッケル−鉄合金箔等も適用できる。ニッケル箔の厚みとして、5〜20μmが望ましい。ニッケル箔の厚みが5μm未満では、ニッケル箔にピンホールができやすく、エッチングストップ層としての役割の効果がほとんどなくなる。逆に20μmを超えると、厚すぎてエッチングストップ層としての効果が飽和し経済的でない。
銅箔は、電解銅箔あるいは圧延銅箔などが適用できる。また、銅箔としては、Cuの他、JISに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金(例えば、ベリリウム2%、残部が銅の合金など)、銅銀系合金(例えば、銀3〜5%、残部が銅の合金など)など公知のものが適用できる。銅箔の厚みとしては、8〜100μmが望ましい。より望ましくは18〜50μmである。8μm未満では、薄いため導電性の点で問題が生じ、逆に100μmを超えると、厚すぎて不経済である。
支持体は、エッチング後にバンプとして残すため、銅箔と同じ材料を適用する。支持体の厚みとしては、30〜150μmが望ましい。より望ましくは50〜80μmである。30μm未満では、バンプあるいは支持体としての機能を有さず、逆に150μmを超えると、厚すぎて不経済である。
ニッケルめっきした銅箔と支持体、銅箔とニッケルめっきした支持体、ニッケル箔を積層した銅箔と支持体あるいは、銅箔とニッケル箔を積層した支持体との積層は、冷間圧延法、熱間圧延法、冷間圧延後の熱拡散処理により行う。特に、ニッケルめっきした銅箔と支持体、銅箔とニッケルめっきした支持体、ニッケル箔を積層した銅箔と支持体あるいは、銅箔とニッケル箔を積層した支持体の接合するそれぞれの表面を、積層する前に、活性化処理をして接合表面の酸化物などを取り除いた後、低圧下率での冷間圧延による活性化接合法により積層する。その活性化接合法については、上記した条件で行うが、以下、ニッケルめっきした銅箔と支持体を使用した例の接合方法を図3により説明する。
図3に示すように、真空槽52内において、巻き戻しリール62に設置された支持体20の接合予定面側が、活性化処理装置70で活性化処理される。同様にして巻き戻しリール64に設置されたニッケルめっきした銅箔24の接合予定面側が、活性化処理装置80で活性化処理される。
活性化処理は、以下のようにして実施する。すなわち、真空槽52内に装填されたニッケルめっきした銅箔24、支持体20をそれぞれアース接地された一方の電極Aと接触させ、交流電源に接続され絶縁支持された他の電極Bとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気好ましくはアルゴンガス中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触したニッケルめっきした銅箔24、支持体20のそれぞれの面積が、電極Bの面積の1/3以下となるようにスパッタエッチング処理する。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極Aと接触したニッケルめっきした銅箔24、支持体20のそれぞれの面積を電極Bの面積より小さくする必要があり、1/3以下とすることにより充分な効率でエッチング可能となる。そのため、図示してないが電極Aと電極Bとの間に、両者の対向面積を調節するための適度の開口を有する遮蔽板(マスク)が設けられている。
その後これら活性化処理されたニッケルめっきした銅箔24、支持体20を積層接合する。積層接合は、ニッケルめっきした銅箔24、支持体20のそれぞれ活性化処理された面が対向するようにして両者を当接して重ね合わせ圧接ユニット60で冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、ニッケルめっきした銅箔24、支持体20ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tをニッケルめっきした銅箔24、支持体20の温度(℃)とするとき、0℃<T≦300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃を超えると組織変化などの悪影響が生じてくるため好ましくない。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工精度上好ましくない。より好ましくは、0.1%≦R≦3%である。
このように積層接合することにより、所要の層厚みを有するニッケルめっきした銅箔24と支持体20のQFN用金属積層板22を形成することができ、巻き取りロール66に巻き取られる。さらに必要により所定の大きさに切り出して、ニッケルめっきした銅箔と支持体とのQFN用金属積層板4を製造することができる。このようにして製造されたQFN用金属積層板22に、必要により残留応力の除去または低減などのために熱処理を施してもよい。
なお積層接合はバッチ処理を用いることができる。すなわち真空槽内に予め所定の大きさに切り出されたニッケルめっきした銅箔24や支持体20を複数枚装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理を行い、さらにニッケルめっきした銅箔24や支持体20を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、ニッケルめっきした銅箔や支持体を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理は、ニッケルめっきした銅箔24や支持体20を絶縁支持された一方の電極Aとし、アース接地された他の電極Bとの間で行うことが好ましい。
次に、銅箔、ニッケル層、支持体の3層からなるQFN用金属積層板4からQFNを製造する方法を図1及び図2により説明する。ニッケル層として銅箔1にニッケルめっき2を行った場合について説明する。なお、図1は、QFNの極薄化ができ、かつQFNの製造工程で、改めて支持体を積層する必要性がなく、工程の省略が可能な点で特徴がある端子タイプQFNについて示す図である。図2の再配線タイプでは、端子タイプに加え、残留した銅箔を結線の代替えとして使用できるので、結線として高価な金の使う量(結線の長さ)を少なくすることができる。すなわち、IC基板側の端子位置とマザーボード側の端子位置を離れて設置できる。
(レジスト配線パターンの形成)
QFN用金属積層板4の銅箔1の表面にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成する(レジスト配線パターンの形成工程)。これらの一連の手法については、常法に基づいて行うことができる。また、図示しないが、レジスト配線パターンを金めっき層またはニッケルめっき下層/金めっき上層の2層で形成しても良い。2層めっきの場合、高価な金の厚みを薄くでき経済的である。この配線パターン形成用の金属めっきは、電気めっき、無電解めっき又は蒸着めっきで行うのが配線パターンの精度の点で望ましい。
次に、QFN用金属積層板4の銅箔1のエッチングを行う(銅箔エッチング工程)。銅箔1は、市販のアルカリ系銅のエッチング液等を用いて、エッチングを行うことができる。ニッケルめっき層2はエッチングストップ層として働くのでエッチングされないで残留する。次に、レジストを除去して、配線を形成する(配線形成工程)。
引き続き、エッチング液を変えて、露出したニッケル層のみをエッチングする(ニッケル層エッチング工程)。エッチングストップ層がニッケルなので、市販のニッケル除去液(例えばメルテックス社製N−950)を用いることができる(図1(b)と図2(b)参照)。
(IC基板の積層および結線)
上記工程で、残留した銅箔はその表面に、接着剤を介してIC基板7を積層する(IC基盤積層工程)。次いで、IC基板7と、その周辺にある銅箔1とを結線6をする(結線工程)。接着剤は接着性の他に絶縁性を有することを必要とする。接着剤は、公知のものが適用でき、特に限定されるものではない。例えば、エポキシ系樹脂、ユリア系樹脂、メラミン系樹脂、フェノール系樹脂、オレフィン系樹脂、イソシアネート系樹脂、酢酸ビニル系樹脂、アクリル系樹脂、クロロプレンゴム系樹脂、ニトリル系樹脂、スチレン−ブタジエン−ゴム系樹脂、シアノアクリレート系樹脂、ポリウレタン系樹脂あるいはホットメルト接着剤が適用できる、ホットメルト接着剤としては、エチレン酢酸ビニル共重合樹脂、ポリアミド、ポリエステル、アタクチックポリプロピレン、熱可塑性エラストマーなどが適用できる。
また、結線の代わりにIC基板7を上下逆にして、IC基板は残留した銅箔1と半田ボールを介して接合することができる。この場合、高価な金線で結線する必要はない。
結線した後、支持体3上のIC基板7、接着剤、結線6及び配線用銅箔を有機樹脂5で埋める(図1(c)と図2(c)参照)。有機樹脂5は、公知のものが適用でき、特に限定されるものではないが、接着剤の成分と似たものが望ましい。例えば、エポキシ系樹脂、ユリア系樹脂、メラミン系樹脂、フェノール系樹脂、オレフィン系樹脂、イソシアネート系樹脂、酢酸ビニル系樹脂、アクリル系樹脂、クロロプレンゴム系樹脂、ニトリル系樹脂、スチレン−ブタジエン−ゴム系樹脂、シアノアクリレート系樹脂、ポリウレタン系樹脂あるいはホットメルト接着剤が適用できる、ホットメルト接着剤としては、エチレン酢酸ビニル共重合樹脂、ポリアミド、ポリエステル、アタクチックポリプロピレン、熱可塑性エラストマーなどが適用できる。
(支持体除去)
有機樹脂5でIC基板7、接着剤、結線6及び配線用銅箔を埋めた後、支持体3を除去する(支持体除去工程)。支持体3は全てか一部エッチングにより除去する。支持体3の全て除去する場合、支持体3をエッチング液で全て溶解する(図1(d)と図2(d)参照)。また、図1(e)と図2(e)に示すように、一部除去してバンプを形成する場合、支持体3は銅箔を用い、銅箔の表面にレジスト塗布後、露光、現像を行い、レジストパターンを形成する。これらの一連の手法については、常法に基づいて行うことができる。次に、QFN用金属積層板の支持体3のエッチングを行う(支持体エッチング工程)。銅箔は、市販のアルカリ系銅のエッチング液等を用いて、エッチングを行うことができる。次に、レジストを除去してバンプ8を形成する(バンプ形成工程)。
以上のようにして、バンプ8を有するQFNを製造することができる。
実施例1
(1)材料構成
QFN用金属積層板は、ニッケルめっき(厚み:1μm)した銅箔(電解銅箔、厚み:18μm)と支持体である銅箔(電解銅箔、厚み:50μm)とを、ニッケルめっき層と厚み50μmの銅箔とを接するように向かい合わせて、活性化接合方法により積層して得た。
(活性化接合条件)
真空雰囲気:アルゴンガス雰囲気、10−2Pa
印加した交流:30MHz
圧延率:0.5%
(2)レジスト配線パターン形成
厚み18μmの銅箔上にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成した。
(3)エッチング
市販のアルカリ系銅のエッチング液等を用いて、厚み18μm銅箔の選択エッチングを行った。
(4)レジスト除去
レジストを除去し、配線を形成した。次いで、市販のニッケル除去液(メルテックス社製N−950)を用いて露出したニッケルめっき層(エッチングストップ層)をエッチングにより除去した。
(5)IC基板の積層
残留した銅箔上に、接着剤(エポキシ系接着剤、厚み:12μm)を介してIC基板を積層した。次いでIC基板と、その周辺の残留した配線用銅箔とを結線した。さらに、IC基板、配線用銅箔及び結線とを有機樹脂(エポキシ系樹脂)で埋めた。
(6)バンプ形成用レジスト配線パターン形成
支持体である厚み30μmの銅箔(電解銅箔)上にレジスト塗布後、露光、現像を行い、バンプ形成用レジスト配線パターンを形成する。
(7)支持体エッチング
市販のアルカリ系銅のエッチング液等を用いて銅の選択エッチングを行い、バンプを形成する。
実施例2
(1)材料構成
QFN用金属積層板は、ニッケルめっき(厚み:1μm)した銅箔(電解銅箔、厚み:18μm)と支持体であるアルミニウム箔(JISH4000の合金記号1100、厚み:80μm)とを、ニッケルめっき層とアルミニウム箔とを接するように向かい合わせて、活性化接合方法により積層して得た。
(活性化接合条件)
真空雰囲気:アルゴンガス雰囲気、1×10−1Pa
印加した交流:10MHz
圧延率:1.0%
(2)レジスト配線パターン形成
厚み18μmの銅箔上にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成した。
(3)エッチング
市販のアルカリ系銅のエッチング液等を用いて、厚み18μm銅箔の選択エッチングを行った。
(4)レジスト除去
レジストを除去し、配線を形成した。次いで、市販のニッケル除去液(メルテックス社製N−950)を用いて露出したニッケルめっき層(エッチングストップ層)をエッチングにより除去した。
(5)IC基板の積層
残留した銅箔上に、接着剤(エポキシ系接着剤、厚み:15μm)を介してIC基板を積層した。次いでIC基板と、その周辺の残留した配線用銅箔とを結線した。さらに、IC基板、配線用銅箔及び結線とを有機樹脂(エポキシ系樹脂)で埋めた。
(6)支持体の除去
支持体である厚み80μmのアルミニウム箔を市販のアルカリ系銅のエッチング液等を用いてアルミニウム箔を除去した。
本発明のQFNの製造方法により重ね合わされるQFN用金属積層板では、エッチングによる配線パターンを形成する前に、予め配線形成用材料が支持体に積層されているので、配線形成用材料は強度があり、極薄化が可能である。また、エッチングによる配線形成後に、支持体を積層する工程が不要となるともに、支持体をバンプとして使用できる。また、配線形成用材料は配線としても使用できる。そして、本発明のQFN用金属積層板は、低圧下率での冷間圧延により積層するので、積層した後も素材の機械特性がほとんど変化せず、QFN用金属積層板の設計が容易である。また、銅箔のニッケル層面と支持体は、重ね合わせる前に、それぞれの接合面を活性化処理するので、ニッケル層と支持体の接合界面には、これらの酸化物がなく、後のエッチング工程で形成した配線の抵抗値が安定したものが得られる等の利点があり、QFNの製造に利用価値が高い。
本発明のQFNの形成方法の工程を示す図であり、(a)は本発明のQFN用金属積層板の側面図、(b)は銅の選択エッチングならびにニッケル槽除去後の側面図、(c)はIC基板の積層、結線、有機樹脂の埋め込み後の側面図、(d)〜(e)は支持体の全部または一部を除去後の側面図である。 本発明のQFNの形成方法の他の工程を示す図であり、(a)は本発明のQFN用金属積層板の側面図、(b)は銅の選択エッチングならびにニッケル槽除去後の側面図、(c)はIC基板の積層、結線、有機樹脂の埋め込み後の側面図、(d)〜(e)は支持体の全部または一部を除去後の側面図である。 本発明のQFN用金属積層板の製造方法に用いる装置の一実施形態を示す概略断面図である。 従来のQFNの形成方法の他の工程を示す図であり、(a)はリードフレームの側面図、(b)は選択エッチング後の側面図、(c)は支持体の積層後の側面図、(d)はIC基板の積層、結線、有機樹脂の埋め込み後の側面図、(e)は支持体の全部を除去後の側面図である。
1 銅箔 2 ニッケル層
3 支持体 4 QFN用金属積層板
5 有機樹脂 6 配線
7 IC基板 8 バンプ
9 リ−ドフレーム 10 接着剤
20 支持体 22 QFN用金属積層板
24 ニッケルめっきした銅箔
50 QFN用金属積層板の製造装置 52 真空槽
60 圧延ユニット 62 巻き戻しリール
64 巻き戻しリール 66 巻き取りロール
70 活性化処理装置 72 電極ロール
74 電極 80 活性化処理装置
82 電極ロール 84 電極
A 電極A B 電極B

Claims (11)

  1. QFN用金属積層板を用いたQFNの製造方法であって、
    上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、
    前記QFN用金属積層板を用いて、銅箔上にレジスト配線パターンを形成する工程、
    前記銅箔をエッチングする工程、
    前記ニッケル層をエッチングする工程、
    レジストを除去して配線を形成する工程、
    配線用銅箔の表面にIC基板を積層する工程、
    IC基板とIC基板を積層していない配線用銅箔とを結線する工程、
    IC基板、結線、及び配線用銅箔を有機樹脂で埋める工程、
    支持体上にレジスト配線パターンを形成する工程、
    支持体をエッチングする工程、
    支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするQFNの製造方法。
  2. QFN用金属積層板を用いたQFNの製造方法であって、
    上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、
    前記QFN用金属積層板を用いて、銅箔上に金メッキ層、または、ニッケルめっき下層/金メッキ上層の2層からなる配線パターンを形成する工程、
    前記銅箔をエッチングする工程、
    前記ニッケル層をエッチングする工程、
    前記配線パターンの表面にIC基板を積層する工程、
    IC基板とIC基板を積層していない前記配線パターンとを結線する工程、
    IC基板、結線、及び前記配線パターンを有機樹脂で埋める工程、
    支持体上にレジスト配線パターンを形成する工程、
    支持体をエッチングする工程、
    支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするQFNの製造方法。
  3. 前記QFN用金属積層板を準備する工程において、前記上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせる前に、それぞれの対向する接合面を活性化処理した後に冷間圧延にて重ね合わせることを特徴とする請求項1又は2に記載のQFNの製造方法。
  4. 前記ニッケル層がニッケルめっき層またはニッケル箔からなることを特徴とする請求項1乃至3のいずれか1項に記載のQFNの製造方法。
  5. 前記銅箔あるいは支持体へのニッケル層の形成は、銅箔あるいは支持体とニッケル箔のそれぞれの対向する接合面を活性化処理した後に重ね合わせて、冷間圧延による方法で前記銅箔あるいは支持体に積層することを特徴とする請求項4に記載のQFNの製造方法。
  6. 前記銅箔の厚みが8〜100μmであることを特徴とする請求項1乃至5のいずれか1項に記載のQFNの製造方法。
  7. 前記ニッケルめっき層が0.1〜10μmであることを特徴とする請求項4に記載のQFNの製造方法。
  8. 前記ニッケル箔が5〜20μmであることを特徴とする請求項4又は5に記載のQFNの製造方法。
  9. 前記支持体が銅からなることを特徴とする請求項1乃至8のいずれか1項に記載のQFNの製造方法。
  10. 前記支持体が30〜150μmであることを特徴とする請求項1乃至9のいずれか1項に記載のQFNの製造方法。
  11. 前記活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、前記接合面が互いに対向するように、アース接地された一方の電極Aとそれぞれ接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される前記電極Aと接触した前記接合面のそれぞれの面積が、前記電極Bの面積の1/3以下となるようにスパッタエッチング処理することを特徴とする請求項1乃至10のいずれか1項に記載のQFNの製造方法。
JP2011166215A 2011-07-29 2011-07-29 Qfn用金属積層板を用いたqfnの製造方法 Pending JP2011211248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011166215A JP2011211248A (ja) 2011-07-29 2011-07-29 Qfn用金属積層板を用いたqfnの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011166215A JP2011211248A (ja) 2011-07-29 2011-07-29 Qfn用金属積層板を用いたqfnの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006329478A Division JP2008147237A (ja) 2006-12-06 2006-12-06 Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法

Publications (1)

Publication Number Publication Date
JP2011211248A true JP2011211248A (ja) 2011-10-20

Family

ID=44941903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011166215A Pending JP2011211248A (ja) 2011-07-29 2011-07-29 Qfn用金属積層板を用いたqfnの製造方法

Country Status (1)

Country Link
JP (1) JP2011211248A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094235A (zh) * 2012-12-14 2013-05-08 华天科技(西安)有限公司 一种应用电镀工艺的aaqfn封装件及其制作工艺
KR20130116657A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101415489B1 (ko) 2012-09-24 2014-08-06 창 와 일렉트로메터리얼 인컴퍼니 연성 기재의 패킹 제조 공정 및 그 구조
JP2015502035A (ja) * 2011-11-22 2015-01-19 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2015502661A (ja) * 2011-11-28 2015-01-22 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019533A1 (fr) * 1998-09-30 2000-04-06 Toyo Kohan Co., Ltd. Substrat plaque, destine a des cadres de montage, cadre de montage mettant en oeuvre un tel substrat, et procede de fabrication de ce cadre
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2003103694A (ja) * 2001-09-28 2003-04-09 Hitachi Metals Ltd 積層体及びその製造方法、配線板の製造方法
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019533A1 (fr) * 1998-09-30 2000-04-06 Toyo Kohan Co., Ltd. Substrat plaque, destine a des cadres de montage, cadre de montage mettant en oeuvre un tel substrat, et procede de fabrication de ce cadre
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2003103694A (ja) * 2001-09-28 2003-04-09 Hitachi Metals Ltd 積層体及びその製造方法、配線板の製造方法
JP2006222257A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 配線基板とその製造方法、およびそれを用いた半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015502035A (ja) * 2011-11-22 2015-01-19 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2015502661A (ja) * 2011-11-28 2015-01-22 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
KR20130116657A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
WO2013157782A1 (en) * 2012-04-16 2013-10-24 Lg Innotek Co., Ltd. Method of manufacturing chip package substrate amd method of manufacturing chip package
CN104247006A (zh) * 2012-04-16 2014-12-24 Lg伊诺特有限公司 制造芯片封装基板的方法和制造芯片封装的方法
KR101897069B1 (ko) * 2012-04-16 2018-09-12 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101415489B1 (ko) 2012-09-24 2014-08-06 창 와 일렉트로메터리얼 인컴퍼니 연성 기재의 패킹 제조 공정 및 그 구조
CN103094235A (zh) * 2012-12-14 2013-05-08 华天科技(西安)有限公司 一种应用电镀工艺的aaqfn封装件及其制作工艺

Similar Documents

Publication Publication Date Title
JP4345808B2 (ja) 半導体装置の製造方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
KR100622514B1 (ko) 회로 장치의 제조 방법
JP2011211248A (ja) Qfn用金属積層板を用いたqfnの製造方法
US6663980B1 (en) Clad plate for lead frames, lead frame using the same, and method of manufacturing the lead frame
US9236364B2 (en) Package carrier and manufacturing method thereof
JP2010272737A (ja) 半導体装置の製造方法
US9917038B1 (en) Semiconductor package with multiple molding routing layers and a method of manufacturing the same
KR100658023B1 (ko) 회로 장치의 제조 방법
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP4408009B2 (ja) 半導体装置用インターポーザの製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
JP2008147237A (ja) Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法
JP5105625B2 (ja) 半導体パッケージユニットの製造方法
JP2004063742A (ja) 配線板、半導体パッケージ及びそれらの製造方法
JP4623622B2 (ja) 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法
JP2004058578A (ja) キャリア付き積層金属箔及びそれを用いたパッケージの製造方法
TWI425887B (zh) 具有支撐體的封裝基板及其製法
JP3801929B2 (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP2006222331A (ja) 集合回路材料および集合回路材料を用いた部品
JP2006222332A (ja) 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法
JP2012074576A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP3801928B2 (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JP2005324466A (ja) 低熱膨張積層材および低熱膨張積層材を用いた部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140411

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140509