JP2011211248A - Qfn用金属積層板を用いたqfnの製造方法 - Google Patents
Qfn用金属積層板を用いたqfnの製造方法 Download PDFInfo
- Publication number
- JP2011211248A JP2011211248A JP2011166215A JP2011166215A JP2011211248A JP 2011211248 A JP2011211248 A JP 2011211248A JP 2011166215 A JP2011166215 A JP 2011166215A JP 2011166215 A JP2011166215 A JP 2011166215A JP 2011211248 A JP2011211248 A JP 2011211248A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- support
- qfn
- nickel
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】QFN用金属積層板4は、銅箔1/ニッケル層2/支持体3の3層からなり、ニッケル層2は銅箔1または支持体3上にめっき法または積層法により設け、銅箔上に
配線を形成し、IC基板を積層して配線用銅箔とを結線し、IC基板、結線、及び配線用銅箔を有機樹脂で埋め、支持体上にレジスト配線パターンを形成し、エッチングした後レジストを除去してバンプを形成する。
【選択図】図1
Description
従来、QFNを製造する場合、電解銅箔上に、ニッケルめっきを行い、感光性ドライフィルムレジストをラミネートし、配線パターンを露光し、めっきレジストを形成後、銅めっきを行って第1配線を形成している(例えば特許文献1参照)。最後に上記電解箔をエッチングで除去している。しかし、めっきレジスト上に銅めっきを行って第1配線を作る際、高電流密度で銅めっきを行うとめっきレジストが剥離するので、低電流密度でめっきする必要があり生産性が悪い。
請求項8の発明は、請求項4又は5に記載のQFNの製造方法において、前記ニッケル箔が5〜20μmであることを特徴とする。
さらに、請求項11の発明は、請求項1乃至10のいずれか1項に記載のQFNの製造方法において、前記活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、前記接合面が互いに対向するように、アース接地された一方の電極Aとそれぞれ接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される前記電極Aと接触した前記接合面のそれぞれの面積が、前記電極Bの面積の1/3以下となるようにスパッタエッチング処理することを特徴とする。
即ち、本発明のQFNの製造方法により重ね合わされるQFN用金属積層板は、銅箔/ニッケル層/支持体の3層から構成されている。
前記ニッケル層は、銅箔または支持体上にめっき法または積層法により設ける。めっき法としては、公知の方法が適用でき、例えば電気めっき法、浸漬めっき法、真空蒸着法などで行う。ニッケル層としては、ニッケル単独あるいはニッケルを主成分とするニッケル合金を用いることができる。ニッケルを主成分とするニッケル合金としては、ニッケル−リン合金、ニッケル−ボロン合金などが適用できる。リンあるいはボロンなどの合金成分は、ニッケル合金めっき中に20質量%以下含まれることが望ましい。20質量%を超えると、エッチングストップ層としての役割が効果的でなくなる。ニッケル層の厚みとしては、0.1〜10μmが望ましく、より望ましくは0.5〜2μmである。0.1μm未満では、ニッケル層が均一に被覆しないので、エッチングストップ層としての役割の点で問題が生じる。一方、10μmを超えると、厚すぎてエッチング層としての効果が飽和し、経済的でない。
以下にその活性化接合法をニッケル箔と銅箔を接合する場合について説明する。
QFN用金属積層板4の銅箔1の表面にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成する(レジスト配線パターンの形成工程)。これらの一連の手法については、常法に基づいて行うことができる。また、図示しないが、レジスト配線パターンを金めっき層またはニッケルめっき下層/金めっき上層の2層で形成しても良い。2層めっきの場合、高価な金の厚みを薄くでき経済的である。この配線パターン形成用の金属めっきは、電気めっき、無電解めっき又は蒸着めっきで行うのが配線パターンの精度の点で望ましい。
引き続き、エッチング液を変えて、露出したニッケル層のみをエッチングする(ニッケル層エッチング工程)。エッチングストップ層がニッケルなので、市販のニッケル除去液(例えばメルテックス社製N−950)を用いることができる(図1(b)と図2(b)参照)。
上記工程で、残留した銅箔はその表面に、接着剤を介してIC基板7を積層する(IC基盤積層工程)。次いで、IC基板7と、その周辺にある銅箔1とを結線6をする(結線工程)。接着剤は接着性の他に絶縁性を有することを必要とする。接着剤は、公知のものが適用でき、特に限定されるものではない。例えば、エポキシ系樹脂、ユリア系樹脂、メラミン系樹脂、フェノール系樹脂、オレフィン系樹脂、イソシアネート系樹脂、酢酸ビニル系樹脂、アクリル系樹脂、クロロプレンゴム系樹脂、ニトリル系樹脂、スチレン−ブタジエン−ゴム系樹脂、シアノアクリレート系樹脂、ポリウレタン系樹脂あるいはホットメルト接着剤が適用できる、ホットメルト接着剤としては、エチレン酢酸ビニル共重合樹脂、ポリアミド、ポリエステル、アタクチックポリプロピレン、熱可塑性エラストマーなどが適用できる。
結線した後、支持体3上のIC基板7、接着剤、結線6及び配線用銅箔を有機樹脂5で埋める(図1(c)と図2(c)参照)。有機樹脂5は、公知のものが適用でき、特に限定されるものではないが、接着剤の成分と似たものが望ましい。例えば、エポキシ系樹脂、ユリア系樹脂、メラミン系樹脂、フェノール系樹脂、オレフィン系樹脂、イソシアネート系樹脂、酢酸ビニル系樹脂、アクリル系樹脂、クロロプレンゴム系樹脂、ニトリル系樹脂、スチレン−ブタジエン−ゴム系樹脂、シアノアクリレート系樹脂、ポリウレタン系樹脂あるいはホットメルト接着剤が適用できる、ホットメルト接着剤としては、エチレン酢酸ビニル共重合樹脂、ポリアミド、ポリエステル、アタクチックポリプロピレン、熱可塑性エラストマーなどが適用できる。
有機樹脂5でIC基板7、接着剤、結線6及び配線用銅箔を埋めた後、支持体3を除去する(支持体除去工程)。支持体3は全てか一部エッチングにより除去する。支持体3の全て除去する場合、支持体3をエッチング液で全て溶解する(図1(d)と図2(d)参照)。また、図1(e)と図2(e)に示すように、一部除去してバンプを形成する場合、支持体3は銅箔を用い、銅箔の表面にレジスト塗布後、露光、現像を行い、レジストパターンを形成する。これらの一連の手法については、常法に基づいて行うことができる。次に、QFN用金属積層板の支持体3のエッチングを行う(支持体エッチング工程)。銅箔は、市販のアルカリ系銅のエッチング液等を用いて、エッチングを行うことができる。次に、レジストを除去してバンプ8を形成する(バンプ形成工程)。
以上のようにして、バンプ8を有するQFNを製造することができる。
(1)材料構成
QFN用金属積層板は、ニッケルめっき(厚み:1μm)した銅箔(電解銅箔、厚み:18μm)と支持体である銅箔(電解銅箔、厚み:50μm)とを、ニッケルめっき層と厚み50μmの銅箔とを接するように向かい合わせて、活性化接合方法により積層して得た。
(活性化接合条件)
真空雰囲気:アルゴンガス雰囲気、10−2Pa
印加した交流:30MHz
圧延率:0.5%
(2)レジスト配線パターン形成
厚み18μmの銅箔上にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成した。
(3)エッチング
市販のアルカリ系銅のエッチング液等を用いて、厚み18μm銅箔の選択エッチングを行った。
(4)レジスト除去
レジストを除去し、配線を形成した。次いで、市販のニッケル除去液(メルテックス社製N−950)を用いて露出したニッケルめっき層(エッチングストップ層)をエッチングにより除去した。
残留した銅箔上に、接着剤(エポキシ系接着剤、厚み:12μm)を介してIC基板を積層した。次いでIC基板と、その周辺の残留した配線用銅箔とを結線した。さらに、IC基板、配線用銅箔及び結線とを有機樹脂(エポキシ系樹脂)で埋めた。
(6)バンプ形成用レジスト配線パターン形成
支持体である厚み30μmの銅箔(電解銅箔)上にレジスト塗布後、露光、現像を行い、バンプ形成用レジスト配線パターンを形成する。
(7)支持体エッチング
市販のアルカリ系銅のエッチング液等を用いて銅の選択エッチングを行い、バンプを形成する。
(1)材料構成
QFN用金属積層板は、ニッケルめっき(厚み:1μm)した銅箔(電解銅箔、厚み:18μm)と支持体であるアルミニウム箔(JISH4000の合金記号1100、厚み:80μm)とを、ニッケルめっき層とアルミニウム箔とを接するように向かい合わせて、活性化接合方法により積層して得た。
(活性化接合条件)
真空雰囲気:アルゴンガス雰囲気、1×10−1Pa
印加した交流:10MHz
圧延率:1.0%
(2)レジスト配線パターン形成
厚み18μmの銅箔上にレジスト塗布後、露光、現像を行い、レジスト配線パターンを形成した。
(3)エッチング
市販のアルカリ系銅のエッチング液等を用いて、厚み18μm銅箔の選択エッチングを行った。
(4)レジスト除去
レジストを除去し、配線を形成した。次いで、市販のニッケル除去液(メルテックス社製N−950)を用いて露出したニッケルめっき層(エッチングストップ層)をエッチングにより除去した。
残留した銅箔上に、接着剤(エポキシ系接着剤、厚み:15μm)を介してIC基板を積層した。次いでIC基板と、その周辺の残留した配線用銅箔とを結線した。さらに、IC基板、配線用銅箔及び結線とを有機樹脂(エポキシ系樹脂)で埋めた。
(6)支持体の除去
支持体である厚み80μmのアルミニウム箔を市販のアルカリ系銅のエッチング液等を用いてアルミニウム箔を除去した。
3 支持体 4 QFN用金属積層板
5 有機樹脂 6 配線
7 IC基板 8 バンプ
9 リ−ドフレーム 10 接着剤
20 支持体 22 QFN用金属積層板
24 ニッケルめっきした銅箔
50 QFN用金属積層板の製造装置 52 真空槽
60 圧延ユニット 62 巻き戻しリール
64 巻き戻しリール 66 巻き取りロール
70 活性化処理装置 72 電極ロール
74 電極 80 活性化処理装置
82 電極ロール 84 電極
A 電極A B 電極B
Claims (11)
- QFN用金属積層板を用いたQFNの製造方法であって、
上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、
前記QFN用金属積層板を用いて、銅箔上にレジスト配線パターンを形成する工程、
前記銅箔をエッチングする工程、
前記ニッケル層をエッチングする工程、
レジストを除去して配線を形成する工程、
配線用銅箔の表面にIC基板を積層する工程、
IC基板とIC基板を積層していない配線用銅箔とを結線する工程、
IC基板、結線、及び配線用銅箔を有機樹脂で埋める工程、
支持体上にレジスト配線パターンを形成する工程、
支持体をエッチングする工程、
支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするQFNの製造方法。 - QFN用金属積層板を用いたQFNの製造方法であって、
上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせて、銅箔/ニッケル/支持体の3層からなるQFN用金属積層板を準備する工程、
前記QFN用金属積層板を用いて、銅箔上に金メッキ層、または、ニッケルめっき下層/金メッキ上層の2層からなる配線パターンを形成する工程、
前記銅箔をエッチングする工程、
前記ニッケル層をエッチングする工程、
前記配線パターンの表面にIC基板を積層する工程、
IC基板とIC基板を積層していない前記配線パターンとを結線する工程、
IC基板、結線、及び前記配線パターンを有機樹脂で埋める工程、
支持体上にレジスト配線パターンを形成する工程、
支持体をエッチングする工程、
支持体上のレジストを除去してバンプを形成する工程を有することを特徴とするQFNの製造方法。 - 前記QFN用金属積層板を準備する工程において、前記上層としてニッケル層を形成した銅箔と支持体、あるいは、銅箔と上層としてニッケル層を形成した支持体とを重ね合わせる前に、それぞれの対向する接合面を活性化処理した後に冷間圧延にて重ね合わせることを特徴とする請求項1又は2に記載のQFNの製造方法。
- 前記ニッケル層がニッケルめっき層またはニッケル箔からなることを特徴とする請求項1乃至3のいずれか1項に記載のQFNの製造方法。
- 前記銅箔あるいは支持体へのニッケル層の形成は、銅箔あるいは支持体とニッケル箔のそれぞれの対向する接合面を活性化処理した後に重ね合わせて、冷間圧延による方法で前記銅箔あるいは支持体に積層することを特徴とする請求項4に記載のQFNの製造方法。
- 前記銅箔の厚みが8〜100μmであることを特徴とする請求項1乃至5のいずれか1項に記載のQFNの製造方法。
- 前記ニッケルめっき層が0.1〜10μmであることを特徴とする請求項4に記載のQFNの製造方法。
- 前記ニッケル箔が5〜20μmであることを特徴とする請求項4又は5に記載のQFNの製造方法。
- 前記支持体が銅からなることを特徴とする請求項1乃至8のいずれか1項に記載のQFNの製造方法。
- 前記支持体が30〜150μmであることを特徴とする請求項1乃至9のいずれか1項に記載のQFNの製造方法。
- 前記活性化処理が、10〜1×10−3Paの不活性ガス雰囲気中で、前記接合面が互いに対向するように、アース接地された一方の電極Aとそれぞれ接触させ、絶縁支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される前記電極Aと接触した前記接合面のそれぞれの面積が、前記電極Bの面積の1/3以下となるようにスパッタエッチング処理することを特徴とする請求項1乃至10のいずれか1項に記載のQFNの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011166215A JP2011211248A (ja) | 2011-07-29 | 2011-07-29 | Qfn用金属積層板を用いたqfnの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011166215A JP2011211248A (ja) | 2011-07-29 | 2011-07-29 | Qfn用金属積層板を用いたqfnの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329478A Division JP2008147237A (ja) | 2006-12-06 | 2006-12-06 | Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211248A true JP2011211248A (ja) | 2011-10-20 |
Family
ID=44941903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011166215A Pending JP2011211248A (ja) | 2011-07-29 | 2011-07-29 | Qfn用金属積層板を用いたqfnの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011211248A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094235A (zh) * | 2012-12-14 | 2013-05-08 | 华天科技(西安)有限公司 | 一种应用电镀工艺的aaqfn封装件及其制作工艺 |
WO2013157782A1 (en) * | 2012-04-16 | 2013-10-24 | Lg Innotek Co., Ltd. | Method of manufacturing chip package substrate amd method of manufacturing chip package |
KR101415489B1 (ko) | 2012-09-24 | 2014-08-06 | 창 와 일렉트로메터리얼 인컴퍼니 | 연성 기재의 패킹 제조 공정 및 그 구조 |
JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法 |
JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000019533A1 (fr) * | 1998-09-30 | 2000-04-06 | Toyo Kohan Co., Ltd. | Substrat plaque, destine a des cadres de montage, cadre de montage mettant en oeuvre un tel substrat, et procede de fabrication de ce cadre |
JP2001267461A (ja) * | 2000-03-23 | 2001-09-28 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003103694A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Metals Ltd | 積層体及びその製造方法、配線板の製造方法 |
JP2006222257A (ja) * | 2005-02-10 | 2006-08-24 | Toshiba Corp | 配線基板とその製造方法、およびそれを用いた半導体装置 |
-
2011
- 2011-07-29 JP JP2011166215A patent/JP2011211248A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000019533A1 (fr) * | 1998-09-30 | 2000-04-06 | Toyo Kohan Co., Ltd. | Substrat plaque, destine a des cadres de montage, cadre de montage mettant en oeuvre un tel substrat, et procede de fabrication de ce cadre |
JP2001267461A (ja) * | 2000-03-23 | 2001-09-28 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003103694A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Metals Ltd | 積層体及びその製造方法、配線板の製造方法 |
JP2006222257A (ja) * | 2005-02-10 | 2006-08-24 | Toshiba Corp | 配線基板とその製造方法、およびそれを用いた半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法 |
JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法 |
WO2013157782A1 (en) * | 2012-04-16 | 2013-10-24 | Lg Innotek Co., Ltd. | Method of manufacturing chip package substrate amd method of manufacturing chip package |
KR20130116657A (ko) * | 2012-04-16 | 2013-10-24 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 |
CN104247006A (zh) * | 2012-04-16 | 2014-12-24 | Lg伊诺特有限公司 | 制造芯片封装基板的方法和制造芯片封装的方法 |
KR101897069B1 (ko) * | 2012-04-16 | 2018-09-12 | 엘지이노텍 주식회사 | 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 |
KR101415489B1 (ko) | 2012-09-24 | 2014-08-06 | 창 와 일렉트로메터리얼 인컴퍼니 | 연성 기재의 패킹 제조 공정 및 그 구조 |
CN103094235A (zh) * | 2012-12-14 | 2013-05-08 | 华天科技(西安)有限公司 | 一种应用电镀工艺的aaqfn封装件及其制作工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345808B2 (ja) | 半導体装置の製造方法 | |
TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
JP2011211248A (ja) | Qfn用金属積層板を用いたqfnの製造方法 | |
US6663980B1 (en) | Clad plate for lead frames, lead frame using the same, and method of manufacturing the lead frame | |
US9236364B2 (en) | Package carrier and manufacturing method thereof | |
JP2010272737A (ja) | 半導体装置の製造方法 | |
US9917038B1 (en) | Semiconductor package with multiple molding routing layers and a method of manufacturing the same | |
KR100658023B1 (ko) | 회로 장치의 제조 방법 | |
JP2012216824A (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP4408009B2 (ja) | 半導体装置用インターポーザの製造方法 | |
KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
JP2013069955A (ja) | 半導体装置、半導体装置の製造方法およびリードフレーム | |
JP2008147237A (ja) | Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法 | |
JP5105625B2 (ja) | 半導体パッケージユニットの製造方法 | |
JP2004063742A (ja) | 配線板、半導体パッケージ及びそれらの製造方法 | |
JP4623622B2 (ja) | 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法 | |
JP2004058578A (ja) | キャリア付き積層金属箔及びそれを用いたパッケージの製造方法 | |
TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
JP3801929B2 (ja) | 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法 | |
JP2006222331A (ja) | 集合回路材料および集合回路材料を用いた部品 | |
JP2006222332A (ja) | 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法 | |
JP2012074576A (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP3801928B2 (ja) | 抵抗層積層材および抵抗層積層材を用いた部品 | |
JP2005324466A (ja) | 低熱膨張積層材および低熱膨張積層材を用いた部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140411 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140509 |