JP2006222332A - 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法 - Google Patents

集合回路材料の製造方法および集合回路材料を用いた部品の製造方法 Download PDF

Info

Publication number
JP2006222332A
JP2006222332A JP2005035554A JP2005035554A JP2006222332A JP 2006222332 A JP2006222332 A JP 2006222332A JP 2005035554 A JP2005035554 A JP 2005035554A JP 2005035554 A JP2005035554 A JP 2005035554A JP 2006222332 A JP2006222332 A JP 2006222332A
Authority
JP
Japan
Prior art keywords
circuit
layer
circuit material
collective circuit
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005035554A
Other languages
English (en)
Inventor
Kinji Saijo
謹二 西條
Kazuo Yoshida
一雄 吉田
Shinji Osawa
真司 大澤
Koji Nanbu
光司 南部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Priority to JP2005035554A priority Critical patent/JP2006222332A/ja
Publication of JP2006222332A publication Critical patent/JP2006222332A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】1つまたは複数の同形状または類似形状の回路配線体が基材によって複数連なり、基材の全部または一部分を除去または分離することにより個別の回路配線体を構成することができる集合回路材料の製造方法、および集合回路材料を用いた部品の製造方法の提供。
【解決手段】5層のクラッド材料に金めっきを施し、これをマスクとして利用してエッチング加工を行い、集合回路材料を製造する。次に、異方性導電樹脂などの接合材を使ってICなどの半導体と接続し、樹脂を充填して固定した後、ダイシングして分離しウェハーレベルCSPとして用いる。
【選択図】図2

Description

本発明は、1つまたは複数の同形状または類似形状の回路配線体が基材によって複数連なり、基材の全部または一部分を除去または分離することにより個別の回路配線体を構成することができる集合回路材料の製造方法、および集合回路材料を用いる部品の製造方法に関する。
近年、CSP(チップスケールパッケージ)の発展型としてウェハーレベルでのCSPが各種提案されてきている。しかしながら多くのものはIC側に何らかの再配線工程を伴うことが必然となってきている。特許文献1には、5層のクラッド板を用いてプリント配線板を製造する方法が、特許文献2には、過剰な熱や圧力を加えることなく金属板同士を接合する方法が、それぞれ開示されている。
特願2000−561803号公報 特開平1−224184号公報
本発明は、1つまたは複数の同形状または類似形状の回路配線体が基材により複数連なり、基材の全部または一部分を除去または分離することにより個別の回路配線体を構成することができる集合回路材料の製造方法、および集合回路材料を用いる部品の製造方法を提供することを課題とする。
前記課題に対する第1の解決手段として本発明の集合回路材料の製造方法は、1つまたは複数の回路部位を基本構成単位として、この基本構成単位を基材の少なくとも一面に複数配置し、基材の少なくとも一部を除去または分離することによって基本構成単位を独立した回路として機能させる方法とした。または集合回路材料を形成する基材に複数の貫通する開口が配する方法とした。あるいは集合回路材料をクラッド材料により形成する方法とした。
前記課題に対する第2の解決手段として本発明の部品の製造方法は、上述のいずれかの集合回路材料を用いる方法とした。または集合回路材料を形成する基材により基本構成単位が接続される方法とした。または集合回路材料を形成する基材がエッチング処理により分離される方法とした。あるいはCSP、インターポーザ、ICパッケージ、プリント配線板用途のいずれかに適用する方法とした。
本発明の製造方法においては、以下に説明するように、集合回路材料の基材部位を全部または一部除去することにより基本構成回路が完成するため、再配線のような余分で複雑な工程を必要とせず、またウェハーをダイシングする前に一括して回路配線処理を行いうるためハンドリングなどの手間を回避することが可能であり、高い生産性を得ることができる。さらに本発明の製造方法では、基材がほぼ全面に接続されている状態ではICなどの集合回路素材を電気的、機械的に保護し、高い信頼性を持たせることができる。本発明の部品の製造方法はCSP、インターポーザ、ICパッケージ、プリント配線板用途などに好適である。
以下に、本発明の製造方法を説明する。図1は、本発明の製造方法を用いた集合回路材料の一実施形態を示す概略断面図であり、平板状の材料層16に回路材料などの一部となる凸状の部位を一個またはそれ以上まとめて配置して基本となる構成部位を形成させ、この基本構成部位をさらに複数基材の少なくとも一面に配置した構造の例を示している。なお各面での構成部位の配置や形状などは異なっていてもよい。図1には異なる形状の凸状部位19およびめっき部位17が基材上下にそれぞれ配設されいる例が示されている。集合回路材料は、プレス成形などにより直接的に形成して必要なめっき処理などを施すことによって製造することも可能であるし、凸状部位をプレス成形などにより形成してろう材などによって接合し必要なめっき処理などを施すことによっても製造することができる。図2は、図1の形態を実現するための一実施形態として、クラッド材料を用いる場合の概略断面図が示されており、凸状部位19がめっき部位11と材料層12、13、14、15の5層で成り立っていることを示している。また図1の形状はクラッド材料によらなくとも形成することは可能である。図3は、図2に示されている形態の集合回路材料を製造するための5層の材料層12、13、14、15、16からなるクラッド材料10を開示している。
クラッド材料10は、例えば活性化接合法によって製造することができる。クラッド材料10を形成する5層の材料層が全て板材である場合について、まず材料層12、13が共に板材である場合の活性化接合法を用いたクラッド材料の製造方法について説明する。図10に示すように、真空槽52内において、巻き戻しリール62に設置された材料層12の接合予定面側を、活性化処理装置70で活性化処理する。同様にして巻き戻しリール64に設置された材料層13の接合予定面側を、活性化処理装置80で活性化処理する。
活性化処理は、以下のようにして実施する。すなわち、真空槽52内に装填された材料層12および13をそれぞれアース接地された一方の電極Aと接触させ、絶縁支持された他の電極Bとの間に、10〜1×10−3Paの極低圧不活性ガス雰囲気中で、1〜50MHzの交流を印加してグロー放電を行わせ、グロー放電によって生じたプラズマ中に露出される電極Aと接触した材料層12、13のそれぞれの接合予定面側の面積が、実効的に電極Bの面積の1/3以下となるようにスパッタエッチング処理する。不活性ガスとしては、ヘリウム、アルゴン、ネオン、キセノン、クリプトンなどやこれらを含む混合体を適用することができる。好ましくはアルゴンである。なお不活性ガス圧力が1×10−3Pa未満では安定したグロー放電が行いにくく高速エッチングが困難であり、10Paを超えると活性化処理効率が低下する。印加する交流は、1MHz未満では安定したグロー放電を維持するのが難しく連続エッチングが困難であり、50MHzを超えると発振し易く電力の供給系が複雑となり好ましくない。また、効率よくエッチングするためには電極Aと接触した材料層12、13のそれぞれの面積を実効的に電極Bの面積より小さくする必要があり、実効的1/3以下とすることにより充分な効率でエッチング可能となる。
その後、活性化処理された材料層12、13を積層接合する。積層接合は、材料層12、13の接合予定面側が対向するようにして両者を当接して重ね合わせ圧接ユニット60で冷間圧接を施すことによって達成される。この際の積層接合は低温度で可能であり、材料層12、13ならびに接合部に組織変化や合金層の形成などといった悪影響を軽減または排除することが可能である。Tを材料層12、13の温度(℃)とするとき、0℃<T<300℃で良好な圧接状態が得られる。0℃以下では特別な冷却装置が必要となり、300℃以上では組織変化などの悪影響が生じてくるため好ましくない。また圧延率R(%)は、0.01%≦R≦30%であることが好ましい。0.01%未満では充分な接合強度が得られず、30%を超えると変形が大きくなり加工上好ましくない。より好ましくは、0.1%≦R≦3%である。さらに好ましくは、1%<R≦3%である。
このように積層接合することにより、所要の層厚みを有する2層構造のクラッド材料を形成することができ、巻き取りロール66に巻き取られる。さらに必要により所定の大きさに切り出してもよい。クラッド材料では、接合部位に各種の物理的性質を阻害するような合金などの生成を無くしたり抑えたりすることができるので、エッチング加工性や成形性などが優れており、選択エッチング加工などには好適に用いることができる。またこのようにして製造されたクラッド材料に、必要により残留応力の除去または低減などのために問題が生じない範囲で熱処理を施してもよいし、さらに半田めっきなどの膜材などを積層してもよい。また上記活性化処理工程と積層接合工程の間にスッパタリング工程を入れて、材料層12、13の一方または双方にそれらと同種または異種のスパッタリング層を形成してもよい。
3層のクラッド材料は、例えば上記説明において、材料層12の代わりに材料層12−材料層13接合の2層のクラッド材料を用い、材料層13の代わりに材料層14を用いることにより製造することができる。同様にして4層の以上のクラッド材料も製造することができる。また少数層どうしのクラッド材料を接合することによっても製造することができる。なお材料層の一部がめっき層である場合、例えば材料層13、15がめっき層である場合には、材料層14に両面めっきを施して材料層13−材料層14−材料層15のめっき板を形成させてこれに材料層12、16をそれぞれ活性化接合することにより製造することなども可能である。
材料層の材質としては、集合回路材料を製造可能な素材で、回路を構成するのにふさわしい材質であれば特にその種類は限定されず、集合回路材料の用途により適宜選択して用いることができる。例えば、常温で固体である金属や、これらの金属のうち少なくとも1種類を含む合金や、これらの金属や合金を少なくとも1層有する積層体などの材質である。例えば導電性に優れた金属であれば、Cu、Alなどや、これらの金属のうち少なくとも1種類を含む導電性の優れた合金などを適用することができる。Cu系合金としては、JISに規定の無酸素銅、タフピッチ銅、リン青銅、黄銅や、銅ベリリウム系合金(例えば、ベリリウム2%、残部が銅の合金など)、銅銀系合金(例えば、銀3〜5%、残部が銅の合金など)など、Al系合金としては、JISに規定の1000系、3000系などのアルミニウム合金を適用することができる。
常温で固体である金属とは、例えば、Al、Mg、Fe、Ni、Co、Cu、Zn、Pb、Ti、Nb、W、Ag、Pt、Au、Moなどである。これらの金属のうち少なくとも1種類を含む合金には、例えば、JISに規定の合金なども含むことができ、合金鋼やステンレス鋼の他にも、Cu系合金では、無酸素銅、タフピッチ銅、りん脱酸銅、丹銅、黄銅、快削黄銅、すず入り黄銅、アドミラルティ黄銅、ネーバル黄銅、アルミニウム青銅、白銅など、Al系合金では、1000系、2000系、3000系、5000系、6000系、7000系など、Ni系合金では、常炭素ニッケル、低炭素ニッケル、ニッケル−銅合金、ニッケル−銅−アルミニウム−チタン合金、ニッケル−モリブデン合金、ニッケル−モリブデン−クロム合金、ニッケル−クロム−鉄−モリブデン−銅合金、ニッケル−クロム−モリブデン−鉄合金などがある。これらの金属や合金を少なくとも1層有する積層体とは、例えば、クラッド材、めっき材、蒸着膜材などであり、金属間化合物などの合金層も含めてもよい。
材料層の厚みは、集合回路材料を製造可能であれば特に限定はされず、集合回路材料の用途により適宜選定して用いることができる。材料層の厚みは、例えば1〜1000μmであることが好ましい。1μm未満では板材としての製造が難しくなり、1000μmを超えると重くなりすぎる。より好ましくは、5〜500μmである。なお材料層は、電解箔や圧延箔などの板材であってもよいし、板材にめっきや蒸着などによる膜材を予め積層したものであってもよいし、クラッド材などの積層体でもよいし、さらに積層体に拡散処理などを施したものであってもよい。また材料層そのものがめっき層やスパッタ層などの膜材で形成されていてもよい。
クラッド材料の製造にはバッチ処理を用いることも可能である。すなわち真空槽内に予め所定の大きさに切り出された材料層を複数装填して活性化処理装置に搬送して垂直または水平など適切な位置に処理すべき面を対向または並置した状態などで設置または把持して固定して活性化処理を行い、さらに材料層を保持する装置が圧接装置を兼ねる場合には活性化処理後に設置または把持したまま圧接し、材料層を保持する装置が圧接装置を兼ねない場合にはプレス装置などの圧接装置に搬送して圧接を行うことにより達成される。なお活性化処理は、材料層を絶縁支持された一方の電極Aとし、アース接地された他の電極Bとの間で行うことが好ましい。
このようにして図3に示す5層のクラッド材料10を得ることができる。次に図2に示す集合回路材料21の製造方法について説明する。クラッド材料10を集合回路材料21の製造に用いる場合には、クラッド材料10の各材料層について、それぞれ加工性に適する特質をもたせることが可能である。例えば、エッチング加工ならば選択エッチング性などである。材料層12、14、16を同種の材料種とし、材料層13、15をそれらとは異なる同種の材料種とする。このとき材料層12、14、16に対して材料層13、15に選択エッチング性を有する材料を選択することができる。例えば、材料層12、14、16は銅系材料からなり、材料層13、15はニッケル系材料からなる場合などである。説明のために、クラッド材料層が銅とニッケルが交互に積層された5層構造からなるとする。すなわち、銅層−ニッケル層−銅層−ニッケル層−銅層の5層構造である。エッチング液として、銅系材料のエッチング加工に対して過硫酸アンモニウム、硫酸+過酸化水素水、アルカリエッチング液などを適宜選定して用い、銅系材料およびニッケル系材料のエッチング加工に対して塩化第二鉄または塩化第二銅のエッチング液などを適宜選択して用い、ニッケル材料のエッチング加工に対して市販のNi選択エッチング液(例えば、メルテックス社製N−950など)を用いることにより、ニッケル系材料をエッチングストップ層として機能させて銅系材料をエッチング加工することなどが可能である。
クラッド材料10の両面に、適切なマスク処理などを施すことよって金めっきを行うと図4のようになる。これにマスク処理を施して塩化第二鉄または塩化第二銅のエッチング液を用いて、銅系材料とニッケル系材料の部分すなわち材料層12、13の全厚み部分と材料層14の全厚みの一部分をエッチング加工により一括して除去すると図5のようになる。なお各層のエッチング加工はそれぞれ別工程で実施してもよい。この場合は上記のエッチング液を用いることにより銅系材料に対してはニッケル系材料が、ニッケル系材料に対しては銅系材料がそれぞれエッチングストップ層として機能し、精度よくエッチング加工をすることができる。次に、めっき部位11として金めっきをマスクとして機能させ、材料層14の残分と材料層12の部分をそれぞれ材料層15と材料層13をエッチグストップ層として機能させるような適切なエッチング液、例えば過硫酸アンモニウム、硫酸+過酸化水素水、アルカリエッチング液などをエッチング液として適宜選択して、エッチング処理を施すと図6のようになる。この際には材料層13はエッチングストップ層として機能しているため材料層12のみを精度よくエッチング加工することができる。この際の材料層14の残部のエッチング加工と材料層12のエッチング加工は別工程で実施してもよい。次にめっき部位11として金めっきをマスクとして機能させ、材料層15と材料層13を市販のNi選択エッチング液(例えば、メルテックス社製N−950など)を用いてエッチングすることにより図2のようになる。このようにして図2に示す集合回路材料21を製造することができる。
次に、この集合回路材料21を用いた部品の製造方法について説明する。集合回路材料21のめっき部位11に必要により異方性導電樹脂や半田などの接合材22を配して、平板状の集合回路素材24と接合する。集合回路素材24は、例えば、ウェハーやその一部などに形成されたICやアクティブまたはパッシブのディスクリート素子の集まりであったり、プリント配線板などであってもよい。接合材22は集合回路材料21と集合回路素材24の接点とを接合し電気的接続を達成するために用いられる。集合回路材料21と集合回路素材24を接合した状態でエポキシ樹脂などの樹脂の充填材23を充填することによって図7に示すような部品30が形成される。樹脂充填の際に充填効率を高めるために、集合回路材料21の基材16に予めエッチング加工などにより貫通する開口を設けておいてもよいし、パンチングメタルのような開口を有する基材16を用いて集合回路材料21を製造してもよい。集合回路材料がクラッド材料により形成されている場合には、複数のエッチング加工により異種材料接合部位のエッチング面に微小な凹凸が形成され、樹脂充填の祭にはアンカー効果を発揮して集合回路材料と樹脂との密着性を向上させることができる。
次に部品30の裏面のめっき部位17をマスクとして材料層16にエッチング処理を行うと図8のようになり、部品32を製造することができる。この段階では、各構成回路は、集合回路素材24、充填樹脂により機械的に接続はされているが、電気的には独立して作動させることが可能な状態となっており、独立の検査などができる。また露出した材料層15をエッチング加工により除去しておいてもよい。各構成回路をダイシングして個別に切り出すことによって、図9に示すように分離した部品34を製造することができる。なお必要により集合回路素材24の裏面やダイシング後の端面の保護を行ってもよい。このようにして製造された部品34をプリント配線板やハイブリッドICなどの構成部品として利用することが可能である。集合回路素材がウェハーまたはその一部である場合には、上述の部品はウェハーレベルCSPなどに対応することができる。また集合回路素材がパワーデバイスに多い縦型素子である場合には、ウェハー裏面側にも端子を配することにより対処することが可能である。
上記説明においては、金めっきを行うことによりマスク処理の一部を代替させると共に端子処理も兼ねているが、金めっきを行わずに他のマスク処理手段を用いて製造しても差し支えない。さらに部品の用途によってはめっき部位として金めっきを施さないで、材料層16を全部除去した部品も製造可能であり、材料層16を単にキャリアとして利用することもできる。また上記説明ではクラッド材料10を5層構造として説明したが、例えば銅系材料−ニッケル系材料−銅系材料などの3層構造であってもよい。3層材料の場合も、めっき部位として金めっきを行って材料層16の一部を残すことも、金めっきを行わず材料層16を残さずに除去することも可能である。またフリップチップ実装などに応用することも可能であるし、ボンディングパッドとしてICやディスクリート素子の配線に利用することもできる。この際にはクラッド材料をエッチング加工して集合回路材料を製造し、ダイシングされたICやディスクリート素子を適切な絶縁部材を挟んで固定し集合回路材料のボンディングパッド部にワイヤーボンディングを施すか、あるいは適切な接合部材を用いるなどしてフリップチップ実装を行った後に樹脂封止することにより、各種のICパッケージなどにも利用することができる。
以下に、実施例を図面に基づいて説明する。クラッド材料10として25μm厚Cu/1μm厚Ni/80μm厚Cu/1μm厚Ni/25μm厚Cuの5層構造のクラッド材料を製造し、表裏面にそれぞれ異なるパターンの金めっきを施した。次に選択エッチングを行い、約2mm×2mmの広さに6つの端子を持つ基本構成回路を2500(縦50×横50)個集合させた図2の形状の集合回路材料21を製造した。これに異方性導電樹脂を用いて、Siウェハー上に同サイズの2500個のパッシブ回路を形成させた集合回路素材24とを接合させて樹脂充填して部品30を形成した。次に部品30の裏面よりエッチング処理を行い基材16を加工して部品32を形成し、ダイシングして分離し部品34を製造した。この部品34を半田付けによりプリント配線板を製造した。
本発明の製造方法によると、集合回路材料の基材部位を全部または一部除去することにより基本構成回路が完成するため、再配線のような余分で複雑な工程を必要とせず、またウェハーをダイシングする前に一括して回路配線処理を行いうるためハンドリングなどの手間を回避することが可能であり、高い生産性を得ることができる。さらに本発明の製造方法では、基材がほぼ全面に接続されている状態ではICなどの集合回路素材を電気的、機械的に保護し、高い信頼性を持たせることができる。本発明の部品の製造方法はCSP、インターポーザ、ICパッケージ、プリント配線板用途などに好適である。
本発明の製造方法を用いたの集合回路材料の一実施形態を示す概略断面図である。 本発明の製造方法を用いたの集合回路材料の他の一実施形態を示す概略断面図である。 集合回路材料の製造に用いるクラッド材料の一実施形態を示す概略断面図である。 集合回路材料の製造過程の一実施形態を示す概略断面図である。 集合回路材料の製造過程の一実施形態を示す概略断面図である。 集合回路材料の製造過程の一実施形態を示す概略断面図である。 本発明の製造方法を用いたの部品の一実施形態を示す概略断面図である。 本発明の製造方法を用いたの部品の他の一実施形態を示す概略断面図である。 本発明の製造方法を用いたの部品のさらに他の一実施形態を示す概略断面図である。 クラッド材料の製造に用いるクラッド製造装置の一実施形態を示す概略断面図である。
符号の説明
10 クラッド材料
11 めっき部位
12 材料層
13 材料層
14 材料層
15 材料層
16 材料層
17 めっき部位
19 凸状部位
20 集合回路材料
21 集合回路材料
22 接合材
23 充填材
24 集合回路素材
30 部品
32 部品
34 部品
50 クラッド材料製造装置
52 真空槽
54 真空ポンプ
60 圧接ユニット
62 巻き戻しリール
64 巻き戻しリール
66 巻き取りロール
70 活性化処理装置
72 電極ロール
74 電極
80 活性化処理装置
82 電極ロール
84 電極
A 電極A
B 電極B

Claims (7)

  1. 1つまたは複数の回路部位を基本構成単位として、この基本構成単位を基材の少なくとも一面に複数配置し、基材の少なくとも一部を除去または分離することによって基本構成単位を独立した回路として機能させることができるように構成することを特徴とする集合回路材料の製造方法。
  2. 基材に複数の開口が配することを特徴とする請求項1に記載の集合回路材料の製造方法。
  3. 集合回路材料がクラッド材料により形成することを特徴とする請求項1または2に記載の集合回路材料の製造方法。
  4. 請求項1〜3のいずれかの集合回路材料を用いることを特徴とする部品の製造方法。
  5. 集合回路材料を形成する基材により基本構成単位が接続することを特徴とする請求項4に記載の部品の製造方法。
  6. 集合回路材料を形成する基材がエッチング処理により分離することを特徴とする請求項4に記載の部品の製造方法。
  7. CSP、インターポーザ、ICパッケージ、プリント配線板用途のいずれかに適用することを特徴とする請求項4〜6のいずれかに記載の部品の製造方法。
JP2005035554A 2005-02-14 2005-02-14 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法 Pending JP2006222332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005035554A JP2006222332A (ja) 2005-02-14 2005-02-14 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005035554A JP2006222332A (ja) 2005-02-14 2005-02-14 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法

Publications (1)

Publication Number Publication Date
JP2006222332A true JP2006222332A (ja) 2006-08-24

Family

ID=36984414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005035554A Pending JP2006222332A (ja) 2005-02-14 2005-02-14 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法

Country Status (1)

Country Link
JP (1) JP2006222332A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147237A (ja) * 2006-12-06 2008-06-26 Toyo Kohan Co Ltd Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147237A (ja) * 2006-12-06 2008-06-26 Toyo Kohan Co Ltd Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法

Similar Documents

Publication Publication Date Title
JP2002198462A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6663980B1 (en) Clad plate for lead frames, lead frame using the same, and method of manufacturing the lead frame
CN102194763A (zh) 半导体元件搭载用基板及其制造方法
TW201246414A (en) Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
JP2011211248A (ja) Qfn用金属積層板を用いたqfnの製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
US6838318B1 (en) Clad plate for forming interposer for semiconductor device, interposer for semiconductor device, and method of manufacturing them
JP2001267461A (ja) 半導体装置の製造方法
JP2006222332A (ja) 集合回路材料の製造方法および集合回路材料を用いた部品の製造方法
JP2006222331A (ja) 集合回路材料および集合回路材料を用いた部品
JP2006159797A (ja) 空洞構造形成体、および空洞構造形成体に用いる空洞構造形成材と、空洞構造形成材に用いる積層材、並びに空洞構造体を用いた部品
JP2018204066A (ja) 電極形成方法及び半導体素子電極構造
JP2004058578A (ja) キャリア付き積層金属箔及びそれを用いたパッケージの製造方法
JP4623622B2 (ja) 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法
JP3801929B2 (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP5105625B2 (ja) 半導体パッケージユニットの製造方法
JP3801928B2 (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JP2008147237A (ja) Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法
JP2003243794A (ja) 抵抗板積層材および抵抗板積層材を用いた部品
JP2006245153A (ja) 太陽電池用電極接続線材及びその線材によって接続された太陽電池
JP2014086686A (ja) 半導体素子搭載用基板
JP2005324466A (ja) 低熱膨張積層材および低熱膨張積層材を用いた部品
JP4276016B2 (ja) 低熱膨張積層板およびその製造方法
JP5527586B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016