JP5527586B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP5527586B2
JP5527586B2 JP2009286292A JP2009286292A JP5527586B2 JP 5527586 B2 JP5527586 B2 JP 5527586B2 JP 2009286292 A JP2009286292 A JP 2009286292A JP 2009286292 A JP2009286292 A JP 2009286292A JP 5527586 B2 JP5527586 B2 JP 5527586B2
Authority
JP
Japan
Prior art keywords
layer
plating
pattern
wiring pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009286292A
Other languages
English (en)
Other versions
JP2011129681A (ja
Inventor
貴紀 西田
聡 磯田
正幸 小平
光泰 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2009286292A priority Critical patent/JP5527586B2/ja
Publication of JP2011129681A publication Critical patent/JP2011129681A/ja
Application granted granted Critical
Publication of JP5527586B2 publication Critical patent/JP5527586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、SAW圧電体素子を搭載してSAWデバイスを構成した場合に、表面弾性波用のフィルタ機能を確保することが可能な樹脂製の多層配線基板に関し、特には通信モジュール用の多層配線基板に関する。
近年、携帯電話等の移動通信機器の小型化・薄型化・高性能化に伴い、高周波フィルタとしてのSAW(Surface Acoustic Wave:表面弾性波)デバイスの小型化・薄型化・高周波化が進んでいる。これに伴い、SAWデバイスを構成する配線基板にも、高密度化に加え、薄型化におけるフィルタ機能を確保するために配線パターン表面の平滑化が要求されている。
従来のSAWデバイスとしては、基体の一方主面側(活性面側)に機能素子領域と入出力電極とを有するSAW圧電体素子を、基体の一方主面側(活性面側)を配線基板側に向けて、フェイスダウンで接続端子にフリップチップ実装してSAWフィルタを構成したものがある(特許文献1)。また、配線基板上にSAW圧電体素子をフリップチップ実装し、SAW圧電体素子の活性面上に封止樹脂の流れを堰き止めるために設ける堰き止め手段を備えたものがある(特許文献2)。
特開平11−097479号公報 特開2006−211612号公報
しかしながら、特許文献1及び2のSAWデバイスを構成する配線基板では、SAW圧電素子を搭載する面の配線パターンの表面凹凸については考慮されていない。近年では、移動体通信機器の高周波化(例えば、0.45〜4.0GHz)とともに、一層の小型化・薄型化が進んでおり、フェイスダウンでフリップチップ接続されたSAW圧電素子の活性面(表面弾性波の振動部分)と配線基板表面の配線パターンとの隙間に形成される振動空間が、より狭く(例えば、10μm程度以下)なるように設計される傾向がある。
一方、従来の多層配線基板は、コア基板となる薄型の配線基板の両側に、絶縁樹脂層と銅箔を積層した後、めっきにより層間接続を形成し、その後、エッチングにより配線パターンを形成するのが一般的である。この場合は、最終的に表層となる第1層配線パターンが、銅箔とその上に層間接続により生じるめっき層とを有することになる。この層間接続により生じるめっき層は、銅箔上の凹凸を成長させ易いので、銅箔単体の場合に比べて、表面突起の高さが拡大し易い。表層である第1層配線パターンは、通常はさらに表面に保護めっきを形成するため、表面突起の高さがさらに拡大することになる。また、表層となる第1層導体層の厚みが、層間接続により生じるめっき層によって厚くなるため、微細パターンの形成に不利になる。ハーフエッチングや研磨等で、第1層導体層の厚みを減らすことも可能であるが、この場合は、導体層表面の表面突起の高さが拡大する。
上記のように、SAW圧電体素子を搭載してSAWデバイスを構成するために、従来の多層配線基板を用いると、層間接続により生じるめっき層またはハーフエッチングや研磨の影響によって、表層の第1層配線パターンの表面突起が高くなるため、表面突起とSAW圧電素子の活性面が接触することがあり、フィルタとしての機能を確保できない問題があった。また、ハーフエッチングや研磨を行なわない場合は、表層の第1層導体層の厚みが厚いため、表面突起が高いうえ、微細パターンの形成が困難となる問題があった。
本発明は、上記問題点に鑑みなされたものであり、電子部品素子搭載領域内に配置された表層の配線パターンを、金属箔のみで構成される導体層を回路加工して形成し、表面突起が高くならないようにすることで、SAW圧電体素子を搭載してSAWデバイスを構成した場合に、表面弾性波用のフィルタ機能を確保することが可能であり、しかも、めっきによる層間接続と微細配線の形成によって、高密度化が可能な樹脂製の多層配線基板を提供することを目的とする。
本発明は、以下のものに関する。
1. 表層に形成された第1層配線パターンと、この第1層配線パターンの下に配置された絶縁樹脂層及びこの絶縁樹脂層の下に配置された高層側の配線パターンを有する少なくとも1層の配線層と、を有する多層配線基板であって、前記第1層配線パターンは、SAW圧電体素子をフェイスダウンで接続する複数の接続端子と、この接続端子以外の表層パターンとを有し、前記複数の接続端子に跨って、前記SAW圧電体素子を搭載する電子部品素子搭載領域が設けられるとともに、この電子部品素子搭載領域内に配置される前記表層パターンが、金属箔のみで構成される導体層を回路加工して形成される多層配線基板。
2.上記1において、電子部品素子搭載領域内に配置される表層パターンの表面突起の高さが8μm以下である多層配線基板。
3.上記1または2において、接続端子及び表層パターンを含む第1層配線パターン上に、保護めっきが形成され、前記保護めっきが、ニッケルめっきまたはニッケルめっきと金めっきまたはニッケルめっきとパラジウムめっきと金めっきにより形成される多層配線基板。
4.上記1から3の何れかにおいて、第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続を有し、この層間接続がめっきで形成される多層配線基板。
5.上記1から4の何れかにおいて、表層パターンまたは接続端子が、第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続の直上に形成される多層配線基板。
本発明によれば、電子部品素子搭載領域内に配置された表層の配線パターンを、金属箔のみで構成される導体層を回路加工して形成し、表面突起が高くならないようにすることで、SAW圧電体素子を搭載してSAWデバイスを構成した場合に、表面弾性波用のフィルタ機能を確保することが可能であり、しかも、めっきによる層間接続と微細配線の形成によって、高密度化が可能な樹脂製の多層配線基板を提供することができる。
本発明の多層配線基板及びこれを用いて作製した通信モジュールの断面図を示す。 本発明の多層配線基板の断面図を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。 本発明の多層配線基板の製造工程の一部を示す。
本発明の多層配線基板の一形態としては、図1、図2に示すように、表層に形成された第1層配線パターン8と、この第1層配線パターン8の下に配置された絶縁樹脂層9、12、15及びこの絶縁樹脂層9、12、15の下に配置された高層側の配線パターン11、14、17を有する少なくとも1層の配線層と、を有する多層配線基板1であって、前記第1層配線パターン8は、電子部品素子3を接続する複数の接続端子5と、この接続端子5以外の表層パターン40とを有し、前記複数の接続端子5に跨って、前記電子部品素子3を搭載する電子部品素子搭載領域41が設けられるとともに、この電子部品素子搭載領域41内に配置される前記表層パターン40が、金属箔A19のみで構成される第1層導体層30(図4に示す。)を回路加工して形成され、前記接続端子5及び表層パターン40を含む第1層配線パターン8上に、保護めっき22が形成される多層配線基板1が挙げられる。
本発明において、配線パターンとは、導体層を回路加工して形成された接続端子や表層パターン等をいう。導体層とは、絶縁樹脂層の表面に設けられ、金属箔のみまたは金属箔とその上の層間接続の際に生じるめっき層とで構成される、回路加工前の状態のものをいう。層間接続の際に生じるめっき層とは、例えば、コンフォーマル工法において、ビア内に層間接続のためのフィルドビアめっき等を行なうと、表面の金属箔上にもフィルドビアめっき等が形成され、表面の導体の厚みが厚くなるが、このときの金属箔上に形成されたフィルドビアめっき等のことをいう。また、第1層配線パターンとは、上記の配線パターンのうち、電子部品素子を搭載する側の表層(第1層)に設けられる配線パターンをいう。また、高層側の配線パターンとは、第1層配線パターンよりも、図1、図2においては下方に形成された配線パターンをいい、第1層配線パターンに対しては、第2層配線パターン以降の配線パターンをいう。また、配線層とは、絶縁樹脂層と配線パターンの両者によって形成される層をいう。
本発明において、絶縁樹脂層とは、各層間及び同一層内の配線パターン同士の電気的な絶縁を図るものであるとともに、各層の導体を貼り合わせたり、各層の配線パターンの支持体になるものである。一般の電子部品素子搭載用基板の製造において使用される一般的なものを使用することができる。例えば、熱硬化性樹脂プリプレグ、高分子量エポキシ樹脂を主成分としたものやBTレジンを主成分とする熱硬化タイプの液状やシート状の絶縁樹脂層を使用することができる。熱硬化性樹脂プリプレグとしては、高分子量エポキシ樹脂を主成分としたGEA−679FG(日立化成工業株式会社製、商品名)やBTレジンを主成分としたGHPL−830NX Type A(三菱ガス化学株式会社製、商品名)等が、液状接着剤としては、SFX513(信越化学工業株式会社製、商品名)等が、シート状接着剤としては、AS−3000、AS2600W(何れも日立化成工業株式会社製、商品名)、電子部品用高性能接着シート TAS(東レ株式会社製、商品名)等が例示できるが、これらに限定されるわけではない。絶縁樹脂層は、1種類のものを単独で用いても良いし、2種類以上をシート状のものは重ねて、液状のものは混合して用いても良い。
本発明の多層配線基板は、電子部品素子を搭載するための基板として用いることができるものである。本発明において、電子部品素子とは、半導体素子、SAW圧電素子、PA(パワーアンプ)素子などのフリップチップ接続やワイヤーボンド接続によって、配線基板上の接続端子に接続される表面実装型の電子部品素子をいう。本発明の多層配線基板は、第1層配線パターンが高密度で、その上に形成される保護めっきが平滑表面を有するという特徴を有する。このため、電子部品素子を、フリップチップ接続またはワイヤーボンド接続して搭載する用途であれば、特に限定はないが、例えばSAW圧電素子もしくはPA(パワーアンプ)素子を搭載して、いわゆるSAWフィルタパッケージもしくはPAモジュールなどの通信モジュールを形成するための部材として、主に携帯電話などの通信モジュールでベアチップ実装用途に用いられるのが望ましい。
図1、図2に示すように、第1層配線パターン8は、電子部品素子3を接続する複数の接続端子5と、この接続端子5以外の表層パターン40とを有している。接続端子5とは、多層配線基板1の表層に設けられる第1層配線パターン8のうち、一般の電子部品素子実装用基板で用いられるものと同様に、バンプやワイヤーボンドによって、電子部品素子3と電気的接続を行なうための端子である。また、表層パターン40とは、多層配線基板1の表層に設けられる第1層配線パターン8のうち、接続端子5以外に設けられる配線パターンをいう。いわゆるグランド強化のための配線パターンのほか、接続端子同士を電気的に接続するために引き回される配線パターン等が挙げられる。
図1、図2に示すように、複数の接続端子5に跨って、電子部品素子3を搭載する電子部品素子搭載領域41が設けられる。1個の電子部品素子3は、多層配線基板1と接続する接続電極(図示しない。)を複数有しており、それぞれの接続電極を、多層配線基板1上の接続端子5に接続すると、電子部品素子3が複数の接続端子5に跨って搭載される。本発明において、電子部品素子搭載領域41とは、電子部品素子3が多層配線基板1上に搭載される場合に、多層配線基板1の表面と垂直方向に、電子部品素子3を多層配線基板1上に、投影した領域をいう。
図1、図2に示すように、電子部品素子搭載領域41内に配置される表層パターン40が、金属箔A19のみで構成される第1層導体層30を回路加工して形成される。第1層導体層30とは、電子部品素子3を搭載する側の表層(第1層)に設けられる導体層であり、金属箔A19のみで構成されている。この図1、2において、電子部品素子搭載領域41内に配置される表層パターン40は、いわゆるグランド強化のために設けられている。
本発明に用いる金属箔Aとしては、一般の電子部品素子実装用基板に用いられるものを使用することができるが、電気特性や回路加工性等の点から、特には銅箔が望ましい。また、銅箔の表面突起の高さが、8μm以下の表面平滑性を有するものが望ましい。このような銅箔を用いれば、この銅箔の表面粗さを維持するように回路加工することで、得られる配線パターンは、表面突起の高さが8μmを超えるものの発生を抑制することができる。さらに、配線パターン上に保護めっきを形成した場合でも、保護めっきの表面は、銅箔の表面粗さと同等の平滑性を維持できる。このような銅箔としては、3EC−VLP−12(三井金属鉱業株式会社製、商品名)等が例示できる。また、金属箔は、アルミニウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔、または銅箔にアルミニウム、ニッケル、銀、金等の金属をめっきや蒸着したものに置き換えることができる。また、銅箔が、厚さ1〜18μmの銅箔であるのが望ましい。これにより、ライン/スペースが、30μm/30μm以下の高密度配線パターンを形成するのが容易となる。
回路加工の方法としては、一般の電子部品素子実装用基板に用いられる回路形成方法によって行なうことができる。このような回路形成方法として、サブトラクト法、セミアディティブ法等が挙げられる。
表層パターンは、金属箔Aのみで構成される第1層導体層を回路加工して形成されるので、金属箔Aの表面状態の品質がそのまま維持されている。これは、表層パターンの上部には、めっきによる層間接続を形成する際にも、層間接続の際に生じるめっき層が形成されないためである。このため、層間接続の際に生じるめっき層により、金属箔Aの表面突起が成長して高くなったり、新たに発生することがない。したがって、表面突起の高さが低く、その発生数も少ない表層パターンを形成することができる。ここで、層間接続の際に生じるめっき層とは、例えば、コンフォーマル工法において、ビア内に層間接続のためのフィルドビアめっき等を行なうと、表面の金属箔上にもフィルドビアめっきが形成され、表面の導体の厚みが厚くなるが、このときの金属箔上に形成される層間接続のためのめっき(この場合はフィルドビアめっき)のことをいう。
また、図1、図2に示すように、金属箔A19上には、層間接続の際に生じるめっき層31が形成されない。このため、微細パターンの形成が容易となり、高密度化に対応できる。また、微細パターンを形成する場合でも、それに応じた厚みの金属箔A19を選択すればよく、ハーフエッチングや研磨等によって厚みを薄くする必要がないので、第1層導体層30の表面状態が、金属箔A19の表面状態のまま維持できる。なお、ハーフエッチングとは、回路加工によって配線パターンを形成する前に、エッチングによって導体厚みを薄くしておき、微細な回路加工を容易にするための処理をいう。このため、ハーフエッチングや研磨等によって、表面凹凸が拡大して表面突起が成長したり、新たに発生するのを抑制できる。したがって、金属箔A19の表面平滑性をほぼそのまま利用することができ、表面突起の高さが低く、その発生数も少ない表層パターン40を形成することができる。
図1、図2に示すように、接続端子5及び表層パターン40を含む第1層配線パターン8上に、保護めっき22が形成される。本発明において、保護めっき22とは、配線パターンを保護して、腐食を抑制したり、フリップチップ接続性やワイヤーボンド接続性を付与するため、回路形成後の配線パターンの上部に設けられるめっき層をいう。保護めっきとして、ニッケルめっきまたはニッケルめっきと金めっきとを有するのが望ましい。ニッケルめっき上にパラジウムめっきを行なってから金めっきを行なうのが、腐食を抑制し、電子部品素子3との接続信頼性を向上できる点でさらに望ましい。金めっきの代わりに銀めっきを用いてもよい。これらのめっき方法としては、電子部品素子実装用基板で用いられる無電解めっきや電気めっき、置換めっきを用いることができる。
本発明の多層配線基板は、第1層配線パターンの表面が平滑なので、表層パターンを含む第1層配線パターン上に保護めっきを形成する場合でも、その上に形成する保護めっきの表面も平滑性を維持することができる。電子部品素子としてSAW圧電素子を搭載する場合、表層パターンが、電子部品素子搭載領域内のSAW圧電素子の活性面(表面弾性波の振動部分)の下方領域に形成された場合でも、接続端子以外のパターン上の保護めっきの表面突起が、SAW圧電素子の下面(活性面)と接触するのを抑制できる。このため、SAW圧電素子のフィルタ機能を確保し易くすることができる。また、保護めっきを行なった後でも、表面平滑性に優れた接続端子を形成できるので、フリップチップ接続性やワイヤーボンド接続性に優れる多層配線基板を提供できる。
電子部品素子搭載領域内に配置される表層パターンの表面突起の高さが8μm以下であるのが望ましい。本発明において、表面突起とは、表面の凹凸のうち、基準面に対して凸の部分をいう。表面突起の高さや発生数は、1μm程度の分解能を有する光学顕微鏡を用い、焦点深度によって測定することができる。即ち、表層パターンの表面突起以外の平坦な位置の表面に焦点を合わせてこれを基準面とし、次に、表面突起の頂点に焦点を合わせ、表面突起と基準面の焦点位置との差異を表面突起の高さとして測定することができる。なお、例えば、0.45〜4.0GHzの高周波領域に用いるSAWデバイスでは、小型化・薄型化の要求から、多層配線基板に搭載されるSAW圧電素子の下面(活性面)と、多層配線基板1の表層パターン上の保護めっきとの間に設ける隙間(振動空間)が10μm程度になるように設計される場合がある。このため、SAW圧電素子を搭載する面の表層パターン上の保護めっき22の表面突起の高さが、10μmに近いかそれ以上であると、表層パターン上の保護めっきとSAW圧電素子が電気的に繋がる恐れがあり、フィルタとして機能しない。したがって、表層パターン上の保護めっきの表面突起の高さが8μm以下の表面平滑性を有するように調整すれば、0.45〜4.0GHz程度の高周波のSAWフィルタ用の基板として用いられた場合に、フィルタ機能を確保するのに有効である。
第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続を有し、この層間接続がめっきで形成されるのが、高密度な層間接続構造を形成できる点で望ましい。本発明の多層配線基板は、めっきで層間接続を形成しても、第1層配線パターンの上部には、層間接続の際に生じるめっき層が形成されない。このため、このような層間接続の際に生じるめっき層により、金属箔Aの表面突起が成長して高くなったり、新たに発生することがない。したがって、表面突起の高さが低く、その発生数も少ない表層パターンを形成することができる。
本発明において、層間接続とは、絶縁樹脂層に設けられた層間接続孔を介して、各層の配線パターン同士を電気的に接続するものをいう。めっきとしては、通常の無電解銅めっきや電解銅めっきのほか、いわゆるフィルドビアめっきを用いることができる。通常のめっきの場合、層間接続の直上に配線パターンを形成しようとすると、めっき後の層間接続孔に穴埋樹脂を充填し、蓋めっきを行なってから、回路形成する必要があるが、フィルドビアめっきを用いると、穴埋や蓋めっきを行なうことなく、層間接続の直上に配線パターンを形成することができる点で望ましい。フィルドビアめっきとしては、例えば、一般の電子部品素子実装用基板に用いられる電解銅めっきを用いたフィルドビアめっきが挙げられる。
本発明において、フィルドビアとは、フィルドビアめっきにより形成される層間接続であり、層間接続孔の内部がフィルドビアめっきにより形成された金属で充填されているものをいう。フィルドビアは、絶縁樹脂層をレーザー等により加工して、直径1μmから300μm程度の層間接続孔を形成した後、この層間接続孔を、フィルドビアめっきで満たすことにより形成することができる。
表層パターンまたは接続端子が、第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続の直上に形成されるのが望ましい。これにより、接続端子または表層パターンと層間接続とを電気的に接続するための、配線パターンや層間接続ランドを設ける必要がないので、高密度化が可能になる。本発明は、第1層配線パターンが、金属箔Aのみで構成される第1層導体層を回路加工して形成されるので、層間接続を形成した場合でも、表層パターンや接続端子の表面は、金属箔Aの表面状態を維持している。このため、層間接続の直上に形成されたとしても、表面突起の高さが低く、その発生数も少ない表層パターンや接続端子を形成することができる。
以下、図3から図9を用いて、本発明の実施例について説明するが、本発明はこれらの実施例に限定されるものではない。
まず、図3に示すように、ガラスエポキシ材に厚さ12μmの銅箔(金属箔38)を張り合わせた銅張積層板25(日立化成工業株式会社製 MCL−E−67)の両側に、その銅張積層板25の銅箔(金属箔38)よりもひとまわり小さい金属箔A19として、厚さ12μmの銅箔(三井金属鉱業株式会社製 3EC−VLP−12)の光沢面が銅張積層板25の銅箔(金属箔38)に対向するように配置した。その外側に第1絶縁樹脂層9として、プリプレグ(日立化成工業株式会社製 GEA−679FG)と、その外側に金属箔B20として厚さ5μmの極薄銅箔に厚さ18μmのキャリア銅箔が貼りあわされたキャリア付極薄銅箔(三井金属鉱業株式会社製 MT18SDH5)を、5μmの極薄銅箔の粗化面が第1絶縁樹脂層9と接着するように構成し、真空ホットプレスにて積層し、18μmのキャリア銅箔を剥がすことで積層板a26を形成した。絶縁樹脂層厚さとしては、多層配線基板1の仕上り厚さ要求により任意に決定することができる。
次に、図4に示すように、この積層板a26の両外側の銅箔(金属箔B20)にエッチング法により直径100μmの開口を有するコンフォーマルマスクを形成した。このコンフォーマルマスクの開口は、金属箔A19との層間接続をとり、かつフリップチップ接続用のバンプ4が配置される位置に形成される。レーザー加工により第1層間接続孔29となる非貫通孔を設け、銅箔(金属箔B20)上及び非貫通孔(第1層間接続孔29)内部にパラジウムコロイド触媒であるHS201B(日立化成工業株式会社製、商品名)を使用して触媒核を付与後、CUST2000(日立化成工業株式会社製、商品名)を使用して厚さ1μmの下地無電解めっき層を形成し、非貫通孔(第1層間接続孔29)を電解フィルドビアめっき液によるフィルドビアめっき21aにより充填し、第1フィルドビア10を形成した。フィルドビアめっき21aにより、層間接続の際に生じるめっき層31の厚さとしては20μmであった。
次に、図5に示すように、両外側の導体(第2層導体層33)に所定の配線パターンをエッチング法により形成し、得られた配線パターン(第2層配線パターン11)の表面を粗化処理液マルチボンドMB−100(日本マクダーミッド株式会社製、商品名)で粗化する。次いで、第2絶縁樹脂層12としてプリプレグ(日立化成工業株式会社製 GEA−679FG)と、その外側に金属箔C23として厚さ5μmの極薄銅箔に厚さ18μmのキャリア銅箔が貼りあわされたキャリア付極薄銅箔(三井金属鉱業株式会社製 MT18SDH5)を、5μmの極薄銅箔の粗化面が第2絶縁樹脂層12と接着するように構成し、真空ホットプレスにて積層し、18μmのキャリア銅箔を剥がすことで積層板b27を形成した。絶縁樹脂層厚さとしては、多層配線基板1の仕上り厚さ要求により任意に決定することができる。
次いで、図6に示すように、積層板b27に第2層間接続孔32となる非貫通孔を設け、フィルドビアめっき21bにより、第3層導体層35と層間接続をとりかつフリップチップ接続用のバンプ4が配置される位置に、第2フィルドビア13を形成した。
配線パターンの形成、積層板の形成、フィルドビアの形成をする工程を繰り返すことにより、図7に示すように、銅張積層板25の両側に、片側4層の配線パターンまたは導体層を有し、全てのフィルドビアが直上に形成されたフルスタック構造の多層配線基板1を備えた積層板c36を形成した。本実施例では、片側4層の配線パターンを有する構造の多層配線基板1を構成したが、さらに、配線パターンの形成、積層板の形成、フィルドビアの形成をする工程を繰り返すことにより、片側5層以上の任意の層数の配線パターンを有する構造の積層板が形成できる。
図7、図8に示すように、銅張積層板25の金属箔38よりひとまわり小さい金属箔A19の端部またはそれより内側に設けた裁断部28で裁断することにより、銅張積層板25と上下各1枚の多層配線基板1とをそれぞれ分離し、2枚の多層配線基板1を得た。本実施例では、第4層導体37を形成後に裁断部28で裁断を行なったが、第2層導体層33を形成後ならびに第3層導体層35を形成後に幅の狭い金属箔A19の端部またはそれより内側に設けた裁断部28で裁断することにより、2層構造ならびに3層構造の積層板が形成できる。
次いで、図9に示すように、分離した多層配線基板1の最外層(第1層導体層30である金属箔A19及び第4層導体37)をエッチング法で回路加工することにより第1層配線パターン8及び第4層配線パターン17を形成した。このとき、第1層配線パターン8の一部を接続端子5となる部分として形成し、この接続端子5となる部分が、第1フィルドビア10の直上に配置されるようにした。即ち、フィルドビアがフルスタック構造で形成されており、これらのフィルドビアの直上の最も表層には、金属箔A19を回路加工して形成される接続端子5となる部分が配置される。
次に、図9に示すように、接続端子5となる部分及び裏面電極7となる部分を除く所定の領域に、ソルダーレジスト18を形成した。その後、保護めっき22として、厚さ10μmの無電解ニッケルめっき上に厚さ0.03μmの無電解パラジウムめっきを行い、パラジウムめっきの上に厚さ0.05μmの無電解金めっきを行い、接続端子5及び裏面電極7を形成して多層配線基板1を完成させた。
(比較例)
電子部品素子3搭載面の配線パターンを、金属箔A19により形成した第1層配線パターン8で形成するのではなく、金属箔D24と層間接続の際に生じるめっき層31とを有する第4層導体37を回路加工して形成した第4層配線パターン17によって形成した。その後、接続端子5となる部分を含む第4層配線パターン17上に保護めっき22を行い、接続端子5を形成した。以下、工程を示す。
実施例と同様にして、配線パターンの形成、積層板の形成、フィルドビアの形成をする工程を繰り返すことにより、図7に示すように、銅張積層板25の両側に、片側4層の配線パターンを有する多層配基板1を備えた積層板c36を形成した。
次に、第4層導体37に対して、ハーフエッチングを行なった。このハーフエッチングの目的は、比較例では、金属箔A19よりも厚い第4層導体37によって、微細な接続端子5となる部分を形成する必要があるため、第4層導体37の厚みを薄くしておき、微細な回路加工を行い易くするためである。第4層導体37の厚みは、金属箔D24の厚さ(5μm)とフィルドビアめっき21cによって層間接続の際に生じるめっき層31の厚さ(20μm)との和でありおよそ25μmであった。ハーフエッチング量は、第4層導体37の厚さを金属箔A19と同等の厚さにするため13μmとし、残った第4層導体37の厚みは、金属箔A19と同等の12μmであった。
次に、図7、図8に示すように、幅の狭い金属箔A19の端部またはそれより内側に設けた裁断部28で裁断することにより、銅張積層板25とその上下各1枚の多層配線基板1とを分離し、2枚の多層配線基板1を得た。
次いで、図9に示すように、分離した多層配線基板1の最外層(第1層導体層30である金属箔A19及び第4層導体37)をエッチング法で回路加工することにより第1層配線パターン8及び第4層配線パターン17を形成した。接続端子5となる部分及び裏面電極7となる部分を除く所定の位置に、ソルダーレジスト18を形成した(なお、比較例は、図9とは、接続端子5と裏面電極7の位置が、上下反転している)。その後、保護めっき22として厚さ10μmの無電解ニッケルめっき上に厚さ0.03μmの無電解パラジウムめっきを行い、パラジウムめっきの上に厚さ0.05μmの無電解金めっきを行い、多層配線基板1を完成させた。
実施例と比較例の表層パターン(N=約1,000/ロット、5ロット)について、高さが8μm以上の表面突起の発生率を調べた結果を、表1に示す。銅箔を回路加工して表層パターンを形成した本発明の多層配線基板(実施例)では、保護めっき後でも、8μm以上の表面突起は発生しなかった。一方、従来の銅箔上にめっき層を有する導体層を回路加工して形成した表層パターンを形成した比較例では、保護めっき前でも8μm以上の表面突起が発生し、保護めっき後は発生率が増加した。
Figure 0005527586

表面突起の高さは、1μm程度の分解能を有する光学顕微鏡を用い、30倍の倍率で、焦点深度によって測定した。即ち、表層パターンの表面突起以外の表面に焦点を合わせてこれを基準面とし、次に、表面突起の頂点に焦点を合わせ、基準面との焦点位置の差異を表面突起の高さとして測定した。
1…多層配線基板、2…通信モジュール、3…電子部品素子またはSAW圧電素子、4…(フリップチップ接続用)バンプ、5…(フリップチップ)接続端子、6…モールド用の樹脂、7… 裏面電極、8…第1層配線パターン、9…第1絶縁樹脂層、10…第1フィルドビア、11…第2層配線パターン、12…第2絶縁樹脂層、13…第2フィルドビア、14…第3層配線パターン、15…第3絶縁樹脂層、16…第3フィルドビア、17…第4層配線パターン、18…ソルダーレジスト、19…金属箔A、20…金属箔B、21a、21b、21c…フィルドビアめっき、22…保護めっき、23…金属箔C、24…金属箔D、25…銅張積層板またはコア基板、26…積層板a、27…積層板b、28…裁断部、29…第1層間接続孔、30…第1層導体層、31…層間接続の際に生じるめっき層、32…第2層間接続孔、33…第2層導体層、34…第3層間接続孔、35…第3層導体層、36…積層板c、37…第4層導体、38…(コア基板の)金属箔、39…SAW圧電素子の活性面、40…表層パターン、41…電子部品素子搭載領域

Claims (5)

  1. 表層に形成された第1層配線パターンと、この第1層配線パターンの下に配置された絶縁樹脂層及びこの絶縁樹脂層の下に配置された高層側の配線パターンを有する少なくとも1層の配線層と、を有する多層配線基板であって、
    前記第1層配線パターンは、SAW圧電体素子をフェイスダウンで接続する複数の接続端子と、この接続端子以外の表層パターンとを有し、
    前記複数の接続端子に跨って、前記SAW圧電体素子を搭載する電子部品素子搭載領域が設けられるとともに、この電子部品素子搭載領域内に配置される前記表層パターンが、金属箔のみで構成される導体層を回路加工して形成される多層配線基板。
  2. 請求項1において、電子部品素子搭載領域内に配置される表層パターンの表面突起の高さが8μm以下である多層配線基板。
  3. 請求項1または2において、接続端子及び表層パターンを含む第1層配線パターン上に保護めっきが形成され、前記保護めっきが、ニッケルめっきまたはニッケルめっきと金めっきまたはニッケルめっきとパラジウムめっきと金めっきにより形成される多層配線基板。
  4. 請求項1から3の何れかにおいて、第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続を有し、この層間接続がめっきで形成される多層配線基板。
  5. 請求項1から4の何れかにおいて、表層パターンまたは接続端子が、第1層配線パターンと高層側の配線パターンとを電気的に接続する層間接続の直上に形成される多層配線基板。
JP2009286292A 2009-12-17 2009-12-17 多層配線基板 Active JP5527586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009286292A JP5527586B2 (ja) 2009-12-17 2009-12-17 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286292A JP5527586B2 (ja) 2009-12-17 2009-12-17 多層配線基板

Publications (2)

Publication Number Publication Date
JP2011129681A JP2011129681A (ja) 2011-06-30
JP5527586B2 true JP5527586B2 (ja) 2014-06-18

Family

ID=44291966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286292A Active JP5527586B2 (ja) 2009-12-17 2009-12-17 多層配線基板

Country Status (1)

Country Link
JP (1) JP5527586B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10194525B2 (en) 2012-09-26 2019-01-29 Hitachi Chemical Company, Ltd. Multilayer wiring board, and method for manufacturing multilayer wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353934A (ja) * 1999-06-10 2000-12-19 Murata Mfg Co Ltd 弾性表面波装置
JP2001077659A (ja) * 1999-09-03 2001-03-23 Murata Mfg Co Ltd 弾性表面波装置
JP2003008393A (ja) * 2001-06-19 2003-01-10 Tdk Corp 高周波モジュール部品
JP4203535B2 (ja) * 2003-08-08 2009-01-07 日本特殊陶業株式会社 配線基板の製造方法、及び配線基板

Also Published As

Publication number Publication date
JP2011129681A (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5700241B2 (ja) 多層配線基板及びその製造方法
JP5527585B2 (ja) 多層配線基板及びその製造方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JP2013030603A (ja) 配線基板の製造方法
CN102686053A (zh) 多层布线基板的制造方法
CN102573278B (zh) 多层布线基板
JP6226167B2 (ja) 多層配線板
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP4460341B2 (ja) 配線基板およびその製造方法
JP2007201175A (ja) 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
JP4819304B2 (ja) 半導体パッケージ
KR20100136866A (ko) 칩 내장형 다층 인쇄회로기판 및 그 제조방법
JP2009038409A (ja) 半導体パッケージの製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP2005175510A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP5527586B2 (ja) 多層配線基板
JP4597561B2 (ja) 配線基板およびその製造方法
KR20040107359A (ko) 반도체 장치의 제조 방법
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
JP4549695B2 (ja) 配線基板の製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2009060144A (ja) 電子部品内蔵型多層基板
JP4549692B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R151 Written notification of patent or utility model registration

Ref document number: 5527586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250