CN102573278B - 多层布线基板 - Google Patents
多层布线基板 Download PDFInfo
- Publication number
- CN102573278B CN102573278B CN201110337753.8A CN201110337753A CN102573278B CN 102573278 B CN102573278 B CN 102573278B CN 201110337753 A CN201110337753 A CN 201110337753A CN 102573278 B CN102573278 B CN 102573278B
- Authority
- CN
- China
- Prior art keywords
- substrate
- resin insulating
- conductor layer
- insulating barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
Abstract
本发明提供一种多层布线基板,能够缓解搭载芯片部件的基板主面侧与其相反侧的基板背面侧的收缩率的差异,抑制布线基板的翘曲。多层布线基板(10)具有基板主面(11)和基板背面(12),并具有将多个树脂绝缘层(21~27)和多个导体层(31~38)进行层压而形成的构造。多层布线基板(10)形成为以作为中心层的树脂绝缘层(24)为基准,使设于基板背面(12)侧的多个导体层(35~38)的面积比率的平均值高于设于基板主面(11)侧的多个导体层(31~34)的面积比率的平均值。多层布线基板(10)形成为使设于基板背面(12)侧的多个树脂绝缘层(25~27)的厚度平均值大于设于基板主面(11)侧的多个树脂绝缘层(21~23)的厚度平均值。
Description
技术领域
本发明涉及具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造的多层布线基板。
背景技术
被用作计算机的微处理器等的半导体集成电路元件(IC芯片)近年来日趋高速化、高功能化,具有其附带的端子数量增加、端子之间的间距变小的趋势。通常,在IC芯片的底面密集配置了呈阵列状的多个端子,这种端子组以倒装片的形式与母板侧的端子组连接。但是,在IC芯片侧的端子组与母板侧的端子组中,端子之间的间距具有较大差异,因而很难直接将IC芯片连接在母板上。因此,通常采用如下方法,制作将IC芯片安装在IC芯片搭载用布线基板上构成的半导体封装体,将该半导体封装体安装在母板上。
关于构成这种封装体的IC芯片搭载用布线基板,在芯体基板的表面和背面形成了积层的多层布线基板已经得到实际应用。在该多层布线基板中,芯体基板采用例如在加强纤维中浸渍了树脂的树脂基板(玻璃环氧树脂基板等)。并且,利用该芯体基板的刚性,在芯体基板的表面和背面交替地层压树脂绝缘层和导体层,由此形成积层。即,在该多层布线基板中,芯体基板发挥加强的作用,相比积层形成得非常厚。并且,在芯体基板中贯通形成有布线(具体地讲是指通孔导体等),用于实现在表面和背面形成的积层之间的导通。
可是,近年来随着半导体集成电路元件的高速化,所使用的信号频率成为高频频带。在这种情况下,贯通芯体基板的布线易于成为大的电感器,导致产生高频信号的传输损耗或电路错误动作,成为高速化的障碍。为了解决这种问题,提出了将多层布线基板设为不具有芯体基板的基板。该多层布线基板通过省略比较厚的芯体基板来缩短整体的布线长度,因而能够降低高频信号的传输损耗,使半导体集成电路元件高速动作。
但是,由于省略芯体基板而使得基板强度不足,导致基板容易翘曲。作为其对策,提出了将多个树脂绝缘层中的一部分绝缘层设为含加强材料的绝缘层的多层布线基板(例如,参照专利文献1)。具体地讲,在专利文献1记载的多层布线基板中公开了这样的结构,在叠层中心设置含加强材料的绝缘层,在上下两面设置含加强材料的绝缘层。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2007-96260号公报
可是,在搭载IC芯片的多层布线基板中,越接近IC芯片的搭载面侧,布线图案越细微化,需要确保图案之间的空间,具有导体层的面积与树脂绝缘层的面积的比率(剩余铜比率)降低的趋势。在树脂绝缘层与导体层中的热膨胀系数不同,因而在制造多层布线基板时,在IC芯片的搭载面侧和母板的连接面侧产生收缩率的差异,随之而产生翘曲。另外,在专利文献1的多层布线基板中,在考虑叠层中心来获取平衡的位置设有含加强材料的绝缘层。在这种结构中,不能充分消除与导体层的面积比率对应的收缩率的差异。
发明内容
本发明就是鉴于上述问题而提出的,其目的在于,提供一种多层布线基板,能够缓解搭载芯片部件的基板主面侧与其相反侧的基板背面侧的收缩率的差异,抑制布线基板的翘曲。
作为用于解决上述问题的方案(方案1)是一种多层布线基板,该多层布线基板具有基板主面和基板背面,并具有将多个树脂绝缘层和多个导体层进行层压而形成的构造,用于对芯片部件的端子进行面连接的多个主面侧连接端子被设于所述基板主面上,该多层布线基板的特征在于,以使用相同材料形成的所述树脂绝缘层的叠层数量为基准,将位于中心的树脂绝缘层作为中心层,以所述中心层作为基准,使所述多个导体层中的在所述基板背面侧设置的背面侧导体层的面积比率的平均值高于在所述基板主面侧设置的主面侧导体层的面积比率的平均值,以使用相同材料形成的所述树脂绝缘层的叠层数量为基准,将位于中心的导体层作为中心导体,以所述中心导体作为基准,使以相同材料为主体的树脂绝缘层中的在所述基板背面侧设置的所述多个树脂绝缘层的厚度平均值大于在所述基板主面侧设置的所述多个树脂绝缘层的厚度平均值。
因此,根据方案1记载的发明,在将多个树脂绝缘层和多个导体层进行层压而形成的多层布线基板中,以使用相同材料形成的树脂绝缘层的叠层数量为基准,在将位于中心的树脂绝缘层作为中心层的情况下,越接近对芯片部件进行面连接的基板主面侧,导体层的布线图案越细微化,因而布线之间的空间增多。因此,在基板背面侧设置的背面侧导体层的面积比率的平均值高于在基板主面侧设置的主面侧导体层的面积比率的平均值。另外,导体层的面积比率是指将投影面积S1除以投影面积S2而计算出的面积比率(=S1/S2),投影面积S1是向层压方向对导体层进行投影而形成的面积,投影面积S2是向层压方向对基板主面进行投影而形成的面积。在该多层布线基板中,在使各个树脂绝缘层的厚度全部相同的情况下,背面侧导体层的面积比率提高,因而基板主面侧的树脂绝缘层的比率高于基板背面侧。树脂绝缘层相比导体层容易收缩,因而在以中心层为基准并使这些树脂绝缘层的比率不同时,由于收缩率的差异而导致产生翘曲。与此相对,根据本发明使各个树脂绝缘层形成为,将以相同材料为主体的树脂绝缘层中的中心层作为基准,使在基板背面侧设置的多个树脂绝缘层的厚度平均值大于在基板主面侧设置的多个树脂绝缘层的厚度平均值,因而能够缓解基板主面侧与基板背面侧的收缩率的差异。结果,能够抑制由于收缩率的差异而产生的多层布线基板的翘曲。
另外,在本发明的多层布线基板中,在多个树脂绝缘层中只有一部分树脂绝缘层使用含有玻璃纤维布的低热膨胀的绝缘层构成的情况下,该含有玻璃纤维布的绝缘层不被计数为使用相同材料形成的树脂绝缘层的叠层数量。并且,在树脂绝缘层的叠层数量为偶数的多层布线基板中,将被配置于层压方向的中心的两个树脂绝缘层作为中心层。
在设于基板背面侧的多个树脂绝缘层中,优选与作为接地层发挥作用的导体层接触的至少一个树脂绝缘层是比设于基板主面侧的树脂绝缘层厚的绝缘层。在多层布线基板的基板背面侧形成有导体层的面积比率较大、并作为接地层发挥作用的导体层。通过使与该接地层的一面或者两面接触的树脂绝缘层形成为比基板主面侧的树脂绝缘层厚,能够可靠地抑制多层布线基板的翘曲。另外,优选与该接地层接触的树脂绝缘层形成为其厚度是基板主面侧的树脂绝缘层的30%以上。这样,能够更加可靠地抑制多层布线基板的翘曲。
关于设于基板背面侧的导体层,优选作为接地层发挥作用的至少一个导体层是比设于基板主面侧的导体层厚的导体层。这样,通过使基板背面侧的接地层形成为比基板主面侧的导体层厚,布线基板的强度增大,能够抑制其翘曲。尤其是通过加厚形成设于靠近中心层的位置的接地层,能够可靠地抑制布线基板的翘曲。另外,优选该接地层形成为其厚度是基板主面侧的导体层的厚度的30%以上。这样,能够更加可靠地抑制多层布线基板的翘曲。并且,接地层的面积比率为80%以上。这样,能够实现电气特性良好的多层布线基板。
构成多层布线基板的多个树脂绝缘层能够考虑绝缘性、耐热性、耐湿性等进行适当选择。作为用于形成各个树脂绝缘层的高分子材料的优选示例,可以列举环氧树脂、酚醛树脂、尿烷树脂、硅酮树脂、聚酰亚胺树脂等热固性树脂,和聚碳酸酯树脂、丙烯树脂、聚乙醛树脂、聚丙烯树脂等热塑性树脂等。
附图说明
图1是表示本实施方式的多层布线基板的简要剖面图。
图2是表示多层布线基板的制造方法的说明图。
图3是表示多层布线基板的制造方法的说明图。
图4是表示多层布线基板的制造方法的说明图。
图5是表示多层布线基板的制造方法的说明图。
图6是表示多层布线基板的翘曲量的说明图。
具体实施方式
下面,根据附图详细说明将本发明具体实现为多层布线基板的一个实施方式。图1是表示本实施方式的多层布线基板的结构概况的剖面图。
如图1所示,本实施方式的多层布线基板10是安装IC芯片用的布线基板,具有作为IC芯片安装面的基板主面11(在图1中指上面)及其相反侧的基板背面12(在图1中指下面)。具体地讲,多层布线基板10是不包括芯体基板而形成的无芯体布线基板,具有布线层压部40,该布线层压部40是将以相同树脂绝缘材料为主体的树脂绝缘层21、22、23、24、25、26、27、和由铜构成的导体层31、32、33、34、35、36、37、38交替地进行层压使多层化而形成的。另外,多层布线基板10形成为厚度约0.4mm、纵横约40mm的大致正方形的板状。并且,各个树脂绝缘层21~27使用未赋予光固化性能的树脂绝缘材料形成,具体地讲,各个树脂绝缘层21~27使用以热固性环氧树脂的固化物为主体的积层材料形成。
在多层布线基板10中,在基板主面11上设有呈阵列状的多个IC芯片连接端子41(主面侧连接端子),用于对作为芯片部件的IC芯片的端子进行面连接。另一方面,在基板背面12上设有呈阵列状的多个母板连接端子42,用于连接母板(mother board)。这些母板连接端子42是面积大于基板主面11侧的IC芯片连接端子41的连接端子。另外,IC芯片连接端子41构成基板主面11侧的导体层13的一部分,母板连接端子42构成基板背面12侧的导体层38的一部分。
在多层布线基板10的基板主面11侧,最外层的树脂绝缘层21的表面基本上被阻焊剂43整体覆盖,在该阻焊剂43形成有使IC芯片连接端子41露出的开口部44。开口部44小于IC芯片连接端子41,IC芯片连接端子41的表面侧外周部被埋在阻焊剂43内。IC芯片连接端子41以铜为主体而构成。另外,IC芯片连接端子41具有用除铜之外的镀层46(具体地讲是镍-金镀层)只覆盖形成主体的铜层的上表面的构造。
在多层布线基板10的基板背面12侧,最外层的树脂绝缘层27的表面基本上被阻焊剂47整体覆盖,在该阻焊剂47形成有使母板连接端子42露出的开口部48。开口部48小于母板连接端子42,母板连接端子42的表面侧外周部被埋在阻焊剂47内。母板连接端子42以铜为主体而构成。另外,母板连接端子42具有用除铜之外的镀层49(具体地讲是镍-金镀层)只覆盖形成主体的铜层的下表面的构造。
在树脂绝缘层21~27分别设有通孔29和通孔导体30。各个通孔导体30都具有沿同一方向(在图1中是随着从下表面侧朝向上表面侧)进行扩径的形状,将各个导体层31~38、IC芯片连接端子41以及母板连接端子42相互电连接。
在本实施方式的多层布线基板10中,各个导体层31~38形成为使第1导体层31~第8导体层38的剩余铜比率是如表1所示的比率。在此,导体层31~38的剩余铜比率是指将投影面积S1除以投影面积S2而计算出的面积比率(=S1/S2×100%),投影面积S1是向层压方向对导体层31~38进行投影而形成的面积,投影面积S2是向层压方向对基板主面11进行投影而形成的面积。并且,第1树脂绝缘层21~第7树脂绝缘层27、第1导体层31~第8导体层38、以及各个阻焊剂43、47形成为如表2所示的厚度。另外,各个树脂绝缘层21~27的厚度是指插入在各个导体层31~38之间的绝缘层的厚度。
【表1】
剩余铜比率 | |
第1导体层 | 10% |
第2导体层 | 65% |
第3导体层 | 70% |
第4导体层 | 70% |
第5导体层 | 85% |
第6导体层 | 80% |
第7导体层 | 75% |
第8导体层 | 90% |
【表2】
厚度 | 厚度 | ||
各阻焊剂 | 21μm | 第1导体层 | 15μm |
第1树脂绝缘层 | 25μm | 第2导体层 | 15μm |
第2树脂绝缘层 | 25μm | 第3导体层 | 15μm |
第3树脂绝缘层 | 25μm | 第4导体层 | 15μm |
第4树脂绝缘层 | 25μm | 第5导体层 | 20μm |
第5树脂绝缘层 | 33μm | 第6导体层 | 15μm |
第6树脂绝缘层 | 33μm | 第7导体层 | 15μm |
第7树脂绝缘层 | 33μm | 第8导体层 | 15μm |
在本实施方式的多层布线基板10中,以用相同树脂绝缘材料形成的各个树脂绝缘层21~27的叠层数量为基准,位于中心的第4树脂绝缘层24成为中心层。并且,以各个树脂绝缘层21~27的叠层数量为基准,位于中心的导体层34、35成为中心导体。如表1所示,在多层布线基板10中,以中心层的第4树脂绝缘层24为基准,设于基板主面11侧的各个导体层31、32、33、34(主面侧导体层)的剩余铜比率降低,设于基板背面12侧的各个导体层35、36、37、38(背面侧导体层)的剩余铜比率提高。因此,设于基板背面12侧的多个导体层35~38形成为其剩余铜比率的平均值高于设于基板主面11侧的多个导体层31~34的剩余铜比率的平均值。另外,在本实施方式中,剩余铜比率为80%以上的导体层35、36、38成为接地层。
并且,如表2所示,以作为中心导体的导体层34、35为基准,设于基板主面11侧的各个树脂绝缘层21、22、23和作为中心层的第4树脂绝缘层24的厚度为25μm,设于基板背面12侧的各个树脂绝缘层25、26、27的厚度为33μm。即,在本实施方式中,在基板背面12侧与作为接地层发挥作用的导体层35、36、38接触的各个树脂绝缘层25、26、27,是比基板主面11侧的各个树脂绝缘层21、22、23厚的绝缘层。这样,在本实施方式的多层布线基板10中,设于基板背面12侧的多个树脂绝缘层25~27形成为其厚度的平均值大于设于基板主面11侧的多个树脂绝缘层21~23的厚度的平均值。
另外,关于各个导体层31~38的厚度,在靠近中心的位置(具体地讲是作为中心层的第4树脂绝缘层24的基板背面12侧)设置的第5导体层35的厚度是20μm,其它导体层31~34、36~38的厚度是15μm。并且,阻焊剂的厚度是21μm。
上述结构的多层布线基板10例如按照下述的步骤进行制造。
首先,准备具有足够强度的支撑基板(玻璃环氧树脂基板等),在该支撑基板上层叠树脂绝缘层21~27和导体层31~38而形成布线层压部40。
具体地讲,如图2所示,在支撑基板50上粘贴由环氧树脂构成的片状的绝缘树脂基材来形成基底绝缘树脂层51,由此得到由支撑基板50和基底绝缘树脂层51构成的基材52。并且,在基材52的基底绝缘树脂层51的上表面配置层压金属片体54。在此,通过在基底绝缘树脂层51上配置层压金属片体54,确保在以后的制造步骤中层压金属片体54不会从基底绝缘树脂层51剥离的程度的紧密粘接性。层压金属片体54以能够剥离的状态将两个铜箔55、56(一对金属箔)紧密粘接。具体地讲,通过金属镀覆(例如,镀铬、镀镍、镀钛、或者这些金属的复合金属镀覆)来形成配置有铜箔55、56的层压金属片体54。
然后,按照图3所示,以包裹层压金属片体54的方式来配置片状的树脂绝缘层27,并粘贴树脂绝缘层27。在此,树脂绝缘层27与层压金属片体54紧密粘接,并且在该层压金属片体54的周围区域中与基底绝缘树脂层51紧密粘接,由此封堵层压金属片体54。
并且,使用例如准分子激光器或UV激光器或CO2激光器等实施激光加工,在树脂绝缘层27的预定的位置形成通孔用孔29。然后,使用高锰酸钾溶液等蚀刻液进行去除各个通孔用孔29内的污迹的去钻污步骤。另外,作为去钻污步骤,除了使用蚀刻液的处理之外,也可以进行例如使用O2等离子的等离子灰化处理。
在去钻污步骤之后,利用现有公知的方法进行无电解镀铜和电解镀铜,在各个通孔用孔29内形成通孔导体30。另外,利用现有公知的方法(例如半加成法)进行蚀刻,由此在树脂绝缘层27上形成导体层37的图案。
并且,利用与上述的树脂绝缘层27及导体层37相同的方法,形成其它的树脂绝缘层21~26和导体层31~36,并在树脂绝缘层27上进行层压。通过以上步骤,形成在基材52上层压了层压金属片体54、树脂绝缘层21~27和导体层31~37的布线层压体60(参照图4)。另外,在布线层压体60中,位于层压金属片体54上的区域是成为多层布线基板10的布线层压部40的部分。
然后,利用切割装置(省略图示)切割布线层压体60,去除布线层压部40的周围区域(切割步骤)。此时,如图4所示,在布线层压部40与位于该布线层压部40的外周侧的周围部分61的边界处(在图4中用箭头示出的边界),切割位于布线层压部40下方的各基材52(支撑基板50和基底绝缘树脂层51)。通过该切割,形成被树脂绝缘层27封堵的层压金属片体54的外缘部露出的状态。即,通过去除周围部分61,基底绝缘树脂层51与树脂绝缘层27的紧密粘接部分消失。结果,形成布线层压部40和基材52只通过层压金属片体54而连接的状态。
在此,如图5所示,在层压金属片体54中的一对铜箔55、56的界面处进行剥离,由此从布线层压部40去除基材52,使位于布线层压部40(树脂绝缘层27)的下表面上的铜箔55露出。然后,利用减成法对布线层压部40中的铜箔55进行图案加工。具体地讲,在布线层压部40的上表面和下表面上层压干膜,对该干膜进行曝光及显影。由此,在布线层压部40的上表面形成覆盖该上表面整面的抗蚀剂,并且在布线层压部40的下表面形成与母板连接端子42对应的预定图案的抗蚀剂。在该状态下,通过对布线层压部40的铜箔55进行基于蚀刻的图案加工,在树脂绝缘层27上形成母板连接端子42。
然后,在树脂绝缘层21上涂敷感光性环氧树脂并使其固化,由此形成阻焊剂43。然后,在配置了预定的掩模的状态下进行曝光及显影,在阻焊剂43上图案加工开口部44。同样,在树脂绝缘层27上涂敷感光性环氧树脂并使其固化,由此形成阻焊剂47。然后,在配置了预定的掩模的状态下进行曝光及显影,在阻焊剂47上图案加工开口部48。
并且,针对从开口部44露出的IC芯片连接端子41的表面(上表面)、和从开口部48露出的母板连接端子42的表面(下表面),依次实施无电解镀镍、无电解镀金,由此形成镍-金镀层46、49。经过以上步骤,制造了图1所示的多层布线基板10。
本发明者们对如上所述制造的多层布线基板10的翘曲量进行了模拟试验。在此,如图6所示,在多层布线基板10的1/4区域(20mm×20mm的区域)中,在相对于作为基板中心的基准点O1而位于基板的角部的测定点P1确认了翘曲量。其确认结果如表3所示。
在此,相对于多层布线基板10(实施例1),针对将导体层35的厚度变更为15μm的多层布线基板(实施例2)的翘曲量,也通过模拟试验进行了确认。另外,相对于多层布线基板10,针对将第5树脂绝缘层25~第7树脂绝缘层27的厚度变更为25μm、并且将第5导体层35的厚度变更为15μm的多层布线基板(比较例1),以及将第5树脂绝缘层25~第7树脂绝缘层27的厚度变更为25μm的多层布线基板(比较例2),也通过模拟试验确认了翘曲量。表3示出了这些实施例1、2以及比较例1、2的多层布线基板10的翘曲量的确认结果。
【表3】
实施例1 | 实施例2 | 比较例1 | 比较例2 | |
第1树脂层 | 25μm | 25μm | 25μm | 25μm |
第2树脂层 | 25μm | 25μm | 25μm | 25μm |
第3树脂层 | 25μm | 25μm | 25μm | 25μm |
第4树脂层 | 25μm | 25μm | 25μm | 25μm |
第5树脂层 | 33μm | 33μm | 25μm | 25μm |
第6树脂层 | 33μm | 33μm | 25μm | 25μm |
第7树脂层 | 33μm | 33μm | 25μm | 25μm |
第1导体层 | 15μm | 15μm | 15μm | 15μm |
第2导体层 | 15μm | 15μm | 15μm | 15μm |
第3导体层 | 15μm | 15μm | 15μm | 15μm |
第4导体层 | 15μm | 15μm | 15μm | 15μm |
第5导体层 | 20μm | 15μm | 15μm | 20μm |
第6导体层 | 15μm | 15μm | 15μm | 15μm |
第7导体层 | 15μm | 15μm | 15μm | 15μm |
第8导体层 | 15μm | 15μm | 15μm | 15μm |
基板的翘曲量 | 206μm | 219μm | 306μm | 297μm |
如表3所示,在使所有树脂绝缘层21~27形成为相同厚度(25μm)、并且使所有导体层31~38形成为相同厚度(15μm)的比较例1的多层布线基板中,翘曲量增大为306μm。另外,在使所有树脂绝缘层21~27形成为相同厚度(25μm)、仅使第5导体层35形成为较厚(20μm)的比较例2中,翘曲量增大为297μm。与此相对,在使基板背面12侧的树脂绝缘层25~27的厚度形成为比基板主面11侧的树脂绝缘层21~23的厚度厚的实施例1和实施例2的多层布线基板10中,翘曲量分别为206μm、219μm,相比比较例1、2的多层布线基板能够抑制翘曲量。尤其是在使导体层35形成为比其它导体层31~34、36~38厚的实施例1的多层布线基板10中,能够将翘曲量抑制为更小。
因此,根据本实施方式能够得到以下效果。
(1)在本实施方式的多层布线基板10中,各个树脂绝缘层21~27形成为,使以相同材料为主体的各个树脂绝缘层21~27中、在基板背面12侧设置的多个树脂绝缘层25、26、27的厚度,大于在基板主面11侧设置的多个树脂绝缘层21~23的厚度。由此,在制造基板时能够在基板主面11侧和基板背面12侧取得收缩率的平衡,能够抑制由于收缩率的差异而产生的多层布线基板10的翘曲。
(2)在本实施方式的多层布线基板10中,在各个导体层31~38中,在基板背面12侧中靠近中心层(树脂绝缘层24)的位置设置的导体层35(接地层)形成为比其它导体层31~34、36~38厚。这样,通过加厚形成设于靠近中心层的位置的导体层35,能够更可靠地抑制布线基板10的翘曲。
(3)在本实施方式的多层布线基板10中,基板背面12侧的各个树脂绝缘层25、26、27的厚度为33μm,比基板主面11侧的各个树脂绝缘层21~23的厚度(25μm)厚30%以上。并且,在靠近中心的位置设置的第5导体层35的厚度为20μm,比其它导体层31~34、36~38的厚度(15μm)厚30%以上。这样,通过加厚形成各个树脂绝缘层25、26、27和第5导体层35,能够可靠地抑制布线基板10的翘曲。
另外,本发明的实施方式也可以进行以下所示的变更。
在上述实施方式的多层布线基板10中构成为,将第1树脂绝缘层21~第7树脂绝缘层27这7层绝缘层、和第1导体层31~第8导体层38这8层导体层进行层压,但不限于此,也可以适当变更这些树脂绝缘层21~27和导体层31~38的叠层数量。并且,在多层布线基板10中各个树脂绝缘层21~27形成为使基板背面12侧的第5树脂绝缘层25~第7树脂绝缘层27的厚度比其它树脂绝缘层21~24厚,但不限于此。在本发明中以中心导体(导体层34、35)为基准,只要使在基板背面12侧设置的多个树脂绝缘层25~27的厚度平均值大于在基板主面11侧设置的多个树脂绝缘层21~23的厚度平均值即可,也可以适当变更在基板背面12侧加厚形成的树脂绝缘层。
在上述实施方式的多层布线基板10中,各个导体层31~38形成为使在基板背面12侧靠近中心层(树脂绝缘层24)的位置设置的导体层35的厚度比其它导体层31~34、36~38厚,但不限于此。也可以是,在多层布线基板10的基板背面12侧例如使作为接地层发挥作用的导体层36、38形成为比其它导体层厚。
在上述实施方式中,从形成有母板连接端子42的基板背面12侧将树脂绝缘层21~27和导体层31~38进行层压来制造多层布线基板10,但不限于此。也可以是,从形成有IC芯片连接端子41的基板主面11侧将树脂绝缘层21~27和导体层31~38进行层压来制造多层布线基板10。在这种情况下,通过对铜箔55进行图案加工来形成IC芯片连接端子41。并且,在多个树脂绝缘层21~27形成的多个导体层31~38通过随着从基板主面11侧朝向基板背面12侧而扩径的通孔导体30而相互连接。
下面,将根据前述的实施方式而掌握的技术思想列举如下。
(1)在方案2~4中,多层布线基板的特征在于,与设于所述基板背面侧的所述接地层接触的树脂绝缘层,是厚度为设于所述基板主面侧的树脂绝缘层的30%以上的绝缘层。
(2)在方案2~4中,多层布线基板的特征在于,设于所述基板背面侧的所述接地层是厚度为设于所述基板主面侧的导体层的30%以上的导体层。
(3)在方案1~4中,多层布线基板的特征在于,在靠近中心层的位置设置的所述接地层是比其它导体层厚的导体层。
(4)在方案1~4中,多层布线基板的特征在于,所述多个树脂绝缘层中最厚的绝缘层被设于所述基板背面侧。
Claims (2)
1.一种多层布线基板,具有基板主面和基板背面,并具有将多个树脂绝缘层和多个导体层进行层压而形成的构造,用于对芯片部件的端子进行面连接的多个主面侧连接端子被设于所述基板主面上,该多层布线基板的特征在于,
以使用相同材料形成的所述树脂绝缘层的叠层数量为基准,将位于中心的树脂绝缘层作为中心层,以所述中心层作为基准,使所述多个导体层中的在所述基板背面侧设置的背面侧导体层的面积比率的平均值高于在所述基板主面侧设置的主面侧导体层的面积比率的平均值,
以使用相同材料形成的所述树脂绝缘层的叠层数量为基准,将位于中心的导体层作为中心导体,
以所述中心导体作为基准,使以相同材料为主体的树脂绝缘层中的在所述基板背面侧设置的所述多个树脂绝缘层的厚度的平均值大于在所述基板主面侧设置的所述多个树脂绝缘层的厚度的平均值,
在设于所述基板背面侧的所述多个树脂绝缘层中,与作为面积比率为80%以上的接地层发挥作用的所述导体层的两面接触的树脂绝缘层是比设于所述基板主面侧的树脂绝缘层厚的绝缘层。
2.根据权利要求1所述的多层布线基板,其特征在于,关于设于所述基板背面侧的导体层,作为接地层发挥作用的至少一个导体层是比设于所述基板主面侧的导体层厚的导体层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010247114A JP5587139B2 (ja) | 2010-11-04 | 2010-11-04 | 多層配線基板 |
JP2010-247114 | 2010-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102573278A CN102573278A (zh) | 2012-07-11 |
CN102573278B true CN102573278B (zh) | 2014-10-15 |
Family
ID=46018541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110337753.8A Expired - Fee Related CN102573278B (zh) | 2010-11-04 | 2011-10-31 | 多层布线基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8450617B2 (zh) |
JP (1) | JP5587139B2 (zh) |
KR (1) | KR101584831B1 (zh) |
CN (1) | CN102573278B (zh) |
TW (1) | TWI457063B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135080A (ja) * | 2011-12-26 | 2013-07-08 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
JP6127674B2 (ja) * | 2013-04-12 | 2017-05-17 | 富士通株式会社 | 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム |
JP6170832B2 (ja) * | 2013-12-20 | 2017-07-26 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
CN105722303B (zh) * | 2014-12-04 | 2019-01-25 | 中山台光电子材料有限公司 | 多层印刷电路板 |
WO2016196562A1 (en) | 2015-06-03 | 2016-12-08 | Fleenor Richard P | Multi-feature electrosurgical instrument |
JP6439636B2 (ja) * | 2015-09-10 | 2018-12-19 | 株式会社デンソー | プリント基板の製造方法 |
US10257932B2 (en) * | 2016-02-16 | 2019-04-09 | Microsoft Technology Licensing, Llc. | Laser diode chip on printed circuit board |
US10993333B2 (en) * | 2017-07-15 | 2021-04-27 | Sanmina Corporation | Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates |
CN113923871A (zh) * | 2021-09-26 | 2022-01-11 | 东莞康源电子有限公司 | 一种新型无芯基板承载层的封边设计和制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1929123A (zh) * | 2005-09-07 | 2007-03-14 | 新光电气工业株式会社 | 多层配线基板及其制造方法 |
US20090114429A1 (en) * | 2007-11-06 | 2009-05-07 | International Business Machines Corporation | Packaging substrate having pattern-matched metal layers |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143583A (ja) * | 1988-11-25 | 1990-06-01 | Mitsubishi Electric Corp | メモリモジュール |
JP3750832B2 (ja) * | 1997-04-17 | 2006-03-01 | シャープ株式会社 | 多層配線板 |
JP2001217514A (ja) * | 2000-02-03 | 2001-08-10 | Denso Corp | 多層配線基板 |
JP2003179330A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Chem Co Ltd | 多層印刷配線板とその製造方法 |
KR100631922B1 (ko) * | 2004-02-23 | 2006-10-04 | 삼성전자주식회사 | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 |
CN1806474A (zh) * | 2004-06-11 | 2006-07-19 | 揖斐电株式会社 | 刚挠性电路板及其制造方法 |
WO2006118141A1 (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Industrial Co., Ltd. | 多層配線基板およびその製造方法 |
JP4072176B2 (ja) | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
CN101647327B (zh) * | 2007-04-03 | 2012-04-25 | 住友电木株式会社 | 多层电路基板及半导体装置 |
US8072732B2 (en) * | 2007-04-10 | 2011-12-06 | Ngk Spark Plug Co., Ltd. | Capacitor and wiring board including the capacitor |
JP4473935B1 (ja) * | 2009-07-06 | 2010-06-02 | 新光電気工業株式会社 | 多層配線基板 |
-
2010
- 2010-11-04 JP JP2010247114A patent/JP5587139B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-31 CN CN201110337753.8A patent/CN102573278B/zh not_active Expired - Fee Related
- 2011-11-02 TW TW100139888A patent/TWI457063B/zh not_active IP Right Cessation
- 2011-11-03 US US13/288,497 patent/US8450617B2/en not_active Expired - Fee Related
- 2011-11-03 KR KR1020110113955A patent/KR101584831B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1929123A (zh) * | 2005-09-07 | 2007-03-14 | 新光电气工业株式会社 | 多层配线基板及其制造方法 |
US20090114429A1 (en) * | 2007-11-06 | 2009-05-07 | International Business Machines Corporation | Packaging substrate having pattern-matched metal layers |
Also Published As
Publication number | Publication date |
---|---|
US8450617B2 (en) | 2013-05-28 |
CN102573278A (zh) | 2012-07-11 |
TW201225776A (en) | 2012-06-16 |
JP5587139B2 (ja) | 2014-09-10 |
TWI457063B (zh) | 2014-10-11 |
KR101584831B1 (ko) | 2016-01-13 |
JP2012099692A (ja) | 2012-05-24 |
US20120111624A1 (en) | 2012-05-10 |
KR20120047826A (ko) | 2012-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102573278B (zh) | 多层布线基板 | |
CN102111968B (zh) | 多层布线基板的制造方法及多层布线基板 | |
US8859077B2 (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
US8772643B2 (en) | Multilayer wiring substrate, and method of manufacturing the same | |
CN102686053A (zh) | 多层布线基板的制造方法 | |
CN102111952B (zh) | 多层布线基板 | |
US8847082B2 (en) | Multilayer wiring substrate | |
CN103079336B (zh) | 印刷线路板 | |
JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US8535546B2 (en) | Method of manufacturing multilayer wiring substrate | |
US8499444B2 (en) | Method of manufacturing a package substrate | |
KR20110076805A (ko) | 다층 배선기판 | |
US9788437B2 (en) | Method for manufacturing printed circuit board with etching process to partially remove conductive layer | |
CN102573338A (zh) | 多层布线基板的制造方法 | |
CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
CN112042283B (zh) | 印刷电路板和印刷电路板条带 | |
CN104662655A (zh) | 布线基板及其制造方法 | |
JP4445777B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP2024504796A (ja) | 回路基板及びこれを含むパッケージ基板 | |
KR20220080306A (ko) | 회로기판의 제조 방법 및 이에 의해 제조된 회로기판 | |
KR101872525B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
JP5527586B2 (ja) | 多層配線基板 | |
KR20150111682A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20220085270A (ko) | 회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141015 Termination date: 20181031 |
|
CF01 | Termination of patent right due to non-payment of annual fee |