CN102573338A - 多层布线基板的制造方法 - Google Patents

多层布线基板的制造方法 Download PDF

Info

Publication number
CN102573338A
CN102573338A CN2011103335747A CN201110333574A CN102573338A CN 102573338 A CN102573338 A CN 102573338A CN 2011103335747 A CN2011103335747 A CN 2011103335747A CN 201110333574 A CN201110333574 A CN 201110333574A CN 102573338 A CN102573338 A CN 102573338A
Authority
CN
China
Prior art keywords
core body
insulating element
hole
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103335747A
Other languages
English (en)
Inventor
前田真之介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102573338A publication Critical patent/CN102573338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种能够简化制造步骤的多层布线基板的制造方法。在本发明的多层布线基板的制造方法中，在准备步骤中准备厚度为100μm以下的片状的芯体绝缘部件(13)，在开孔步骤中，对芯体绝缘部件实施激光钻孔加工，形成在芯体主面(14)和芯体背面(15)开口的通孔用孔(16)。在导体形成步骤中，在无电解镀铜后实施电解镀铜，由此形成将芯体绝缘部件(13)的通孔用孔(16)内部整体填充得到的通孔导体(17)，并且在芯体绝缘部件(13)的芯体主面(14)和芯体背面(15)上形成导体层(19)。

Description

多层布线基板的制造方法
技术领域
本发明涉及多层布线基板的制造方法，该多层布线基板具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造。
背景技术
被用作计算机的微处理器等的半导体集成电路元件(IC芯片)近年来日趋高速化、高功能化，具有其附带的端子数量增加、端子之间的间距变小的趋势。通常，在IC芯片的底面密集配置了呈阵列状的多个端子，这种端子组以倒装片的形式与母板侧的端子组连接。但是，在IC芯片侧的端子组与母板侧的端子组中，端子之间的间距具有较大差异，因而很难直接将IC芯片连接在母板上。因此，通常采用如下方法，制作将IC芯片安装在IC芯片搭载用布线基板上构成的半导体封装体，将该半导体封装体安装在母板上。
关于构成这种封装体的IC芯片搭载用布线基板，在芯体基板的表面和背面形成了组合层的多层布线基板已经得到实际应用(例如，参照专利文献1)。在该多层布线基板中，芯体基板采用例如在加强纤维中浸渍了树脂的树脂基板(玻璃环氧树脂基板等)。并且，利用该芯体基板的刚性，在芯体基板的表面和背面交替地层压树脂绝缘层和导体层，由此形成组合层。即，在该多层布线基板中，芯体基板发挥加强的作用，相比组合层形成得非常厚。具体地讲，作为芯体基板确保例如约400μm的厚度。并且，在芯体基板中贯通形成有通孔导体，用于实现在表面和背面形成的组合层之间的导通。通过对芯体基板实施钻孔加工而形成贯通孔，利用以往公知的方法进行无电解镀铜和电解镀铜，由此在该贯通孔的侧面形成该通孔导体。另外，利用丝网印刷法在通孔导体的内部填充了环氧树脂等堵塞体。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2010-153839号公报
【专利文献2】日本特开2007-214427号公报
可是，在上述专利文献1等的多层布线基板中，在芯体基板的表面和背面形成的导体层的布线图案是利用减成法而形成的。因此，不能像利用半加成法形成时那样将布线图案细微化。另外，在芯体基板中，通过不同步骤来形成表面和背面的布线图案、以及与该布线图案连接的通孔导体，因而存在制造步骤数量增加的问题。
并且，近年来随着半导体集成电路元件的高速化，所使用的信号频率成为高频频带。这样在信号频率较高的情况下，如果贯通芯体基板的通孔导体变长，则通孔导体将易于成为大的电感器。在这种情况下，将导致产生高频信号的传输损耗或电路错误动作，成为高速化的障碍。为了解决这种问题，提出了将多层布线基板设为不具有芯体基板的基板(例如，参照专利文献2)。
专利文献2的多层布线基板利用下述的方法制造。首先，准备由玻璃环氧树脂构成的支撑基板、和由被临时粘接成能够剥离的状态的两个铜箔构成的剥离性铜箔。并且，将剥离性铜箔通过粘接树脂层固定在支撑基板上，在该剥离性铜箔上交替地层压多个树脂绝缘层和多个导体层使多层化，由此得到组合层。另外，在组合层中，将产品区域的外侧切断使露出剥离性铜箔的剥离界面，然后沿该剥离界面进行剥离。由此，组合层从支撑基板上分离，得到不具有芯体的薄型的多层布线基板(无芯布线基板)。
如专利文献1所述，具有芯体的多层布线基板能够在芯体基板的两面形成组合层。与此相对，专利文献2所述的无芯布线基板在支撑基板的一面上层压组合层。因此，在制造叠层数量与具有芯体的多层布线基板相同的无芯布线基板的情况下，层压工时增加，因而导致完成布线基板花费时间。
发明内容
本发明就是鉴于上述问题而提出的，其目的在于，提供一种能够简化制造步骤的多层布线基板的制造方法。
作为用于解决上述问题的方案(方案1)是一种多层布线基板的制造方法，该多层布线基板具有基板主面和基板背面，并具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造，该制造方法的特征在于，包括：准备步骤，准备由厚度为100μm以下的绝缘材料构成的片状芯体绝缘部件；开孔步骤，对所述芯体绝缘部件实施激光钻孔加工，形成在所述绝缘部件的表面和背面开口的贯通孔；导体形成步骤，在实施无电解镀铜后实施电解镀铜，由此形成将所述芯体绝缘部件的贯通孔内部整体填充得到的层间连接导体部，并且形成配置于所述芯体绝缘部件的表面和背面上并与所述层间连接导体部连接的所述导体层；以及层压步骤，在形成了所述导体层的所述芯体绝缘部件的表面和背面这两个面上，交替地层压所述多个树脂绝缘层和所述多个导体层使多层化。
根据方案1记载的发明，现有的芯体基板具有400μm以上的厚度，而在本发明中是准备厚度为100μm以下的薄片状的芯体绝缘部件。并且，不像以往那样通过钻孔加工在芯体基板形成贯通孔，而是实施激光钻孔加工来形成在芯体绝缘部件的表面和背面开口的贯通孔。另外，在实施无电解镀铜后实施电解镀铜，由此形成将芯体绝缘部件的贯通孔内部整体填充得到的层间连接导体部，并且形成配置于芯体绝缘部件的表面和背面上并与层间连接导体部连接的导体层。在此，在现有的芯体基板中，其表面和背面的布线图案是利用减成法形成的，而在本发明中能够利用半加成法形成。因此，能够使在芯体绝缘部件的表面和背面形成的导体层的布线图案高密度且细微化。并且，在现有的芯体基板中，需要通过不同的步骤来形成贯通孔内部的层间连接导体部和表面及背面的布线图案，而在本发明中能够在相同的步骤中同时形成芯体绝缘部件的层间连接导体部和表面及背面的布线图案，因而能够简化制造步骤。
在开孔步骤中，也可以从芯体绝缘部件的表面和背面这两侧实施激光钻孔加工。具体地讲，例如关于相邻设置的多个贯通孔，也可以从芯体绝缘部件的表面侧实施激光钻孔加工来形成一个贯通孔，并且从芯体绝缘部件的背面侧实施激光钻孔加工来形成另一个贯通孔。在此，从芯体绝缘部件的表面侧实施激光钻孔加工而形成的贯通孔，其表面侧的直径大、背面的直径小。相反，从芯体绝缘部件的背面侧实施激光钻孔加工而形成的贯通孔，其表面侧的直径小、背面的直径大。因此，在从芯体绝缘部件的表面和背面这两侧实施激光钻孔加工来形成相邻的贯通孔的情况下，能够保持预定的间隔且高效地形成多个贯通孔。
并且，在开孔步骤中，也可以从芯体绝缘部件的表面和背面这两侧实施激光钻孔加工来形成一个贯通孔。在这种情况下，能够形成随着从芯体绝缘部件的表面朝向其相反侧的背面而暂且缩径后再扩径而形成的括弧形状的贯通孔。并且，在实施无电解镀铜后实施电解镀铜时，在芯体绝缘部件的贯通孔内，先在被括起来的部分中形成导体部，然后该导体部缓慢生长，能够可靠地在贯通孔内部整体填充层间连接导体部。
利用上述制造方法制造的多层布线基板具有基板主面和基板背面，并具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造，该多层布线基板具有：片状的芯体绝缘部件，由厚度为100μm以下的绝缘材料构成；第1层间连接导体部，被设于芯体绝缘部件的锥状贯通孔内，并与被配置于芯体绝缘部件的表面和背面上的导体层连接，该锥状贯通孔形成为随着从一侧表面朝向其相反侧的背面而进行扩径；以及第2层间连接导体部，被设于在芯体绝缘部件的表面和背面这两面层压形成的多个树脂绝缘层中的锥状贯通孔内，并与被配置于芯体绝缘部件的表面和背面上的导体层连接，该锥状贯通孔形成为从内层侧即芯体绝缘部件侧朝向外层侧即基板主面侧和基板背面侧而进行扩径。
在这样构成的多层布线基板中，芯体绝缘部件的厚度为100μm以下，因而第1层间连接导体部的长度变短。因此，与专利文献1所述的具有芯体基板的多层布线基板相比，能够缩短布线长度，能够降低高频信号的传输损耗。并且，在该多层布线基板中，除了多个树脂绝缘层中的第2层间连接导体部和树脂绝缘层的表面及背面的各个导体层之外，还能够利用半加成法形成芯体绝缘部件中的第1层间连接导体部和表面及背面的各个导体层，因而能够使导体层的布线图案高密度且细微化。另外，由于能够在芯体绝缘部件的表面及背面这两面层压多个树脂绝缘层和多个导体层，因而能够在短时间内制造多层布线基板。
在多层布线基板中，关于第1层间连接导体部和第2层间连接导体部，各个层间连接导体部形成为使在基板主面侧进行扩径的层间连接导体部的个数和在基板背面侧进行扩径的层间连接导体部的个数不同。并且，芯体绝缘部件比树脂绝缘层厚，因而优选第1层间连接导体部的直径大于第2层间连接导体部的直径。这样，能够利用第1层间连接导体部将芯体绝缘部件的表面和背面可靠连接。
构成多层布线基板的多个树脂绝缘层能够考虑绝缘性、耐热性、耐湿性进行适当选择。作为用于形成各个树脂绝缘层的高分子材料的优选示例，可以列举环氧树脂、酚醛树脂、尿烷树脂、硅酮树脂、聚酰亚胺树脂等热固性树脂，和聚碳酸酯树脂、丙烯树脂、聚乙醛树脂、聚丙烯树脂等热塑性树脂等。
并且，关于在准备步骤中准备的芯体绝缘部件，能够使用与构成多层布线基板的多个树脂绝缘层相同的材料。但是，优选芯体绝缘部件是包含作为加强部件的玻璃纤维布等在内构成的绝缘部件。在这种情况下，多层布线基板的强度提高，能够降低布线基板的翘曲。
附图说明
图1是表示本实施方式的多层布线基板的结构概况的放大剖面图。
图2是表示多层布线基板的制造方法的说明图。
图3是表示多层布线基板的制造方法的说明图。
图4是表示多层布线基板的制造方法的说明图。
图5是表示多层布线基板的制造方法的说明图。
图6是表示多层布线基板的制造方法的说明图。
图7是表示多层布线基板的制造方法的说明图。
图8是表示多层布线基板的制造方法的说明图。
图9是表示多层布线基板的制造方法的说明图。
图10是表示多层布线基板的制造方法的说明图。
图11是表示多层布线基板的制造方法的说明图。
图12是表示多层布线基板的制造方法的说明图。
图13是表示多层布线基板的制造方法的说明图。
图14是表示多层布线基板的制造方法的说明图。
图15是表示多层布线基板的制造方法的说明图。
具体实施方式
下面，根据附图详细说明具体实现本发明的一个实施方式。图1是表示本实施方式的多层布线基板的结构概况的放大剖面图。
如图1所示，本实施方式的多层布线基板10是安装IC芯片用的布线基板，具有作为IC芯片安装面的基板主面11及其相反侧的基板背面12。具体地讲，多层布线基板10包括片状的芯体绝缘部件13、在芯体绝缘部件13的芯体主面14(在图1中指上面)上形成的第1组合层31、和在芯体绝缘部件13的芯体背面15(在图1中指下面)上形成的第2组合层32。
在本实施方式中，第1组合层31具有将利用热固性树脂(环氧树脂)构成的两层树脂绝缘层21、22、和利用铜构成的导体层26进行交替层压的构造。第2组合层32与第1组合层31相同地也具有将利用热固性树脂(环氧树脂)构成的两层树脂绝缘层23、24、和利用铜构成的导体层26进行交替层压的构造。构成各个组合层31、32的树脂绝缘层21～24的厚度例如约为35μm，导体层26的厚度例如约为15μm。
在多层布线基板10中，在第1组合层31的基板主面11侧呈阵列状地配置有连接对象是IC芯片的多个IC芯片连接端子41。另一方面，在第2组合层32的基板背面12侧呈阵列状地配置有连接对象是母板(mother board)的LGA(Land Grid Array：焊区阵列)用的多个母板连接端子42。这些母板连接端子42是面积大于基板主面11侧的IC芯片连接端子41的连接端子。
在第1组合层31的基板主面11侧，最外层的树脂绝缘层21的表面基本上被阻焊剂35整体覆盖，在该阻焊剂35形成有使IC芯片连接端子41露出的开口部36。开口部36小于IC芯片连接端子41，IC芯片连接端子41的表面侧外周部埋在阻焊剂35内。IC芯片连接端子41以铜层为主体而构成。另外，IC芯片连接端子41具有用除铜之外的镀层46(具体地讲是指镍—金镀层)只覆盖形成主体的铜层的上表面的构造。
在第2组合层32的基板背面12侧，最外层的树脂绝缘层24的表面基本上被阻焊剂37整体覆盖，在该阻焊剂37形成有使母板连接端子42露出的开口部38。开口部38小于母板连接端子42，母板连接端子42的表面侧外周部埋在阻焊剂37内。母板连接端子42以铜层为主体而构成。另外，母板连接端子42具有用除铜之外的镀层48(具体地讲是指镍—金镀层)只覆盖形成主体的铜层的下表面的构造。
在多层布线基板10中，芯体绝缘部件13被设于作为各层的中心层的位置，该各层是指构成各个组合层31、32的多个树脂绝缘层21～24以及多个导体层26。芯体绝缘部件13的厚度为100μm以下(具体地讲约是80μm)，利用例如在作为加强部件的玻璃纤维布中浸渍了环氧树脂的树脂绝缘部件(玻璃环氧树脂部件)构成。
在芯体绝缘部件13的多个部位形成有在厚度方向上贯通的通孔用孔16(贯通孔)，在该通孔用孔16内部整体填充了通孔导体17(第1层间连接导体)。在本实施方式中，通孔用孔16和通孔导体17形成为随着从芯体背面15侧朝向芯体主面14侧而扩径的锥状。并且，在芯体绝缘部件13的芯体主面14和芯体背面15进行图案加工而形成由铜构成的导体层19，各个导体层19的一部分与通孔导体17电连接。
并且，在构成第1组合层31和第2组合层32的各个树脂绝缘层21～24分别设有导通孔33和导通导体34(第2层间连接导体)。在第1组合层31的各个树脂绝缘层21、22形成的各个导通孔33和各个导通导体34，具有随着从内层侧即芯体绝缘部件13侧朝向基板主面11侧而扩径的锥状形状。另一方面，在第2组合层32的各个树脂绝缘层23、24形成的各个导通导体34，具有随着从内层侧即芯体绝缘部件13侧朝向基板背面12侧而扩径的锥状形状。
利用形成于各个树脂绝缘层21～24的各个导通导体34和形成于芯体绝缘部件13的各个通孔导体17，将各个导体层19、26和IC芯片连接端子41和母板连接端子42相互电连接。
另外，在本实施方式的多层布线基板10中，形成于芯体绝缘部件13的通孔导体17的直径例如是100μm，大于形成于各个树脂绝缘层21～24的导通导体34的直径(例如是直径70μm)。并且，通孔导体17与形成于第1组合层31的导通导体34相同地向基板主面11侧进行扩径，形成于第2组合层32的导通导体34与通孔导体17相反而向基板背面12侧进行扩径。因此，在多层布线基板10中，作为层间连接导体部发挥作用的通孔导体17和导通导体34，向基板主面11侧进行扩径的层间连接导体部的个数多于向基板背面12侧进行扩径的层间连接导体部的个数。
上述结构的多层布线基板10例如按照下述的步骤进行制造。
首先，按照图2所示，准备厚度为100μm以下的片状的芯体绝缘部件13(准备步骤)。然后，使用例如准分子激光器或UV激光器或CO2激光器等，按照图3所示对芯体绝缘部件13从其芯体主面14侧(在图中指上侧)实施激光钻孔加工，在芯体绝缘部件13中形成在芯体主面14和芯体背面15(表面和背面)这两面开口的通孔用孔16(开孔步骤)。
然后，使用过锰酸钾溶液等蚀刻液进行去除各个通孔用孔16内的污迹的去钻污步骤。另外，作为去钻污步骤，除了使用蚀刻液的处理之外，也可以进行例如使用O2等离子的等离子灰化处理。
在去钻污步骤之后进行导体层形成步骤。具体地讲，进行无电解镀铜，形成覆盖芯体绝缘部件13的芯体主面14及芯体背面15和通孔用孔16的内面的整面镀层(省略图示)。并且，在芯体绝缘部件13的芯体主面14和芯体背面15上层压抗镀剂形成用的干膜，对该干膜进行曝光和显影。结果，如图4所示，在芯体主面14和芯体背面15形成在通孔用孔16和导体层19的形成位置具有开口部50的预定图案的抗镀剂51。
然后，在形成了抗镀剂51的状态下有选择地进行电解镀铜，在整个通孔用孔16中形成通孔导体17，并且在各个开口部50内形成导体层19。并且，将抗镀剂51从芯体绝缘部件13的芯体主面14和芯体背面15剥离，然后进行蚀刻，去除整面镀层(省略图示)。结果，如图5所示，在芯体绝缘部件13形成通孔导体17，并且在芯体绝缘部件13的芯体主面14和芯体背面15形成与该通孔导体17连接的导体层19。
在导体层形成步骤之后，在芯体绝缘部件13的芯体主面14和芯体背面15这两面进行将多个树脂绝缘层21～24和多个导体层26进行交替层压使多层化的层压步骤，形成第1组合层31和第2组合层32。具体地讲，如图6所示，在芯体绝缘部件13中，在芯体主面14配置片状的树脂绝缘层22并粘贴树脂绝缘层22，并且在芯体背面15也配置片状的树脂绝缘层23并粘贴树脂绝缘层23。并且，按照图7所示实施激光钻孔加工，由此在树脂绝缘层22的预定位置形成导通孔33，并且在树脂绝缘层23的预定位置形成导通孔33。然后，使用过锰酸钾溶液等蚀刻液进行去除各个导通孔33内的污迹的去钻污步骤。
在去钻污步骤之后，按照与上述导体层形成步骤相同的方法进行无电解镀铜和电解镀铜，由此在树脂绝缘层22、23的各个导通孔33内形成导通导体34，并且在树脂绝缘层22、23上进行图案加工来形成导体层26(参照图8)。并且，利用与上述的树脂绝缘层22、23和导体层26相同的方法，形成其它的树脂绝缘层21、24和导体层26，并在树脂绝缘层22、23上进行层压。通过以上的层压步骤，在芯体绝缘部件13的芯体主面14侧形成有第1组合层31，并且在芯体背面15侧形成有第2组合层32(参照图9)。另外，在第1组合层31的最外层的树脂绝缘层21的表面形成IC芯片连接端子41，并且在第2组合层32的最外层的树脂绝缘层24的表面形成母板连接端子42。
然后，在第1组合层31的树脂绝缘层21上涂敷感光性环氧树脂并使其固化，由此形成阻焊剂35。然后，在配置了预定的掩模的状态下进行曝光及显影，在阻焊剂35上进行图案加工来形成开口部36。同样，在第2组合层32的树脂绝缘层24上涂敷感光性环氧树脂并使其固化，由此形成阻焊剂37。然后，在配置了预定的掩模的状态下进行曝光及显影，在阻焊剂37上进行图案加工来形成开口部38。
并且，针对从开口部36露出的IC芯片连接端子41的表面(上面)、和从开口部38露出的母板连接端子42的表面(下面)，顺序实施无电解镀镍、无电解镀金，由此形成镍—金镀层46、48。经过以上的步骤，制造了图1所示的多层布线基板10。
因此，根据本实施方式能够得到以下效果。
(1)在本实施方式中，准备厚度为100μm以下的薄片状的芯体绝缘部件13，不像以往那样通过钻孔加工进行形成，而是实施激光钻孔加工来形成在芯体绝缘部件13的芯体主面14和芯体背面15开口的通孔用孔16。另外，在无电解镀铜后实施电解镀铜，由此形成将芯体绝缘部件13的通孔用孔16内整体填充得到的通孔导体17，并且在芯体绝缘部件13的芯体主面14和芯体背面15上形成与通孔导体17连接的导体层19。这样，在本实施方式中，能够利用半加成法形成芯体主面14和芯体背面15的导体层19。因此，与现有技术那样利用减成法来形成芯体基板表面的布线图案相比，能够使在芯体绝缘部件13的芯体主面14和芯体背面15形成的导体层19的布线图案高密度且细微化。并且，在现有技术中，需要通过不同的步骤来形成芯体基板的贯通孔内部的通孔导体和表面及背面的布线图案。与此相对，在本实施方式中，能够在相同的步骤中同时形成芯体绝缘部件13的通孔导体17和导体层19的布线图案，因而能够简化制造步骤。另外，由于能够在芯体绝缘部件13的芯体主面14和芯体背面15这两面形成层压多个树脂绝缘层21～24和多个导体层26使多层化的组合层31、32，因而能够在短时间内制造多层布线基板10。
(2)在本实施方式的多层布线基板10中，芯体绝缘部件13为100μm以下，因而通孔导体17的长度变短。因此，与专利文献1所述的具有芯体基板的多层布线基板相比，能够缩短布线长度，能够降低高频信号的传输损耗。
(3)在本实施方式的多层布线基板10中，设于各个树脂绝缘层21～24的各个导通导体34形成为朝向芯体绝缘部件13侧即内层侧进行缩径。并且，形成于芯体绝缘部件13的通孔导体17的直径为100μm，小于在现有技术中通过钻孔加工而形成的贯通孔内的通孔导体的直径(例如200μm)。这样，能够以精细间距形成内层侧即芯体绝缘部件13侧的导体层19、26的布线图案。
(4)在本实施方式中，芯体绝缘部件13是包含作为加强部件的玻璃纤维布在内构成的绝缘部件，因而能够提高多层布线基板10的强度，能够降低布线基板10的翘曲。
另外，本发明的实施方式也可以进行以下所述的变更。
在上述实施方式中，在开孔步骤中，从芯体绝缘部件13的芯体主面14侧实施激光钻孔加工来形成通孔用孔16，但不限于此，也可以从芯体绝缘部件13的芯体主面14和芯体背面15这两面实施激光钻孔加工。具体地讲，如图10所示，对于相邻设置的两个通孔用孔16，从芯体主面14侧实施激光钻孔加工来形成一个通孔用孔16(在图10中指左侧的贯通孔)，并且从芯体背面15侧实施激光钻孔加工来形成另一个通孔用孔16(在图10中指右侧的贯通孔)。在这种情况下，从芯体主面14侧实施激光钻孔加工的通孔用孔16，是在芯体主面14侧的直径大、在芯体背面15侧的直径小，并随着朝向芯体主面14侧而进行扩径的锥状贯通孔。相反，从芯体背面15侧实施激光钻孔加工的通孔用孔16，是在芯体主面14侧的直径小、在芯体背面15侧的直径大，并随着朝向芯体背面15侧而进行扩径的锥状贯通孔。因此，在从芯体绝缘部件13的两面实施激光钻孔加工来形成相邻的通孔用孔16的情况下，能够保持预定的间隔而且高效地形成多个通孔用孔16。并且，在导体形成步骤中，如图11所示，在各个通孔用孔16内形成有通孔导体17，并且形成有与该通孔导体17连接的导体层19。这样，能够缩小通孔导体17的形成间隔，也能够缩小与这些通孔导体17连接的导体层19的图案间隔。
并且，在开孔步骤中，如图12所示，也可以从芯体绝缘部件13的芯体主面14和芯体背面15这两侧实施激光钻孔加工来形成一个通孔用孔16。在这种情况下，能够形成随着从芯体绝缘部件13的芯体主面14朝向其相反侧的芯体背面15而暂且缩径后再扩径而形成的括弧形状的通孔用孔16a。并且，在导体形成步骤中，在对芯体绝缘部件13实施无电解镀铜和电解镀铜时，在该通孔用孔16a内，先在被括起来的部分中形成导体部。然后，该导体部缓慢生长，能够可靠地在孔内部整体填充通孔导体17a(参照图13)。
在上述实施方式中，在开孔步骤中形成通孔用孔16，但也可以进行除该通孔用孔16之外的加工。具体地讲，在开孔步骤中，在进行了使输出功率比加工通孔用孔16时弱的输出功率调整的状态下进行激光照射，在芯体绝缘部件13的芯体主面14和芯体背面15中，在形成导体层19的布线图案的位置形成凹部60(参照图14)。并且，通过与上述相同地实施无电解镀铜和电解镀铜，以导体层19的布线图案的一部分(下端部)埋入凹部60内的状态来形成导体层19(参照图15)。这样，能够在导体层19中充分确保布线图案的厚度，因而能够提高电气特性。
上述实施方式的多层布线基板10构成为使第1组合层31和第2组合层32的层数是相同层数，芯体绝缘部件13成为中心层，但不限于此。也可以使第1组合层31和第2组合层32的层数不同，由此将芯体绝缘部件13配置在偏离中心层的位置。
在上述实施方式的多层布线基板10中，使用包含玻璃纤维布的树脂绝缘部件形成芯体绝缘部件13，使用不包含玻璃纤维布的树脂绝缘部件形成多个树脂绝缘层21～24，但不限于此。具体地讲，也可以使用与芯体绝缘部件13相同地包含玻璃纤维布的树脂绝缘部件形成多个树脂绝缘层21～24，还可以使用与多个树脂绝缘层21～24相同地不包含玻璃纤维布的树脂绝缘部件形成芯体绝缘部件13。
下面，将根据前述的实施方式而理解到的技术思想列举如下。
(1)方案1是一种多层布线基板的制造方法，其特征在于，在所述准备步骤准备的所述芯体绝缘部件是包含作为加强部件的玻璃纤维布在内构成的绝缘部件。
(2)一种多层布线基板，具有基板主面和基板背面，并具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造，其特征在于，该多层布线基板具有：片状的芯体绝缘部件，由厚度为100μm以下的绝缘材料构成；第1层间连接导体部，被设于所述芯体绝缘部件的锥状贯通孔内，并与被配置于所述芯体绝缘部件的表面和背面上的所述导体层连接，该锥状贯通孔形成为随着从一侧表面朝向其相反侧的背面而进行扩径；以及第2层间连接导体部，被设于在所述芯体绝缘部件的表面和背面这两面层压形成的所述多个树脂绝缘层中的锥状贯通孔内，并与被配置于所述芯体绝缘部件的表面和背面上的所述导体层连接，该锥状贯通孔形成为从内层侧即所述芯体绝缘部件侧朝向外层侧即所述基板主面侧和所述基板背面侧而进行扩径，关于所述第1层间连接导体部和所述第2层间连接导体部，各个层间连接导体部形成为使在所述基板主面侧扩径的层间连接导体部的个数和在所述基板背面侧扩径的层间连接导体部的个数不同。
(3)一种多层布线基板，其特征在于，在技术思想(2)中，所述第1层间连接导体部的直径大于所述第2层间连接导体部的直径。
(4)一种多层布线基板，具有基板主面和基板背面，并具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造，其特征在于，该多层布线基板具有：片状的芯体绝缘部件，由厚度为100μm以下的绝缘材料构成；以及层间连接导体部，设于所述芯体绝缘部件中的括弧形状的贯通孔内，并与配置于所述芯体绝缘部件的表面和背面上的所述导体层连接，该括弧形状的贯通孔形成为随着从一个表面朝向其相反侧的背面暂且缩径后再扩径。

Claims (4)

1.一种多层布线基板的制造方法，该多层布线基板具有基板主面和基板背面，并具有将多个树脂绝缘层和多个导体层进行交替层压使多层化的构造，该制造方法的特征在于，包括：
准备步骤，准备由厚度为100μm以下的绝缘材料构成的片状的芯体绝缘部件；
开孔步骤，对所述芯体绝缘部件实施激光钻孔加工，形成在所述绝缘部件的表面和背面开口的贯通孔；
导体形成步骤，在实施无电解镀铜后实施电解镀铜，由此形成将所述芯体绝缘部件的贯通孔内部整体填充得到的层间连接导体部，并且形成配置于所述芯体绝缘部件的表面和背面上并与所述层间连接导体部连接的所述导体层；以及
层压步骤，在形成了所述导体层的所述芯体绝缘部件的表面和背面这两个面上，交替地层压所述多个树脂绝缘层和所述多个导体层使多层化。
2.根据权利要求1所述的多层布线基板的制造方法，其特征在于，在所述开孔步骤中，从所述芯体绝缘部件的表面和背面这两侧实施激光钻孔加工。
3.根据权利要求2所述的多层布线基板的制造方法，其特征在于，在所述开孔步骤中，对于相邻设置的多个贯通孔，从所述芯体绝缘部件的表面侧实施激光钻孔加工来形成一个贯通孔，并且从所述芯体绝缘部件的背面侧实施激光钻孔加工来形成另一个贯通孔。
4.根据权利要求2所述的多层布线基板的制造方法，其特征在于，在所述开孔步骤中，从所述芯体绝缘部件的表面和背面这两侧实施激光钻孔加工来形成一个所述贯通孔。
CN2011103335747A 2010-10-26 2011-10-26 多层布线基板的制造方法 Pending CN102573338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-240206 2010-10-26
JP2010240206A JP2012094662A (ja) 2010-10-26 2010-10-26 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN102573338A true CN102573338A (zh) 2012-07-11

Family

ID=45971957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103335747A Pending CN102573338A (zh) 2010-10-26 2011-10-26 多层布线基板的制造方法

Country Status (5)

Country Link
US (1) US20120097319A1 (zh)
JP (1) JP2012094662A (zh)
KR (1) KR20120043649A (zh)
CN (1) CN102573338A (zh)
TW (1) TW201225775A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567195A (zh) * 2016-07-01 2018-01-09 立迈科技股份有限公司 电路板的制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP2014082490A (ja) * 2012-09-28 2014-05-08 Hitachi Chemical Co Ltd 多層配線基板
US9269610B2 (en) * 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate
JP6467814B2 (ja) * 2014-08-19 2019-02-13 凸版印刷株式会社 配線基板の製造方法、並びに半導体装置の製造方法
CN104219898B (zh) * 2014-10-09 2017-10-27 博敏电子股份有限公司 一种多层软硬结合板电镀填通孔制作工艺
WO2019044425A1 (ja) 2017-08-30 2019-03-07 株式会社村田製作所 多層基板及びアンテナモジュール
US10950463B2 (en) 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002625A1 (en) * 1999-06-24 2001-06-07 Nec Corporation Wiring substrate, multi-layered wiring substrate and method of fabricating those
CN1342036A (zh) * 2000-08-28 2002-03-27 松下电器产业株式会社 印刷布线基板及其制造方法
CN1458815A (zh) * 2002-05-14 2003-11-26 新光电气工业株式会社 金属芯基板及其制造工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
JP2003258430A (ja) * 2002-03-04 2003-09-12 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2004152935A (ja) * 2002-10-30 2004-05-27 Nec Toppan Circuit Solutions Inc 印刷配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010002625A1 (en) * 1999-06-24 2001-06-07 Nec Corporation Wiring substrate, multi-layered wiring substrate and method of fabricating those
CN1342036A (zh) * 2000-08-28 2002-03-27 松下电器产业株式会社 印刷布线基板及其制造方法
CN1458815A (zh) * 2002-05-14 2003-11-26 新光电气工业株式会社 金属芯基板及其制造工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107567195A (zh) * 2016-07-01 2018-01-09 立迈科技股份有限公司 电路板的制作方法

Also Published As

Publication number Publication date
KR20120043649A (ko) 2012-05-04
US20120097319A1 (en) 2012-04-26
TW201225775A (en) 2012-06-16
JP2012094662A (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
CN102573338A (zh) 多层布线基板的制造方法
CN105679682B (zh) 具有矩形空腔阵列的聚合物框架的制造方法
US6107683A (en) Sequentially built integrated circuit package
US6972382B2 (en) Inverted microvia structure and method of manufacture
CN102686053A (zh) 多层布线基板的制造方法
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US20050255303A1 (en) Multilayer substrate including components therein
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
CN102573278B (zh) 多层布线基板
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
JP2000216289A (ja) 半導体装置用パッケ―ジ
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
TW201413907A (zh) 具有新型傳輸線的多層電子結構
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
US6207354B1 (en) Method of making an organic chip carrier package
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
CN103906354B (zh) 电路板及其制造方法
US11984414B2 (en) Packaging structure with antenna and manufacturing method thereof
JP4349891B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711