KR20120043649A - 다층 배선기판의 제조방법 - Google Patents

다층 배선기판의 제조방법 Download PDF

Info

Publication number
KR20120043649A
KR20120043649A KR1020110109172A KR20110109172A KR20120043649A KR 20120043649 A KR20120043649 A KR 20120043649A KR 1020110109172 A KR1020110109172 A KR 1020110109172A KR 20110109172 A KR20110109172 A KR 20110109172A KR 20120043649 A KR20120043649 A KR 20120043649A
Authority
KR
South Korea
Prior art keywords
core
insulating material
hole
conductor
layer
Prior art date
Application number
KR1020110109172A
Other languages
English (en)
Inventor
신노스케 마에다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120043649A publication Critical patent/KR20120043649A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(과제) 제조공정을 간소화할 수 있는 다층 배선기판의 제조방법을 제공하는 것.
(해결수단) 본 발명의 다층 배선기판의 제조방법에서는, 준비공정에서는 두께가 100㎛ 이하인 시트 형상의 코어 절연재(13)가 준비되고, 구멍형성공정에서는 코어 절연재(13)에 대해서 레이저 구멍가공이 실시되어 코어 주면(14) 및 코어 이면(15)에서 개구되는 스루홀용 구멍(16)이 형성된다. 도체형성공정에서는 무전해 구리 도금 후에 전해 구리 도금을 실시함에 의해서 코어 절연재(13)의 스루홀용 구멍(16) 내 전체가 충전되게 이루어지는 스루홀 도체(17)가 형성됨과 아울러 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15) 상에 도체층(19)이 형성된다.

Description

다층 배선기판의 제조방법{Method of Manufacturing Multilayer Wiring Substrate}
본 발명은 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로 소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이와 같은 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있기 때문에, IC칩을 마더보드 상에 직접적으로 접속하는 것은 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다(예를 들면, 특허문헌 1 참조). 상기 다층 배선기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 상기 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 상기 다층 배선기판에 있어서, 코어기판은 보강 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 구체적으로는 코어기판으로서 예를 들면 400㎛ 정도의 두께가 확보되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 스루홀 도체가 관통되게 형성되어 있다. 상기 스루홀 도체는, 코어기판에 드릴 가공을 실시함에 의해서 관통구멍을 형성하고, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함에 의해서 상기 관통구멍의 측면에 형성된다. 또한, 스루홀 도체의 내부에는 스크린 인쇄법에 의해서 에폭시 수지 등의 폐색체(閉塞體)가 충전되어 있다.
특허문헌 1 : 일본국 특개 2010-153839호 공보 특허문헌 2 : 일본국 특개 2007-214427호 공보
그런데, 상기 특허문헌 1 등의 다층 배선기판에 있어서, 코어기판의 표면 및 이면에 형성되는 도체층의 배선 패턴은 서브 트랙티브법에 의해서 형성된다. 그래서, 세미 애디티브법에 의해서 형성되는 경우와 같이 배선 패턴을 미세화할 수 없었다. 또한, 코어기판에 있어서, 표면 및 이면의 배선 패턴과 그 배선 패턴에 연결되는 스루홀 도체가 별도의 공정에 의해서 형성되기 때문에, 제조 공정수가 증가한다는 문제가 있었다.
또, 근래에는 반도체 집적회로 소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이와 같이 신호 주파수가 높은 경우에 코어기판을 관통하는 스루홀 도체가 길어지게 되면, 스루홀 도체가 큰 인덕턴스로서 기여한다. 이 경우, 고주파 신호의 전달 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이 문제를 해결하기 위해서, 다층 배선기판을 코어기판을 가지지 않는 기판으로 하는 것이 제안되어 있다(예를 들면, 특허문헌 2 참조).
특허문헌 2의 다층 배선기판은 다음의 수법에 따라서 제조되고 있다. 우선 유리 에폭시 수지로 이루어지는 지지기판과, 2장의 동박(銅箔)이 박리 가능한 상태로 가(假)접착되어 이루어지는 박리성 동박을 준비한다. 그리고, 지지기판 상에 접착 수지층을 개재하여 박리성 동박을 고정하고, 상기 박리성 동박 상에 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 빌드업층을 얻는다. 또한, 빌드업층에 있어서, 제품 에리어보다도 외측을 절단하여 박리성 동박의 박리 계면을 노출시킨 후에, 상기 박리 계면에 의해서 박리한다. 이것에 의해서, 지지기판에서 빌드업층이 분리되며, 코어를 가지지 않는 박형의 다층 배선기판(코어리스 배선기판)이 얻어진다.
특허문헌 1과 같이 코어를 가지는 다층 배선기판은 코어기판의 양면에 빌드업층을 형성할 수 있다. 이것에 대해서 특허문헌 2와 같은 코어리스 배선기판은 지지기판의 한쪽 면에 빌드업층이 적층된다. 따라서, 코어를 가지는 다층 배선기판과 같은 적층수의 코어리스 배선기판을 제조할 경우에는 적층 공정수가 증가하기 때문에, 배선기판을 완성시킬 때까지 시간이 소요되게 된다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 제조공정을 간소화할 수 있는 다층 배선기판의 제조방법을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, "기판 주면(主面) 및 기판 이면(裏面)을 가지며, 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서, 두께가 100㎛ 이하인 절연재로 구성되는 시트 형상의 코어 절연재를 준비하는 준비공정과; 상기 코어 절연재에 대해서 레이저 구멍가공을 실시하여 상기 코어 절연재의 표면 및 이면에서 개구되는 관통구멍을 형성하는 구멍형성공정과; 무전해 구리 도금 후에 전해 구리 도금을 실시함에 의해서 상기 코어 절연재의 관통구멍 내 전체가 충전되게 이루어지는 층간 접속 도체부를 형성함과 아울러 상기 코어 절연재의 표면 및 이면 상에 배치되어 상기 층간 접속 도체부에 연결되는 상기 도체층을 형성하는 도체형성공정과; 상기 도체층을 형성한 상기 코어 절연재의 표면 및 이면의 양측에 상기 복수의 수지 절연층 및 상기 복수의 도체층을 교호로 적층하여 다층화하는 적층공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법"이 있다.
수단 1에 기재된 발명에 의하면, 종래의 코어기판은 400㎛ 이상의 두께를 가지지만, 본 발명에서는 두께가 100㎛ 이하인 얇은 시트 형상의 코어 절연재가 준비된다. 그리고, 종래와 같이 드릴 가공에 의해서 관통구멍을 코어기판에 형성하는 것이 아니라, 레이저 구멍가공을 실시하여 코어 절연재의 표면 및 이면에서 개구되는 관통구멍이 형성된다. 또한, 무전해 구리 도금 후에 전해 구리 도금을 실시함에 의해서 코어 절연재의 관통구멍 내 전체가 충전되게 이루어지는 층간 접속 도체부가 형성됨과 아울러, 상기 층간 접속 도체부에 연결되는 도체층이 코어 절연재의 표면 및 이면 상에 형성된다. 여기서, 종래의 코어기판에서는 그 표리면의 배선 패턴이 서브 트랙티브법에 의해서 형성되고 있었으나, 본 발명에서는 세미 애디티브법에 의해서 형성할 수 있다. 따라서, 코어 절연재의 표면 및 이면에 형성되는 도체층의 배선 패턴을 고밀도 또한 미세화 할 수 있다. 또, 종래의 코어기판에서는 관통구멍 내의 층간 접속 도체부와 표면 및 이면의 배선 패턴을 별도의 공정에서 형성할 필요가 있었으나, 본 발명에서는 코어 절연재의 층간 접속 도체부와 표면 및 이면의 배선 패턴을 같은 공정에서 동시에 형성할 수 있기 때문에, 제조공정을 간소화 할 수 있다.
구멍형성공정에서는 코어 절연재의 표면 및 이면의 양측에서 레이저 구멍가공을 실시하도록 하여도 좋다. 구체적으로는, 예를 들면 인접하게 형성되는 복수의 관통구멍에 대해서, 일측의 관통구멍을 코어 절연재의 표면 측에서 레이저 구멍가공을 실시하여 형성함과 아울러, 타측의 관통구멍을 코어 절연재의 이면 측에서 레이저 구멍가공을 실시하여 형성하여도 좋다. 여기서, 코어 절연재의 표면 측에서 레이저 구멍가공을 실시하여 형성한 관통구멍은 표면 측의 지름이 크게 됨과 아울러 이면 측의 지름이 작아지게 된다. 또, 이것과는 반대로, 코어 절연재의 이면 측에서 레이저 구멍가공을 실시하여 형성한 관통구멍은 표면 측의 지름이 작아지게 됨과 아울러 이면 측의 지름이 커지게 된다. 따라서, 코어 절연재의 표면 및 이면의 양측에서 레이저 구멍가공을 실시하여 인접하는 관통구멍을 형성할 경우, 소정의 간격을 유지하면서 효율 좋게 복수의 관통구멍을 형성할 수 있다.
또, 구멍형성공정에 있어서, 코어 절연재의 표면 및 이면의 양측에서 레이저 구멍가공을 실시하여 1개의 관통구멍을 형성하여도 좋다. 이 경우, 코어 절연재의 표면에서 그 반대측인 이면으로 향하여 감에 따라서 일단 축소된 후에 확대되도록 형성된 벤투리관 형상의 관통구멍을 형성할 수 있다. 그리고, 무전해 구리 도금 후에 전해 구리 도금을 실시하념, 코어 절연재의 관통구멍 내에 있어서의 잘록한 부분에 도체부가 먼저 형성된 후, 이 도체부가 서서히 성장함에 의해서 관통구멍 내 전체에 층간 접속 도체부를 확실하게 충전할 수 있다.
상기 제조방법에 의해서 제조되는 다층 배선기판은, 기판 주면 및 기판 이면을 가지며, 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판으로서, 두께가 100㎛ 이하인 절연재로 구성되는 시트 형상의 코어 절연재와; 코어 절연재에 있어서, 일측의 표면에서 그 반대측인 이면으로 향하여 감에 따라서 확대되도록 형성된 테이퍼 형상의 관통구멍 내에 형성되며, 코어 절연재의 표면 및 이면 상에 배치된 도체층에 연결되는 제 1 층간 접속 도체부와; 코어 절연재의 표면 및 이면의 양측에 적층되는 복수의 수지 절연층에 있어서, 내층(內層) 측인 코어 절연재 측에서 외층(外層) 측인 기판 주면 측 및 기판 이면 측으로 향하여 감에 따라서 확대되도록 형성된 테이퍼 형상의 관통구멍 내에 형성되며, 수지 절연층의 표면 및 이면 상에 배치된 도체층에 연결되는 제 2 층간 접속 도체부;를 구비한다.
이와 같이 구성된 다층 배선기판에서는 코어 절연재의 두께가 100㎛ 이하이기 때문에, 제 1 층간 접속 도체부의 길이가 짧아지게 된다. 따라서, 특허문헌 1과 같은 코어기판을 가지는 다층 배선기판에 비해서 배선 길이를 짧게 할 수 있어 고주파 신호의 전달 로스를 저감 할 수 있다. 또, 상기 다층 배선기판에서는, 복수의 수지 절연층에 있어서의 제 2 층간 접속 도체부와 수지 절연층의 표면 및 이면의 각 도체층에 더하여, 코어 절연재에 있어서의 제 1 층간 접속 도체부와 코어 절연재의 표면 및 이면의 각 도체층을 세미 애디티브법에 의해서 형성할 수 있기 때문에, 도체층의 배선 패턴을 고밀도 또한 미세화 할 수 있다. 또한, 코어 절연재의 표면 및 이면의 양측에 복수의 수지 절연층과 복수의 도체층을 적층할 수 있기 때문에, 다층 배선기판을 단시간에 제조할 수 있다.
다층 배선기판에서는, 제 1 층간 접속 도체부 및 제 2 층간 접속 도체부에 대해서, 기판 주면 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수와 기판 이면 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수가 서로 다르도록 각 층간 접속 도체부가 형성된다. 또, 코어 절연재는 수지 절연층보다도 두껍기 때문에, 제 1 층간 접속 도체부의 지름을 제 2 층간 접속 도체부의 지름보다도 크게 하는 것이 바람직하다. 이와 같이 하면, 코어 절연재의 표면 및 이면의 도체층을 제 1 층간 접속 도체부에 확길하게 접속할 수 있다.
다층 배선기판을 구성하는 복수의 수지 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 각 수지 절연층을 형성하기 위한 고분자 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다.
또, 준비공정에서 준비되는 코어 절연재로서는 다층 배선기판을 구성하는 복수의 수지 절연층과 같은 재료를 사용할 수 있다. 다만, 코어 절연재는 보강재로서의 유리 크로스 등을 포함하여 구성된 절연재인 것이 더 바람직하다. 이 경우, 다층 배선기판의 강도가 높아지게 됨으로써, 배선기판의 휨(bow)을 저감할 수 있다.
도 1은 본 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 확대 단면도
도 2는 다층 배선기판의 제조방법을 나타내는 설명도
도 3은 다층 배선기판의 제조방법을 나타내는 설명도
도 4는 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 다층 배선기판의 제조방법을 나타내는 설명도
도 7은 다층 배선기판의 제조방법을 나타내는 설명도
도 8은 다층 배선기판의 제조방법을 나타내는 설명도
도 9는 다층 배선기판의 제조방법을 나타내는 설명도
도 10은 다층 배선기판의 제조방법을 나타내는 설명도
도 11은 다층 배선기판의 제조방법을 나타내는 설명도
도 12는 다층 배선기판의 제조방법을 나타내는 설명도
도 13은 다층 배선기판의 제조방법을 나타내는 설명도
도 14는 다층 배선기판의 제조방법을 나타내는 설명도
도 15는 다층 배선기판의 제조방법을 나타내는 설명도
이하, 본 발명을 구체화한 일 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략 구성을 나타내는 확대 단면도이다.
도 1에 나타낸 바와 같이, 본 실시형태의 다층 배선기판(10)은 IC칩 탑재용의 배선기판이며, IC칩 탑재면이 되는 기판 주면(主面)(11)과 그 반대측인 기판 이면(裏面)(12)을 가지고 있다. 구체적으로는, 다층 배선기판(10)은 시트 형상의 코어 절연재(13)와, 코어 절연재(13)의 코어 주면(14)(도 1에서는 상면) 상에 형성되는 제 1 빌드업층(31)과, 코어 절연재(13)의 코어 이면(15)(도 1에서는 하면) 상에 형성되는 제 2 빌드업층(32)으로 이루어진다.
본 실시형태에 있어서, 제 1 빌드업층(31)은 열경화성 수지(에폭시 수지)로 이루어지는 2층의 수지 절연층(21,22)과 구리로 이루어지는 도체층(26)을 교호로 적층한 구조를 가지고 있다. 제 2 빌드업층(32)도 상기 제 1 빌드업층(31)과 마찬가지로 열경화성 수지(에폭시 수지)로 이루어지는 2층의 수지 절연층(23,24)과 구리로 이루어지는 도체층(26)을 교호로 적층한 구조를 가지고 있다. 각 빌드업층(31,32)을 구성하는 수지 절연층(21?24)의 두께는 예를 들면 35㎛ 정도이고, 도체층(26)의 두께는 예를 들면 15㎛ 정도이다.
다층 배선기판(10)에 있어서, 제 1 빌드업층(31)의 기판 주면(11) 측에는 접속대상이 IC칩인 복수의 IC칩 접속단자(41)가 어레이 형상으로 배치되어 있다. 한편, 제 2 빌드업층(32)의 기판 이면(12) 측에는 접속대상이 마더보드(마더기판)인 LGA(land grid array)용의 복수의 마더기판 접속단자(42)가 어레이 형상으로 배치되어 있다. 이들 마더기판 접속단자(42)는 기판 주면(11) 측의 IC칩 접속단자(41)보다도 면적이 큰 접속단자이다.
제 1 빌드업층(31)의 기판 주면(11) 측에 있어서, 최외층인 수지 절연층(21)의 표면은 솔더 레지스트(35)에 의해서 거의 전체적으로 덮여져 있으며, 상기 솔더 레지스트(35)에는 IC칩 접속단자(41)를 노출시키는 개구부(36)가 형성되어 있다. 개구부(36)는 IC칩 접속단자(41)보다도 작으며, 따라서 IC칩 접속단자(41)의 표면측 외주부가 솔더 레지스트(35) 내에 매립되어 있다. IC칩 접속단자(41)는 구리층을 주체로 하여 구성되어 있다. 또한, IC칩 접속단자(41)는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층(46)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
제 2 빌드업층(32)의 기판 이면(12) 측에 있어서, 최외층인 수지 절연층(24)의 표면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있으며, 상기 솔더 레지스트(37)에는 마더기판 접속단자(42)를 노출시키는 개구부(38)가 형성되어 있다. 개구부(38)는 마더기판 접속단자(42)보다도 작으며, 따라서 마더기판 접속단자(42)의 표면측 외주부가 솔더 레지스트(37) 내에 매립되어 있다. 마더기판 접속단자(42)는 구리층을 주체로 하여 구성되어 있다. 또한, 마더기판 접속단자(42)는 주체를 이루는 구리층의 하면만을 구리 이외의 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
다층 배선기판(10)에 있어서, 코어 절연재(13)는 각 빌드업층(31,32)을 구성하는 복수의 수지 절연층(21?24) 및 복수의 도체층(26)의 각 층의 중심층이 되는 위치에 형성되어 있다. 코어 절연재(13)는 두께가 100㎛ 이하(구체적으로는 80㎛ 정도)이고, 예를 들면 보강재로서의 유리 크로스에 에폭시 수지를 함침시켜서 이루어지는 수지 절연재(유리 에폭시재)로 구성되어 있다.
코어 절연재(13)에 있어서의 복수 개소에는 두께방향으로 관통하는 스루홀용 구멍(16)(관통구멍)이 형성되어 있으며, 이 스루홀용 구멍(16) 내 전체에는 스루홀 도체(17)(제 1 층간 접속 도체부)가 충전되어 있다. 본 실시형태에 있어서, 스루홀용 구멍(16) 및 스루홀 도체(17)는 코어 이면(15) 측에서 코어 주면(14) 측으로 향하여 감에 따라서 확대되는 테이퍼 형상으로 형성되어 있다. 또, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에는 구리로 이루어지는 도체층(19)이 패턴 형성되어 있으며, 각 도체층(19)의 일부는 스루홀 도체(17)에 전기적으로 접속되어 있다.
또, 제 1 빌드업층(31) 및 제 2 빌드업층(32)을 구성하는 각 수지 절연층(21?24)에는 각각 비아 홀(33) 및 비아 도체(34)(제 2 층간 접속 도체부)가 형성되어 있다. 제 1 빌드업층(31)의 각 수지 절연층(21,22)에 형성되어 있는 각 비아 홀(33) 및 각 비아 도체(34)는 내층(內層) 측인 코어 절연재(13) 측에서 기판 주면(11) 측으로 향하여 감에 따라서 확대되는 테이퍼 형상으로 형성되어 있다. 한편, 제 2 빌드업층(32)의 각 수지 절연층(23,24)에 형성되어 있는 각 비아 홀(33) 및 각 비아 도체(34)는 내층 측인 코어 절연재(13) 측에서 기판 이면(12) 측으로 향하여 감에 따라서 확대되는 테이퍼 형상으로 형성되어 있다.
각 수지 절연층(21?24)에 형성된 각 비아 도체(34) 및 코어 절연재(13)에 형성된 각 스루홀 도체(17)에 의해서 각 도체층(19,26), IC칩 접속단자(41) 및 마더기판 접속단자(42)가 서로 전기적으로 접속되어 있다.
또한, 본 실시형태의 다층 배선기판(10)에 있어서, 코어 절연재(13)에 형성되는 스루홀 도체(17)의 지름은 예를 들면 100㎛이며, 각 수지 절연층(21?24)에 형성되는 비아 도체(34)의 지름(예를 들면 70㎛)보다도 크게 되어 있다. 또, 스루홀 도체(17)는 제 1 빌드업층(31)에 형성되는 비아 도체(34)와 마찬가지로 기판 주면(11) 측으로 향하여 감에 따라서 확대되어 있고, 제 2 빌드업층(32)에 형성되는 비아 도체(34)는 스루홀 도체(17)와는 반대로 기판 이면(12) 측으로 향하여 감에 따라서 확대되어 있다. 따라서, 다층 배선기판(10)에서는, 층간 접속 도체부로서 기능하는 스루홀 도체(17)와 비아 도체(34)에 대해서, 기판 주면(11) 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수는 기판 이면(12) 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수보다도 많게 되어 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 다음과 같은 순서로 제작된다.
우선 도 2에 나타낸 바와 같이 두께가 100㎛ 이하인 시트 형상의 코어 절연재(13)를 준비한다(준비공정). 그 후, 예를 들면 엑시머 레이저나 UV 레이저나 C02 레이저 등을 사용하여 도 3에 나타낸 바와 같이 코어 절연재(13)에 대해서 그 코어 주면(14) 측(도 3에서는 상측)에서 레이저 구멍가공을 실시함으로써, 코어 절연재(13)에 있어서의 코어 주면(14) 및 코어 이면(15)(표면 및 이면)의 양측에서 개구되는 스루홀용 구멍(16)을 형성한다(구멍형성공정).
그 다음에, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 스루홀용 구멍(16) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는 에칭액을 사용한 처리 이외에, 예를 들면 02 플라즈마에 의한 플라즈마 애싱의 처리를 실시하여도 좋다.
디스미어 공정 후, 도체형성공정을 실시한다. 상세하게는, 무전해 구리 도금을 실시하여 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)이나 스루홀용 구멍(16)의 내면을 덮는 전면(全面) 도금층(도시생략)을 형성한다. 그리고, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에 도금 레지스트 형성용의 드라이 필름을 적층하고, 상기 드라이 필름에 대해서 노광 및 현상을 실시한다. 이 결과, 도 4에 나타낸 바와 같이 스루홀용 구멍(16)이나 도체층(19)의 형성위치에 개구부(50)를 가지는 소정 패턴의 도금 레지스트(51)를 코어 주면(14) 및 코어 이면(15)에 형성한다.
그 후, 도금 레지스트(51)를 형성한 상태에서 선택적으로 전해 구리 도금을 실시하여 스루홀용 구멍(16) 내 전체에 스루홀 도체(17)를 형성함과 아울러, 각 개구부(50) 내에 도체층(19)을 형성한다. 그리고, 도금 레지스트(51)를 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에서 박리한 후, 에칭을 실시하여 전면 도금층(도시생략)을 제거한다. 이 결과, 도 5에 나타낸 바와 같이 코어 절연재(13)에 스루홀 도체(17)가 형성됨과 아울러, 이 스루홀 도체(17)에 연결되는 도체층(19)이 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에 형성된다.
도체형성공정 후, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)의 양측에 복수의 수지 절연층(21?24) 및 복수의 도체층(26)을 교호로 적층하여 다층화하는 적층공정을 실시하여 제 1 빌드업층(31) 및 제 2 빌드업층(32)을 형성한다. 구체적으로는 도 6에 나타낸 바와 같이, 코어 절연재(13)에 있어서, 코어 주면(14)에 시트 형상의 수지 절연층(22)을 배치하여 이 수지 절연층(22)을 붙임과 아울러, 코어 이면(15)에도 시트 형상의 수지 절연층(23)을 배치하여 이 수지 절연층(23)을 붙인다. 그리고, 도 7에 나타낸 바와 같이 레이저 구멍가공을 실시함에 의해서 수지 절연층(22)의 소정 위치에 비아 홀(33)을 형성함과 아울러, 수지 절연층(23)의 소정 위치에 비아 홀(33)을 형성한다. 그 다음에, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
디스미어 공정 후, 상기 도체형성공정과 같은 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함에 의해서 수지 절연층(22,23)의 각 비아 홀(33) 내에 비아 도체(34)를 형성함과 아울러, 수지 절연층(22,23) 상에 도체층(26)을 패턴 형성한다(도 8 참조). 또, 다른 수지 절연층(21,24) 및 도체층(26)에 대해서도 상기한 수지 절연층(22,23) 및 도체층(26)과 같은 수법에 따라서 형성하여 수지 절연층(22,23) 상에 적층하여 간다. 이상의 적층공정에 의해서 코어 절연재(13)의 코어 주면(14) 측에 제 1 빌드업층(31)이 형성됨과 아울러, 코어 이면(15) 측에 제 2 빌드업층(32)이 형성된다(도 9 참조). 또한, 제 1 빌드업층(31)의 최외층이 되는 수지 절연층(21)의 표면에는 IC칩 접속단자(41)가 형성됨과 아울러, 제 2 빌드업층(32)의 최외층이 되는 절연 수지층(24)의 표면에는 마더기판 접속단자(42)가 형성된다.
그 다음에, 제 1 빌드업층(31)의 수지 절연층(21) 상에 감광성 에폭시 수지를 도포하고 경화시킴에 의해서 솔더 레지스트(35)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(35)에 개구부(36)를 패터닝한다. 상기한 바와 마찬가지로, 제 2 빌드업층(32)의 수지 절연층(24) 상에 감광성 에폭시 수지를 도포하고 경화시킴에 의해서 솔더 레지스트(37)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37)에 개구부(38)를 패터닝한다.
그리고, 개구부(36)에서 노출되어 있는 IC칩 접속단자(41)의 표면(상면) 및 개구부(38)에서 노출되어 있는 마더기판 접속단자(42)의 표면(하면)에 대해서, 무전해 니켈 도금, 무전해 금 도금을 순차적으로 실시함에 의해서 니켈-금 도금층(46,48)을 형성한다. 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
따라서, 본 실시형태에 의하면, 다음과 같은 효과를 얻을 수 있다.
(1) 본 실시형태에서는 두께가 100㎛ 이하인 얇은 시트 형상의 코어 절연재(13)가 준비되고, 종래와 같이 드릴 가공에 의해서 형성하는 것이 아니라 레이저 구멍가공을 실시하여 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에서 개구되는 스루홀용 구멍(16)이 형성된다. 또한, 무전해 구리 도금 후에 전해 구리 도금을 실시함에 의해서 코어 절연재(13)의 스루홀용 구멍(16) 내 전체가 충전되게 이루어지는 스루홀 도체(17)가 형성됨과 아울러, 이 스루홀 도체(17)에 연결되는 도체층(19)이 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15) 상에 형성된다. 이와 같이, 본 실시형태에서는 코어 주면(14) 및 코어 이면(15)의 도체층(19)을 세미 애디티브법에 의해서 형성할 수 있다. 따라서, 종래 기술과 같이 코어기판 표면의 배선 패턴을 서브 트랙티브법에 의해서 형성하는 경우에 비해서, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에 형성되는 도체층(19)의 배선 패턴을 고밀도 또한 미세화 할 수 있다. 또, 종래 기술에서는 코어기판에 있어서의 관통구멍 내의 스루홀 도체와 표면 및 이면의 배선 패턴을 별도의 공정에서 형성할 필요가 있었다. 이것에 대해서, 본 실시형태에서는 코어 절연재(13)의 스루홀 도체(17)와 도체층(19)의 배선 패턴을 같은 공정에서 동시에 형성할 수 있기 때문에, 제조공정을 간소화할 수 있다. 또한, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)의 양측에 복수의 수지 절연층(21?24)과 복수의 도체층(26)을 적층하여 다층화한 빌드업층(31,32)이 형성되기 때문에, 다층 배선기판(10)을 단시간에 제조할 수 있다.
(2) 본 실시형태의 다층 배선기판(10)에서는 코어 절연재(13)의 두께가 100㎛ 이하이기 때문에, 스루홀 도체(17)의 길이가 짧아지게 된다. 따라서, 특허문헌 1과 같은 코어기판을 가지는 다층 배선기판에 비해서 배선 길이를 짧게 할 수 있어 고주파 신호의 전달 로스를 저감할 수 있다.
(3) 본 실시형태의 다층 배선기판(10)에서는 각 수지 절연층(21?24)에 형성되어 있는 각 비아 도체(34)가 코어 절연재(13) 측인 내층 측으로 향하여 감에 따라서 축소되는 테이퍼 형상이 되도록 형성되어 있다. 또, 코어 절연재(13)에 형성되는 스루홀 도체(17)의 지름은 100㎛로서, 종래 기술에서의 드릴 가공에 의해서 형성된 관통구멍 내의 스루홀 도체의 지름(예를 들면, 200㎛)보다도 작게 되어 있다. 이와 같이 하면, 내층 측인 코어 절연재(13) 측의 도체층(19,26)의 배선 패턴을 파인 피치로 형성하는 것이 가능하게 된다.
(4) 본 실시형태에서는 코어 절연재(13)가 보강재로서의 유리 크로스를 포함하여 구성된 절연재이기 때문에, 다층 배선기판(10)의 강도를 높일 수 있어 배선기판(10)의 휨을 저감할 수 있다.
또한, 본 발명의 실시형태는 다음과 같이 변경하여도 좋다.
◎ 상기 실시형태에서는, 구멍형성공정에 있어서, 코어 절연재(13)의 코어 주면(14) 측에서 레이저 구멍가공을 실시하여 스루홀용 구멍(16)을 형성하고 있으나, 이것에 한정되는 것이 아니며, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)의 양측에서 레이저 구멍가공을 실시하도록 하여도 좋다. 구체적으로는, 도 10에 나타낸 바와 같이 인접하게 형성되는 2개의 스루홀용 구멍(16)에 대해서, 일측의 스루홀용 구멍(16)(도 10에서는 좌측 관통구멍)을 코어 주면(14) 측에서 레이저 구멍가공을 실시하여 형성함과 아울러, 타측의 스루홀용 구멍(16)(도 10에서는 우측 관통구멍)을 코어 이면(15) 측에서 레이저 구멍가공을 실시하여 형성한다. 이 경우, 코어 주면(14) 측에서 레이저 구멍가공을 실시한 스루홀용 구멍(16)은 코어 주면(14) 측의 지름이 크게 됨과 아울러 코어 이면(15) 측의 지름이 작아지게 되므로, 코어 주면(14) 측으로 향하여 감에 따라서 확대된 테이퍼 형상의 관통구멍이 된다. 또, 이것과는 반대로 코어 이면(15) 측에서 레이저 구멍가공을 실시한 스루홀용 구멍(16)은 코어 주면(14) 측의 지름이 작아지게 됨과 아울러 코어 이면(15) 측의 지름이 커지게 되므로, 코어 이면(15) 측으로 향하여 감에 따라서 확대된 테이퍼 형상의 관통구멍이 된다. 따라서, 코어 절연재(13)의 양면에서 레이저 구멍가공을 실시하여 인접하는 스루홀용 구멍(16)을 형성할 경우, 소정의 간격을 유지하면서 효율 좋게 복수의 스루홀용 구멍(16)을 형성할 수 있다. 또, 도체형성공정에서는 도 11에 나타낸 바와 같이 각 스루홀용 구멍(16) 내에 스루홀 도체(17)가 형성됨과 아울러 이 스루홀 도체(17)에 연결되는 도체층(19)이 형성된다. 이와 같이 하면, 스루홀 도체(17)의 형성 간격을 좁힐 수 있기 때문에, 이것들에 연결되는 도체층(19)의 패턴 간격도 좁힐 수 있다.
또, 구멍형성공정에 대해서, 도 12에 나타낸 바와 같이 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)의 양측에서 레이저 구멍가공을 실시하여 1개의 스루홀용 구멍(16)을 형성하여도 좋다. 이 경우, 코어 절연재(13)의 코어 주면(14)에서 그 반대측인 코어 이면(15)으로 향하여 감에 따라서 일단 축소된 후에 확대되도록 형성되는 벤투리관 형상의 스루홀용 구멍(16a)을 형성할 수 있다. 그리고, 도체형성공정에 있어서, 코어 절연재(13)에 무전해 구리 도금 및 전해 구리 도금을 실시하면, 상기 스루홀용 구멍(16a) 내에 있어서의 잘록한 부분에 도체부가 먼저 형성된다. 그 후, 이 도체부가 서서히 성장함에 의해서 스루홀용 구멍(16a) 내 전체에 스루홀 도체(17a)를 확실하게 충전할 수 있다(도 13 참조).
◎ 상기 실시형태에서는, 구멍형성공정에 있어서 스루홀용 구멍(16)을 형성하고 있으나, 상기 스루홀용 구멍(16) 이외의 가공도 실시하여도 좋다. 구체적으로는, 구멍형성공정에 있어서 스루홀용 구멍(16)의 가공시보다도 약한 출력이 되도록 출력을 조정한 상태에서 레이저 조사를 실시하여, 코어 절연재(13)의 코어 주면(14) 및 코어 이면(15)에 있어서 도체층(19)의 배선 패턴을 형성하는 위치에 오목부(60)를 형성한다(도 14 참조). 그리고, 상기한 바와 마찬가지로 무전해 도금 및 전해 도금을 실시함에 의해서 도체층(19)의 배선 패턴의 일부(하단부)가 오목부(60) 내에 매립되는 형태로 도체층(19)을 형성한다(도 15 참조). 이와 같이 하면, 도체층(19)에 있어서 배선 패턴의 두께를 충분히 확보할 수 있기 때문에, 전기적 특성을 향상시키는 것이 가능하게 된다.
◎ 상기 실시형태의 다층 배선기판(10)은 제 1 빌드업층(31)과 제 2 빌드업층(32)의 층수가 동일한 층수이고, 코어 절연재(13)가 중심층이 되도록 구성되어 있으나, 이것에 한정되는 것은 아니다. 제 1 빌드업층(31)과 제 2 빌드업층(32)의 층수를 다르게 함에 의해서 코어 절연재(13)를 중심층에서 어긋난 위치에 배치시켜도 좋다.
◎ 상기 실시형태의 다층 배선기판(10)에서는 코어 절연재(13)가 유리 크로스를 포함한 수지 절연재를 사용하여 형성되고, 복수의 수지 절연층(21?24)이 유리 크로스를 포함하지 않는 수지 절연재를 사용하여 형성되었으나, 이것에 한정되는 것은 아니다. 구체적으로는, 코어 절연재(13)와 마찬가지로 유리 크로스를 포함한 수지 절연재를 사용하여 복수의 수지 절연층(21?24)을 형성하여도 좋고, 복수의 수지 절연층(21?24)과 마찬가지로 유리 크로스를 포함하지 않는 수지 절연재를 사용하여 코어 절연재(13)를 형성하여도 좋다.
다음은 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 수단 1에 있어서, 상기 준비공정에서 준비되는 상기 코어 절연재는 보강재로서의 유리 크로스를 포함하여 구성된 절연재인 것을 특징으로 하는 다층 배선기판의 제조방법.
(2) 기판 주면 및 기판 이면을 가지며, 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판으로서, 두께가 100㎛ 이하인 절연재로 구성되는 시트 형상의 코어 절연재와; 상기 코어 절연재에 있어서, 일측의 표면에서 그 반대측인 이면으로 향하여 감에 따라서 확대되도록 형성된 테이퍼 형상의 관통구멍 내에 형성되며, 상기 코어 절연재의 표면 및 이면 상에 배치된 상기 도체층에 연결되는 제 1 층간 접속 도체부와; 상기 코어 절연재의 표면 및 이면의 양측에 적층되는 상기 복수의 수지 절연층에 있어서, 내층 측인 상기 코어 절연재 측에서 외층 측인 상기 기판 주면 측 및 상기 기판 이면 측으로 향하여 감에 따라서 확대되도록 형성된 테이퍼 형상의 관통구멍 내에 형성되며, 상기 수지 절연층의 표면 및 이면 상에 배치된 상기 도체층에 연결되는 제 2 층간 접속 도체부;를 구비하며, 상기 제 1 층간 접속 도체부 및 상기 제 2 층간 접속 도체부에 대해서, 상기 기판 주면 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수와 상기 기판 이면 측으로 향하여 감에 따라서 확대되는 층간 접속 도체부의 개수가 서로 다르도록 각 층간 접속 도체부가 형성되어 있는 것을 특징으로 하는 다층 배선기판.
(3) 기술적 사상 (2)에 있어서, 상기 제 1 층간 접속 도체부의 지름은 상기 제 2 층간 접속 도체부의 지름보다도 큰 것을 특징으로 하는 다층 배선기판.
(4) 기판 주면 및 기판 이면을 가지며, 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판으로서, 두께가 100㎛ 이하인 절연재로 구성되는 시트 형상의 코어 절연재와; 상기 코어 절연재에 있어서, 일측의 표면에서 그 반대측인 이면으로 향하여 감에 따라서 일단 축소된 후에 확대되도록 형성된 잘록한 형상의 관통구멍 내에 형성되며, 상기 코어 절연재의 표면 및 이면 상에 배치된 상기 도체층에 연결되는 층간 접속 도체부;를 구비한 것을 특징으로 하는 다층 배선기판.
10 - 다층 배선기판 11 - 기판 주면(主面)
12 - 기판 이면(裏面) 13 - 코어 절연재
14 - 표면으로서의 코어 주면(主面) 15 - 이면으로서의 코어 이면(裏面)
16,16a - 관통구멍으로서의 스루홀용 구멍
17,17a - 층간 접속 도체부로서의 스루홀 도체
19 - 도체층 21?24 - 수지 절연층
26 - 도체층

Claims (4)

  1. 기판 주면(主面) 및 기판 이면(裏面)을 가지며, 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서,
    두께가 100㎛ 이하인 절연재로 구성되는 시트 형상의 코어 절연재를 준비하는 준비공정과,
    상기 코어 절연재에 대해서 레이저 구멍가공을 실시하여 상기 코어 절연재의 표면 및 이면에서 개구되는 관통구멍을 형성하는 구멍형성공정과,
    무전해 구리 도금 후에 전해 구리 도금을 실시함에 의해서 상기 코어 절연재의 관통구멍 내 전체가 충전되게 이루어지는 층간 접속 도체부를 형성함과 아울러, 상기 코어 절연재의 표면 및 이면 상에 배치되어 상기 층간 접속 도체부에 연결되는 상기 도체층을 형성하는 도체형성공정과,
    상기 도체층을 형성한 상기 코어 절연재의 표면 및 이면의 양측에 상기 복수의 수지 절연층 및 상기 복수의 도체층을 교호로 적층하여 다층화하는 적층공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 구멍형성공정에서는 상기 코어 절연재의 표면 및 이면의 양측에서 레이저 구멍가공을 실시하도록 한 것을 특징으로 하는 다층 배선기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 구멍형성공정에서는, 인접하게 형성되는 복수의 관통구멍에 대해서, 일측의 관통구멍을 상기 코어 절연재의 표면 측에서 레이저 구멍가공을 실시하여 형성함과 아울러, 타측의 관통구멍을 상기 코어 절연재의 이면 측에서 레이저 구멍가공을 실시하여 형성하도록 한 것을 특징으로 하는 다층 배선기판의 제조방법.
  4. 청구항 2에 있어서,
    상기 구멍형성공정에서는 상기 코어 절연재의 표면 및 이면의 양측에서 레이저 구멍가공을 실시하여 1개의 상기 관통구멍을 형성하도록 한 것을 특징으로 하는 다층 배선기판의 제조방법.
KR1020110109172A 2010-10-26 2011-10-25 다층 배선기판의 제조방법 KR20120043649A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-240206 2010-10-26
JP2010240206A JP2012094662A (ja) 2010-10-26 2010-10-26 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20120043649A true KR20120043649A (ko) 2012-05-04

Family

ID=45971957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109172A KR20120043649A (ko) 2010-10-26 2011-10-25 다층 배선기판의 제조방법

Country Status (5)

Country Link
US (1) US20120097319A1 (ko)
JP (1) JP2012094662A (ko)
KR (1) KR20120043649A (ko)
CN (1) CN102573338A (ko)
TW (1) TW201225775A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581388B2 (en) * 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP6274491B2 (ja) * 2012-09-28 2018-02-07 日立化成株式会社 多層配線基板の製造方法
US9269610B2 (en) * 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate
JP6467814B2 (ja) * 2014-08-19 2019-02-13 凸版印刷株式会社 配線基板の製造方法、並びに半導体装置の製造方法
CN104219898B (zh) * 2014-10-09 2017-10-27 博敏电子股份有限公司 一种多层软硬结合板电镀填通孔制作工艺
CN107567195A (zh) * 2016-07-01 2018-01-09 立迈科技股份有限公司 电路板的制作方法
WO2019044425A1 (ja) 2017-08-30 2019-03-07 株式会社村田製作所 多層基板及びアンテナモジュール
US10950463B2 (en) 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
JP2003258430A (ja) * 2002-03-04 2003-09-12 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP2004152935A (ja) * 2002-10-30 2004-05-27 Nec Toppan Circuit Solutions Inc 印刷配線板

Also Published As

Publication number Publication date
TW201225775A (en) 2012-06-16
US20120097319A1 (en) 2012-04-26
JP2012094662A (ja) 2012-05-17
CN102573338A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR20120043649A (ko) 다층 배선기판의 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
JP5504149B2 (ja) 多層配線基板
JP5566771B2 (ja) 多層配線基板
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2009246358A (ja) 多層配線基板
US10674608B2 (en) Printed circuit board and manufacturing method thereof
JP5462777B2 (ja) 多層配線基板の製造方法
KR101579019B1 (ko) 다층배선기판
CN101568226A (zh) 多层柔性印刷线路板及其制造方法
JP5638269B2 (ja) 多層配線基板
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
KR101580472B1 (ko) 회로기판 제조방법
JP5269757B2 (ja) 多層配線基板
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application