JP3807312B2 - プリント基板とその製造方法 - Google Patents

プリント基板とその製造方法 Download PDF

Info

Publication number
JP3807312B2
JP3807312B2 JP2002009747A JP2002009747A JP3807312B2 JP 3807312 B2 JP3807312 B2 JP 3807312B2 JP 2002009747 A JP2002009747 A JP 2002009747A JP 2002009747 A JP2002009747 A JP 2002009747A JP 3807312 B2 JP3807312 B2 JP 3807312B2
Authority
JP
Japan
Prior art keywords
hole
insulating substrate
substrate
manufacturing
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002009747A
Other languages
English (en)
Other versions
JP2003218519A (ja
Inventor
貴志 首藤
康仁 高橋
憲司 飯田
憲治 高野
幸雄 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002009747A priority Critical patent/JP3807312B2/ja
Priority to TW092100818A priority patent/TW558932B/zh
Priority to US10/342,298 priority patent/US20030135994A1/en
Priority to KR10-2003-0002608A priority patent/KR20030063140A/ko
Priority to CNB031017029A priority patent/CN1230053C/zh
Publication of JP2003218519A publication Critical patent/JP2003218519A/ja
Application granted granted Critical
Publication of JP3807312B2 publication Critical patent/JP3807312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

【０００１】
【発明の属する技術分野】
本発明は多層プリント配線板のコア材となるプリント基板の製造方法に関する。
【０００２】
【従来の技術】
図３は従来のインターステシャルバイアホール構造を有する多層プリント配線板の断面構造図である。
【０００３】
３０は多層プリント配線板、３１は両面プリント配線板、３１Ｂは導体回路、３１Ｃはスルーホール、３１Ｄは穴埋め樹脂、３２は片面プリント配線板、３２Ａは絶縁基材、３３はフィルドバイアホール、３２Ｂは導体回路である。
【０００４】
コア材としての両面プリント配線板３１の両側に片面プリント配線板３２がプリプレグを介して複数枚積層されている。この片面プリント配線板３２にはその絶縁基材３２Ａを貫通する導電性のフィルドバイアホール３３が形成されている。これが片面プリント配線板３２の導体回路３２Ｂと両面プリント配線板３１の導体回路３１Ｂとの間を電気的に接続する。なお、同図に示すように片面プリント配線板３２が複数枚積層される場合には、外側に位置する片面プリント配線板３２のフィルドバイアホール３３がその内側に位置する片面プリント配線板３２の導体回路３２Ｂに電気的に接続されている。
【０００５】
一方、両面プリント配線板３１では、両側の導体回路３１Ａ、３１Ｂを電気的に接続するためのスルーホール３１Ｃが形成されている。これは絶縁基材３１Ｃに穴明けを行う。次に穴の内周面に化学メッキと電気メッキとを重ねて中空円筒状の導電路を形成する。次いでスルーホール内を穴埋め樹脂３１Ｄで埋めた後、平坦に研磨するという工程を経て製造される。
【０００６】
【発明が解決しようとする課題】
上述したコア材としての両面プリント配線板３１の製造方法では、絶縁基材３１にレーザーを照射して穴開けし、スルーホールメッキ法により導電路を形成する。さらに絶縁基材３１表面に導電パターンを形成している。
【０００７】
しかし、このように導電路と導電パターンとを別工程で形成するので工数が増える。またサブトラクティブ法を使用したパターン形成ではファインピッチのパターンが得られないという大きな欠点がある。
【０００８】
本発明は導電路と導電パターンとを同一工程で形成可能として工数を削減し、且つパターン形成をファインピッチ化して高密実装が可能なプリント基板とその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は所定の熱分解温度を有する中間樹脂層を挟んで両側にそれよりも熱分解温度の低い樹脂材料層を積層した基板を準備し、該基板の所定位置にレーザ照射による穴加工を施して、前記熱分解温度の低い樹脂層部分の穴径が大きくなる貫通穴を形成した後、当該基板の表裏両面に所定パターンのレジスト膜を形成し、しかる後前記貫通穴を含む基板の表裏両面に前記貫通穴が平坦になるまで当該貫通穴部で表裏導通した導電性パターンの上下両方を同時にメッキを施して平坦部を形成し、その後前記レジスト膜を除去した後、前記平坦部に導体回路を形成する工程を含んでなることを特徴とするプリント基板の製造方法である。従って熱分解温度の異なる材料を積層した基板を使用することで穴明け加工、エッチング処理すると熱分解温度の高い材料の層の穴径が小さくなる。メッキを施すとこの小さな穴径部が閉じられ、以降メッキが堆積して行く結果として、この小さな穴径部を境界に上下両方でメッキが進行するので、片方のみよりも短時間に処理がおこなわれる。
次に請求項２に係る発明は前記レーザー照射による穴あけ後の貫通穴に、過酸化マンガンによるエッチング処理を行うことを特徴とする請求項６記載のプリント基板の製造方法である。結果として容易に貫通穴に残留する樹脂を取り除くことができる。
【００１９】
【発明の実施の形態】
＜第１実施例＞
図１(a) から(g) は本発明に係る第１実施例の工程説明図である。
【００２０】
１は絶縁性基板、１Ｂは導体回路、１Ｃは貫通穴（スルーホール）、１Ｄはドライフィルムレジスト、１Ｅはメッキ層、１Ｆは絶縁材である。
【００２１】
最初に図１(a) に図示するような絶縁性基板１を準備した。絶縁性基板１としては、ガラスクロスエポキシ樹脂基材、ガラスクロスビスマレイミドトリアジン樹脂基材、ガラスクロスポリフェニレンエーテル樹脂基材、アラミドポリイミド液晶ポリマー等である。準備した絶縁性基板１は例えば熱硬化型ポキシ樹脂基材であり、厚みは約５０μｍ樹脂である。そしてこの絶縁性基板１にレーザ加工で貫通穴１Ｃを設けた。レーザー加工はパルス発振型炭酸ガスレーザー加工装置によって行われる。加工条件は、パルスエネルギーが０．１〜１．０ｍＪであり、パルス幅が１〜１００μｓであり、ショット数が２〜５０の範囲である。このレーザ加工によって設けられた貫通穴１Ｃの形状は直径ｄ１が約６０μｍΦで直径ｄ２が約４０μｍΦである。この後、貫通穴１Ｃの内部に残留する樹脂を取り除くため、酸素プラズマ放電、コロナ放電処理、過マンガン酸カリウム処理等によるデスミア処理を行う。更に貫通穴１Ｃの内面と絶縁性基板１の表裏全面に無電解メッキを施す。この無電解メッキの膜厚は約４５００Åである。
【００２２】
次に、図１(b) に図示するように絶縁性基板１の表裏面にドライフィルムレジスト１Ｄを設けた。このドライフィルムレジスト１Ｄは具体的にはアルカリ現像タイプであり、ドライフィルムレジスト１Ｄは感光性を有する。このドライフィルムレジスト１Ｄの膜厚は約４０μｍである。そしてドライフィルムレジスト１Ｄを露光現像して所望するパターンのレジスト膜を得た。
【００２３】
続いて図１(c) はメッキ処理の途中状態を示す。メッキ処理は直流電解メッキ法にて行われる。図１(a) 工程で設けた無電解メッキ層を電極として使用するものである。そしてこのメッキ層１Ｅの材料は銅、スズ、銀、半田、銅とスズの合金、銅と銀の合金等であってもよく、メッキ可能な金属であれば使用できる。図１(b) 工程で得られたドライフィルムレジスト１Ｄ付きの絶縁性基板１をメッキ浴槽に浸漬する。従ってメッキ層１Ｅは貫通穴１Ｃの内面と絶縁性基板１の表裏全面共に同時に成長しメッキ層１Ｅは厚みを増していく。厚みを増していく途中で、貫通穴１Ｃの底面部から表層部へ成長して、そしてメッキ層１Ｅにより貫通穴１Ｃの底面部が閉じられる。
【００２４】
更に、図１(d) に図示するように、図１(c) の状態から絶縁性基板１の表裏面のメッキ層１Ｅの厚みｔ１が約６０μｍまでメッキ処理が継続される。従って貫通穴対応部を含めた絶縁性基板１の表裏両面がほぼ平坦化する。その後に、絶縁性基板１の表裏両面のメッキ層１Ｅの凸凹を滑らかにする為と、表裏両面のメッキ層１Ｅの厚み調整のためにエッチングを行う。使用するエッチング液は塩化銅である。
【００２５】
結果としてセミアディティブ製造方法を使用した導電路と導電パターンとを同一工程で形成可能として工数を削減し、且つパターン形成をファインピッチ化して高密実装が可能なプリント基板とその製造方法を得ることができた。
【００２６】
続いて、図１(e) に図示するように絶縁性基板１の表裏面に設けられたドライフィルムレジスト１Ｄを剥離した。剥離方法は剥離剤による。使用する剥離液は例えばアルカリ系剥離液である。従ってドライフィルムレジスト１Ｄを剥離した下層から(a) 工程で設けた無電解メッキが露出した。続いて、この無電解メッキをエッチングした。使用するエッチング液は例えば硫酸過水素である。
【００２７】
次に、図１(f) に図示するように、図１(e) 工程で得られた絶縁性基板１の上下に絶縁材１Ｆを介して、さらに他の導電性パターンを設けてビルドアップ基板を構成した。この絶縁材１Ｆの塗布方法はスピンコート、カーテンコート、スプレーコート、真空ラミネーター積層プレス等である。使用する絶縁材１Ｆは例えば熱硬化型エポキシ材料である。塗布された絶縁材１Ｆの厚みは約３０〜５０μｍである。そしてこの絶縁材１Ｆの上にパータンが形成され多層化される。このパータン形成の大略は絶縁材１Ｆ上に導電材を設けた後に、レジスト材塗布、レジスト材露光、レジスト材現像、導電材エッチングにて行われる。具体的には４層の多層プリント配線板が得られた。
【００２８】
更に、図１(g) に図示するように前述した４層の多層プリント配線板の最上層にさらに各１層の他の導電性パターンを積層してビルドアップ基板を構成した。具体的には６層の多層プリント配線板が得られた。
＜第２実施例＞
図２(a) から(g) の工程図は本発明に係る第２実施例の工程説明図である。この第２実施例の図２(a) の工程は図１(a) と、図２(b) の工程は図１(b) と、図２(c) の工程は図１(c) と、図２(d) の工程は図１(d) と、図２(e) の工程は図１(e) と、図２(f) の工程は図１(f) と対応する。以下は第１実施例と異なる点を重点に説明する。
【００２９】
最初に図２(a) に図示するような絶縁性基板１を準備した。この絶縁性基板１は第１の絶縁性基板１１を介して表面に第２の絶縁性基板１２を、裏面に第３絶縁性基板１３を設けた３層構造である。第１の絶縁性基板１１、第２の絶縁性基板１２、第３絶縁性基板１３は実施例１で使用した同じ材料である。第１の絶縁性基板１１は具体的にはアラミドまたはエポキシ系樹脂である。この第１の絶縁性基板１１は厚みが約２５μｍであり、熱分解温度が約５００度Ｃである。さらに表面の第２の絶縁性基板１２と裏面の第３の絶縁性基板１３は同一材料を使用した。この第２、３の絶縁性基板１２、１３は具体的には熱硬化型エポキシ樹脂である。この第２、３の絶縁性基板１２、１３は厚みが約１２．５μｍであり、熱分解温度が約３００度Ｃである。そしてこの絶縁性基板１にレーザ加工で貫通穴１Ｃを設けた。レーザー加工は実施例１と同様である。しかし第１の絶縁性基板１１と第２、３の絶縁性基板１２、１３とは熱分解温度が異なるために穴径が異なる。熱分解温度が低い第２の絶縁性基板１２の穴径は熱分解温度が高い第１の絶縁性基板１１の穴径より大きくなる。詳細には第２の絶縁性基板１２はテーパを有する穴形状となる。第２の絶縁性基板１２の穴径と第１の絶縁性基板１１の穴径との口径差を大きくするために続いて貫通穴１Ｃを有する絶縁性基板１をエッチングした。使用するエッチング液は過マンガン酸である。熱硬化型エポキシ樹脂の第２、３の絶縁性基板１２、１３はエッチングされ易く、アラミドまたはエポキシ系樹脂の第１の絶縁性基板１１はエッチングされ難い。結果として得られた穴形状の直径ｄ３の直径は約５０μｍΦで、直径ｄ４の直径は約４０μｍΦである。次に第１の絶縁性基板１１の穴形の直径ｄ５は約３０μｍΦである。更に第３の絶縁性基板１３の穴形の直径ｄ６は約４０μｍΦである。そしてこれら３個の穴が貫通穴１Ｃである。更に貫通穴１Ｃの全面と絶縁性基板１の表裏全面に無電解メッキを施す。この無電解メッキの膜厚は約４５００Åである。
【００３０】
次に、図２(b) に図示するように実施例１と同様に絶縁性基板１の表裏面にドライフィルムレジスト１Ｄを設けた。
【００３１】
続いて図２(c) はメッキ処理の途中状態を示す。実施例１と同様に図２(b) で得られたドライフィルムレジスト１Ｄ付きの絶縁性基板１をメッキ浴槽に浸漬する。従ってメッキ層１Ｅは貫通穴１Ｃの全面と絶縁性基板１の表裏全面共に同時に成長しメッキ層１Ｅは厚みを増していく。厚みを増していく途中で最初に第１の絶縁性基板１１に設けられた穴部が充填され、そしてメッキ層１Ｅにより閉じられる。メッキ層１Ｅの成長は穴部を境界に上下両方に同時に行われるので例えば実施例１のような片面方向から行うよりも処理時間を短縮できる。
【００３２】
以降の工程は図２(d) から(g) の工程を実施例１と同様に順番に行われる。
【００３３】
本実施例では(a) 工程の無電解法にてメッキ層を形成し、(c) 工程で電解法にて該メッキ層を成長させ所望する厚みのメッキ層を得た。しかし(a) 工程の無電解法のみで所望する厚みのメッキ層を得ても良い。
【００３４】
【発明の効果】
以上説明したとおり、本発明のプリント基板の製造方法を使用すると導電路と導電パターンとを同一工程で形成可能として工数を削減し、且つパターン形成をファインピッチ化して高密実装が可能なプリント基板とその製造方法を得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る第１実施例の工程説明図、
【図２】 本発明に係る第２実施例の工程説明図、
【図３】 従来のインターステシャルバイアホール構造を有する多層プリント配線板の断面構造図である。
【符号の説明】
１ 絶縁性基板、
１Ｂ 導体回路、
１Ｃ 貫通穴（スルーホール）、
１Ｄ ドライフィルムレジスト、
１Ｅ メッキ層、
１Ｆ 絶縁材、
１１ 第１の絶縁性基板、
１２ 第２の絶縁性基板、
１３ 第３の絶縁性基板、
３１ 両面プリント配線板、
３１Ｂ 導体回路、
３１Ｃ スルーホール、
３１Ｄ 穴埋め樹脂、
３２ 片面プリント配線板、
３２Ａ 絶縁基材、
３３ フィルドバイアホール、
３２Ｂ 導体回路、
１０ 多層プリント板、

Claims (2)

  1. 所定の熱分解温度を有する中間樹脂層を挟んで両側にそれよりも熱分解温度の低い樹脂材料層を積層した基板を準備し、該基板の所定位置にレーザ照射による穴加工を施して、前記熱分解温度の低い樹脂層部分の穴径が大きくなる貫通穴を形成した後、
    当該基板の表裏両面に所定パターンのレジスト膜を形成し、
    しかる後前記貫通穴を含む基板の表裏両面に前記貫通穴が平坦になるまで当該貫通穴部で表裏導通した導電性パターンの上下両方を同時にメッキを施して平坦部を形成し、
    その後前記レジスト膜を除去した後、
    前記平坦部に導体回路を形成する工程を含んでなることを特徴とするプリント基板の製造方法。
  2. 前記レーザー照射による穴あけ後の貫通穴に、過酸化マンガンによるエッチング処理を行うことを特徴とする請求項１記載のプリント基板の製造方法。
JP2002009747A 2002-01-18 2002-01-18 プリント基板とその製造方法 Expired - Fee Related JP3807312B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002009747A JP3807312B2 (ja) 2002-01-18 2002-01-18 プリント基板とその製造方法
TW092100818A TW558932B (en) 2002-01-18 2003-01-15 Printed circuit board and manufacturing method therefor
US10/342,298 US20030135994A1 (en) 2002-01-18 2003-01-15 Printed circuit board and manufacturing method therefor
KR10-2003-0002608A KR20030063140A (ko) 2002-01-18 2003-01-15 프린트 기판과 그 제조 방법
CNB031017029A CN1230053C (zh) 2002-01-18 2003-01-17 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002009747A JP3807312B2 (ja) 2002-01-18 2002-01-18 プリント基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2003218519A JP2003218519A (ja) 2003-07-31
JP3807312B2 true JP3807312B2 (ja) 2006-08-09

Family

ID=19191534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002009747A Expired - Fee Related JP3807312B2 (ja) 2002-01-18 2002-01-18 プリント基板とその製造方法

Country Status (5)

Country Link
US (1) US20030135994A1 (ja)
JP (1) JP3807312B2 (ja)
KR (1) KR20030063140A (ja)
CN (1) CN1230053C (ja)
TW (1) TW558932B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4280583B2 (ja) * 2003-08-25 2009-06-17 新光電気工業株式会社 ヴィアの形成方法
JP3987521B2 (ja) * 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
US20060289202A1 (en) * 2005-06-24 2006-12-28 Intel Corporation Stacked microvias and method of manufacturing same
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JPWO2008069055A1 (ja) * 2006-11-28 2010-03-18 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
WO2009119600A1 (ja) * 2008-03-26 2009-10-01 株式会社村田製作所 配線基板の製造方法及び配線基板
KR20090110596A (ko) * 2008-04-18 2009-10-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2010045155A (ja) * 2008-08-12 2010-02-25 Fcm Kk 多層積層回路基板
JP2010062372A (ja) * 2008-09-04 2010-03-18 Fcm Kk 多層積層回路基板の製造方法
JP5033192B2 (ja) 2008-09-30 2012-09-26 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
US8431833B2 (en) 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US8304657B2 (en) 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP2014045020A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板の製造方法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
CN110612783B (zh) * 2017-05-16 2022-11-01 住友电工印刷电路株式会社 印刷配线板及其制造方法
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material
US20220418106A1 (en) * 2019-12-04 2022-12-29 Lg Innotek Co., Ltd. Printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017968A (en) * 1975-09-18 1977-04-19 Jerobee Industries, Inc. Method of making plated through hole printed circuit board
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
JPH02106091A (ja) * 1988-10-15 1990-04-18 Hitake Seiko Kk 両面パターンの形成方法
JPH06232560A (ja) * 1992-04-27 1994-08-19 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
JP2921504B2 (ja) * 1996-08-23 1999-07-19 日立エーアイシー株式会社 多層プリント配線板およびその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
EP0999731B1 (en) * 1997-07-08 2011-01-05 Ibiden Co., Ltd. Printed wiring board comprising conductor circuits for solder pads
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP3904361B2 (ja) * 2000-01-27 2007-04-11 日本特殊陶業株式会社 配線基板の製造方法
JP2002009435A (ja) * 2000-06-20 2002-01-11 Sumitomo Heavy Ind Ltd 有機物基板におけるビア処理方法及びビア形成方法

Also Published As

Publication number Publication date
CN1433256A (zh) 2003-07-30
JP2003218519A (ja) 2003-07-31
CN1230053C (zh) 2005-11-30
KR20030063140A (ko) 2003-07-28
US20030135994A1 (en) 2003-07-24
TW558932B (en) 2003-10-21
TW200302690A (en) 2003-08-01

Similar Documents

Publication Publication Date Title
JP3807312B2 (ja) プリント基板とその製造方法
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
US8541695B2 (en) Wiring board and method for manufacturing the same
JP4855186B2 (ja) 両面フレキシブルプリント配線板の製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
JP6381997B2 (ja) 印刷配線板の製造方法
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JP2004193520A (ja) プリント配線板の製造方法
JPS6397000A (ja) 多層プリント配線板およびその製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JP4383219B2 (ja) プリント配線板の製造方法
JP4483247B2 (ja) 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板
JP4887575B2 (ja) 高密度多層ビルドアップ配線板の製造方法
JP4547958B2 (ja) 多層配線基板の製造方法
JP6234132B2 (ja) 配線基板の製造方法
JP2005251894A (ja) プリント配線板の製造方法
JPH0818228A (ja) 多層プリント配線板の製造方法
JP4934901B2 (ja) 多層プリント配線板及びその製造方法
JPH1168291A (ja) プリント配線板及びその製造方法
JP2002359468A (ja) フィルドビア構造を有する多層プリント配線板及びその製造方法
JP2003017848A (ja) フィルドビア構造を有する多層プリント配線板の製造方法
JP2005294364A (ja) プリント配線板およびビアフィルめっきを用いたビアホールの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees