JP2003218519A - プリント基板とその製造方法 - Google Patents
プリント基板とその製造方法Info
- Publication number
- JP2003218519A JP2003218519A JP2002009747A JP2002009747A JP2003218519A JP 2003218519 A JP2003218519 A JP 2003218519A JP 2002009747 A JP2002009747 A JP 2002009747A JP 2002009747 A JP2002009747 A JP 2002009747A JP 2003218519 A JP2003218519 A JP 2003218519A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- plating
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000007747 plating Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 claims description 2
- 239000011162 core material Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000011295 pitch Substances 0.000 abstract 1
- 239000002585 base Substances 0.000 description 10
- 230000007261 regionalization Effects 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000004760 aramid Substances 0.000 description 3
- 229920003235 aromatic polyamide Polymers 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 101000917826 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-a Proteins 0.000 description 1
- 101000917824 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-b Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 102100029204 Low affinity immunoglobulin gamma Fc region receptor II-a Human genes 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 208000028659 discharge Diseases 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/036—Multilayers with layers of different types
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 コア材としての両面プリント配線板の製造方
法では、絶縁基材にレーザーを照射して穴開けし、スル
ーホールメッキ法により導電路を形成する。さらに絶縁
基材３１表面に導電パターンを形成している。しかし、
このように導電路と導電パターンとを別工程で形成する
ので工数が増える。またサブトラクティブ法を使用した
パターン形成ではファインピッチのパターンが得られな
いという大きな欠点がある。 【解決手段】 本発明は、絶縁性基板の所定位置に貫通
穴を形成した後、当該基板の表裏両面に所定パターンの
レジスト膜を形成し、しかる後前記貫通穴を含む基板の
表裏両面に前記貫通穴が充分に充填されるようメッキを
施して貫通穴部で表裏導通した導電性パターンと貫通穴
部のメッキとを形成し、その後前記レジスト膜を除去す
る工程を含んで成ることを特徴とするプリント基板の製
造方法である。
法では、絶縁基材にレーザーを照射して穴開けし、スル
ーホールメッキ法により導電路を形成する。さらに絶縁
基材３１表面に導電パターンを形成している。しかし、
このように導電路と導電パターンとを別工程で形成する
ので工数が増える。またサブトラクティブ法を使用した
パターン形成ではファインピッチのパターンが得られな
いという大きな欠点がある。 【解決手段】 本発明は、絶縁性基板の所定位置に貫通
穴を形成した後、当該基板の表裏両面に所定パターンの
レジスト膜を形成し、しかる後前記貫通穴を含む基板の
表裏両面に前記貫通穴が充分に充填されるようメッキを
施して貫通穴部で表裏導通した導電性パターンと貫通穴
部のメッキとを形成し、その後前記レジスト膜を除去す
る工程を含んで成ることを特徴とするプリント基板の製
造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は多層プリント配線板
のコア材となるプリント基板の製造方法に関する。
のコア材となるプリント基板の製造方法に関する。
【０００２】
【従来の技術】図３は従来のインターステシャルバイア
ホール構造を有する多層プリント配線板の断面構造図で
ある。
ホール構造を有する多層プリント配線板の断面構造図で
ある。
【０００３】３０は多層プリント配線板、３１は両面プ
リント配線板、３１Ｂは導体回路、３１Ｃはスルーホー
ル、３１Ｄは穴埋め樹脂、３２は片面プリント配線板、
３２Ａは絶縁基材、３３はフィルドバイアホール、３２
Ｂは導体回路である。
リント配線板、３１Ｂは導体回路、３１Ｃはスルーホー
ル、３１Ｄは穴埋め樹脂、３２は片面プリント配線板、
３２Ａは絶縁基材、３３はフィルドバイアホール、３２
Ｂは導体回路である。
【０００４】コア材としての両面プリント配線板３１の
両側に片面プリント配線板３２がプリプレグを介して複
数枚積層されている。この片面プリント配線板３２には
その絶縁基材３２Ａを貫通する導電性のフィルドバイア
ホール３３が形成されている。これが片面プリント配線
板３２の導体回路３２Ｂと両面プリント配線板３１の導
体回路３１Ｂとの間を電気的に接続する。なお、同図に
示すように片面プリント配線板３２が複数枚積層される
場合には、外側に位置する片面プリント配線板３２のフ
ィルドバイアホール３３がその内側に位置する片面プリ
ント配線板３２の導体回路３２Ｂに電気的に接続されて
いる。
両側に片面プリント配線板３２がプリプレグを介して複
数枚積層されている。この片面プリント配線板３２には
その絶縁基材３２Ａを貫通する導電性のフィルドバイア
ホール３３が形成されている。これが片面プリント配線
板３２の導体回路３２Ｂと両面プリント配線板３１の導
体回路３１Ｂとの間を電気的に接続する。なお、同図に
示すように片面プリント配線板３２が複数枚積層される
場合には、外側に位置する片面プリント配線板３２のフ
ィルドバイアホール３３がその内側に位置する片面プリ
ント配線板３２の導体回路３２Ｂに電気的に接続されて
いる。
【０００５】一方、両面プリント配線板３１では、両側
の導体回路３１Ａ、３１Ｂを電気的に接続するためのス
ルーホール３１Ｃが形成されている。これは絶縁基材３
１Ｃに穴明けを行う。次に穴の内周面に化学メッキと電
気メッキとを重ねて中空円筒状の導電路を形成する。次
いでスルーホール内を穴埋め樹脂３１Ｄで埋めた後、平
坦に研磨するという工程を経て製造される。
の導体回路３１Ａ、３１Ｂを電気的に接続するためのス
ルーホール３１Ｃが形成されている。これは絶縁基材３
１Ｃに穴明けを行う。次に穴の内周面に化学メッキと電
気メッキとを重ねて中空円筒状の導電路を形成する。次
いでスルーホール内を穴埋め樹脂３１Ｄで埋めた後、平
坦に研磨するという工程を経て製造される。
【０００６】
【発明が解決しようとする課題】上述したコア材として
の両面プリント配線板３１の製造方法では、絶縁基材３
１にレーザーを照射して穴開けし、スルーホールメッキ
法により導電路を形成する。さらに絶縁基材３１表面に
導電パターンを形成している。
の両面プリント配線板３１の製造方法では、絶縁基材３
１にレーザーを照射して穴開けし、スルーホールメッキ
法により導電路を形成する。さらに絶縁基材３１表面に
導電パターンを形成している。
【０００７】しかし、このように導電路と導電パターン
とを別工程で形成するので工数が増える。またサブトラ
クティブ法を使用したパターン形成ではファインピッチ
のパターンが得られないという大きな欠点がある。
とを別工程で形成するので工数が増える。またサブトラ
クティブ法を使用したパターン形成ではファインピッチ
のパターンが得られないという大きな欠点がある。
【０００８】本発明は導電路と導電パターンとを同一工
程で形成可能として工数を削減し、且つパターン形成を
ファインピッチ化して高密実装が可能なプリント基板と
その製造方法を提供することを目的とする。
程で形成可能として工数を削減し、且つパターン形成を
ファインピッチ化して高密実装が可能なプリント基板と
その製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は絶縁性基板の所定位置に貫通
穴を形成した後、当該基板の表裏両面に所定パターンの
レジスト膜を形成し、しかる後前記貫通穴を含む基板の
表裏両面に前記貫通穴が充分に充填されるようメッキを
施して貫通穴部で表裏導通した導電性パターンと貫通穴
部のメッキとを形成し、その後前記レジスト膜を除去す
る工程を含んで成ることを特徴とするプリント基板の製
造方法である。従って導電路と導電パターンとを同一工
程で形成可能として工数を削減し、且つパターン形成を
ファインピッチ化して高密実装が可能なプリント基板と
その製造方法を提供できる。
め、請求項１に係る発明は絶縁性基板の所定位置に貫通
穴を形成した後、当該基板の表裏両面に所定パターンの
レジスト膜を形成し、しかる後前記貫通穴を含む基板の
表裏両面に前記貫通穴が充分に充填されるようメッキを
施して貫通穴部で表裏導通した導電性パターンと貫通穴
部のメッキとを形成し、その後前記レジスト膜を除去す
る工程を含んで成ることを特徴とするプリント基板の製
造方法である。従って導電路と導電パターンとを同一工
程で形成可能として工数を削減し、且つパターン形成を
ファインピッチ化して高密実装が可能なプリント基板と
その製造方法を提供できる。
【００１０】次に請求項２に係る発明は前記メッキが銅
の無電解メッキであることを特徴とする請求項１に記載
のプリント基板の製造方法である。結果として導電路と
導電パターンとを同一工程で形成可能として工数を削減
し、且つパターン形成をファインピッチ化して高密実装
が可能なプリント基板とその製造方法を提供できる。
の無電解メッキであることを特徴とする請求項１に記載
のプリント基板の製造方法である。結果として導電路と
導電パターンとを同一工程で形成可能として工数を削減
し、且つパターン形成をファインピッチ化して高密実装
が可能なプリント基板とその製造方法を提供できる。
【００１１】更に請求項３に係る発明は前記メッキが前
記貫通穴を充填した後、貫通穴対応部を含めた全表面が
ほぼ平坦化するまで継続されることを特徴とする請求項
１または２記載のプリント基板の製造方法である。従っ
て導電路と導電パターンとを同一工程で形成可能として
工数を削減し、且つパターン形成をファインピッチ化し
て高密実装が可能なプリント基板とその製造方法を提供
できる。
記貫通穴を充填した後、貫通穴対応部を含めた全表面が
ほぼ平坦化するまで継続されることを特徴とする請求項
１または２記載のプリント基板の製造方法である。従っ
て導電路と導電パターンとを同一工程で形成可能として
工数を削減し、且つパターン形成をファインピッチ化し
て高密実装が可能なプリント基板とその製造方法を提供
できる。
【００１２】続いて請求項４に係る発明は前記レジスト
膜を除去する前に、表裏両面のパターンメッキの表層部
をエッチングする工程を含んで成ることを特徴とする請
求項１記載のプリント基板の製造方法である。結果とし
てパターンメッキの表層部の凸凹を滑らかにして、更に
表裏両面のメッキ厚みを調整できる。
膜を除去する前に、表裏両面のパターンメッキの表層部
をエッチングする工程を含んで成ることを特徴とする請
求項１記載のプリント基板の製造方法である。結果とし
てパターンメッキの表層部の凸凹を滑らかにして、更に
表裏両面のメッキ厚みを調整できる。
【００１３】次に請求項５に係る発明は前記基板表面に
おけるパターンメッキの厚さが前記貫通穴の半径よりも
厚くなるまでメッキを施すことを特徴とする請求項１ま
たは２記載のプリント基板の製造方法である。従って導
電路と導電パターンとを同一工程で形成可能として工数
を削減し、且つパターン形成をファインピッチ化して高
密実装が可能なプリント基板とその製造方法を提供でき
る。
おけるパターンメッキの厚さが前記貫通穴の半径よりも
厚くなるまでメッキを施すことを特徴とする請求項１ま
たは２記載のプリント基板の製造方法である。従って導
電路と導電パターンとを同一工程で形成可能として工数
を削減し、且つパターン形成をファインピッチ化して高
密実装が可能なプリント基板とその製造方法を提供でき
る。
【００１４】更に請求項６に係る発明は前記表裏導通し
た導電性パターン上に絶縁層を介してさらに他の導電性
パターンを積層してビルドアップ基板を構成する工程を
含んでなることを特徴とする請求項１〜５のいづれかに
記載のプリント基板の製造方法である。結果として導電
路と導電パターンとを同一工程で形成可能として工数を
削減し、且つパターン形成をファインピッチ化して高密
実装が可能なプリント基板とその製造方法を提供でき
る。
た導電性パターン上に絶縁層を介してさらに他の導電性
パターンを積層してビルドアップ基板を構成する工程を
含んでなることを特徴とする請求項１〜５のいづれかに
記載のプリント基板の製造方法である。結果として導電
路と導電パターンとを同一工程で形成可能として工数を
削減し、且つパターン形成をファインピッチ化して高密
実装が可能なプリント基板とその製造方法を提供でき
る。
【００１５】続いて請求項７に係る発明は所定の熱分解
温度を有する中間樹脂層を挟んで両側にそれよりも熱分
解温度の低い樹脂材料層を積層した基板を準備し、該基
板の所定位置にレーザ照射による穴加工を施して、前記
熱分解温度の低い樹脂層部分の穴径が大きくなる貫通穴
を形成した後、当該基板の表裏両面に所定パターンのレ
ジスト膜を形成し、しかる後前記貫通穴を含む基板の表
裏両面に前記貫通穴が充填されるようメッキを施して当
該貫通穴部で表裏導通した導電性パターンを同時に形成
し、その後前記レジスト膜を除去する工程を含んでなる
ことを特徴とするプリント基板の製造方法である。従っ
て熱分解温度の異なる材料を積層した基板を使用するこ
とで穴明け加工、エッチング処理すると熱分解温度の高
い材料の層の穴径が小さくなる。メッキを施すとこの小
さな穴径部が閉じられ、以降メッキが堆積して行く結果
として、この小さな穴径部を境界に上下両方でメッキが
進行するので、片方のみよりも短時間に処理がおこなわ
れる。
温度を有する中間樹脂層を挟んで両側にそれよりも熱分
解温度の低い樹脂材料層を積層した基板を準備し、該基
板の所定位置にレーザ照射による穴加工を施して、前記
熱分解温度の低い樹脂層部分の穴径が大きくなる貫通穴
を形成した後、当該基板の表裏両面に所定パターンのレ
ジスト膜を形成し、しかる後前記貫通穴を含む基板の表
裏両面に前記貫通穴が充填されるようメッキを施して当
該貫通穴部で表裏導通した導電性パターンを同時に形成
し、その後前記レジスト膜を除去する工程を含んでなる
ことを特徴とするプリント基板の製造方法である。従っ
て熱分解温度の異なる材料を積層した基板を使用するこ
とで穴明け加工、エッチング処理すると熱分解温度の高
い材料の層の穴径が小さくなる。メッキを施すとこの小
さな穴径部が閉じられ、以降メッキが堆積して行く結果
として、この小さな穴径部を境界に上下両方でメッキが
進行するので、片方のみよりも短時間に処理がおこなわ
れる。
【００１６】次に請求項８に係る発明は前記レーザー照
射による穴あけ後の貫通穴に、過酸化マンガンによるエ
ッチング処理を行うことを特徴とする請求項７記載のプ
リント基板の製造方法である。結果として容易に貫通穴
の残留する樹脂を取り除くことができる。
射による穴あけ後の貫通穴に、過酸化マンガンによるエ
ッチング処理を行うことを特徴とする請求項７記載のプ
リント基板の製造方法である。結果として容易に貫通穴
の残留する樹脂を取り除くことができる。
【００１７】更に請求項９に係る発明は絶縁性樹脂基板
の表裏両面を貫通する導通穴が当該基板の表裏両面に設
けられる導体パターンと同時に形成された銅メッキで充
填されて成ることを特徴とするプリント基板である。従
って貫通穴に充分なメッキ量を充填できると同時に所望
する厚みの導電性パターンが得られる。
の表裏両面を貫通する導通穴が当該基板の表裏両面に設
けられる導体パターンと同時に形成された銅メッキで充
填されて成ることを特徴とするプリント基板である。従
って貫通穴に充分なメッキ量を充填できると同時に所望
する厚みの導電性パターンが得られる。
【００１８】続いて請求項１０に係る発明は前記プリン
ト基板の表裏両面に絶縁層を介してさらに別の回路パタ
ーン層が積層されたビルドアップ構成を有してなること
を特徴とするプリント基板である。結果として導電路と
導電パターンとを同一工程で形成可能として工数を削減
し、且つパターン形成をファインピッチ化して高密実装
が可能なプリント基板とその製造方法を提供できる。
ト基板の表裏両面に絶縁層を介してさらに別の回路パタ
ーン層が積層されたビルドアップ構成を有してなること
を特徴とするプリント基板である。結果として導電路と
導電パターンとを同一工程で形成可能として工数を削減
し、且つパターン形成をファインピッチ化して高密実装
が可能なプリント基板とその製造方法を提供できる。
【００１９】
【発明の実施の形態】＜第１実施例＞図１(a) から(g)
は本発明に係る第１実施例の工程説明図である。
は本発明に係る第１実施例の工程説明図である。
【００２０】１は絶縁性基板、１Ｂは導体回路、１Ｃは
貫通穴（スルーホール）、１Ｄはドライフィルムレジス
ト、１Ｅはメッキ層、１Ｆは絶縁材である。
貫通穴（スルーホール）、１Ｄはドライフィルムレジス
ト、１Ｅはメッキ層、１Ｆは絶縁材である。
【００２１】最初に図１(a) に図示するような絶縁性基
板１を準備した。絶縁性基板１としては、ガラスクロス
エポキシ樹脂基材、ガラスクロスビスマレイミドトリア
ジン樹脂基材、ガラスクロスポリフェニレンエーテル樹
脂基材、アラミドポリイミド液晶ポリマー等である。準
備した絶縁性基板１は例えば熱硬化型ポキシ樹脂基材で
あり、厚みは約５０μｍ樹脂である。そしてこの絶縁性
基板１にレーザ加工で貫通穴１Ｃを設けた。レーザー加
工はパルス発振型炭酸ガスレーザー加工装置によって行
われる。加工条件は、パルスエネルギーが０．１〜１．
０ｍＪであり、パルス幅が１〜１００μｓであり、ショ
ット数が２〜５０の範囲である。このレーザ加工によっ
て設けられた貫通穴１Ｃの形状は直径ｄ１が約６０μｍ
Φで直径ｄ２が約４０μｍΦである。この後、貫通穴１
Ｃの内部に残留する樹脂を取り除くため、酸素プラズマ
放電、コロナ放電処理、過マンガン酸カリウム処理等に
よるデスミア処理を行う。更に貫通穴１Ｃの内面と絶縁
性基板１の表裏全面に無電解メッキを施す。この無電解
メッキの膜厚は約４５００Åである。
板１を準備した。絶縁性基板１としては、ガラスクロス
エポキシ樹脂基材、ガラスクロスビスマレイミドトリア
ジン樹脂基材、ガラスクロスポリフェニレンエーテル樹
脂基材、アラミドポリイミド液晶ポリマー等である。準
備した絶縁性基板１は例えば熱硬化型ポキシ樹脂基材で
あり、厚みは約５０μｍ樹脂である。そしてこの絶縁性
基板１にレーザ加工で貫通穴１Ｃを設けた。レーザー加
工はパルス発振型炭酸ガスレーザー加工装置によって行
われる。加工条件は、パルスエネルギーが０．１〜１．
０ｍＪであり、パルス幅が１〜１００μｓであり、ショ
ット数が２〜５０の範囲である。このレーザ加工によっ
て設けられた貫通穴１Ｃの形状は直径ｄ１が約６０μｍ
Φで直径ｄ２が約４０μｍΦである。この後、貫通穴１
Ｃの内部に残留する樹脂を取り除くため、酸素プラズマ
放電、コロナ放電処理、過マンガン酸カリウム処理等に
よるデスミア処理を行う。更に貫通穴１Ｃの内面と絶縁
性基板１の表裏全面に無電解メッキを施す。この無電解
メッキの膜厚は約４５００Åである。
【００２２】次に、図１(b) に図示するように絶縁性基
板１の表裏面にドライフィルムレジスト１Ｄを設けた。
このドライフィルムレジスト１Ｄは具体的にはアルカリ
現像タイプであり、ドライフィルムレジスト１Ｄは感光
性を有する。このドライフィルムレジスト１Ｄの膜厚は
約４０μｍである。そしてドライフィルムレジスト１Ｄ
を露光現像して所望するパターンのレジスト膜を得た。
板１の表裏面にドライフィルムレジスト１Ｄを設けた。
このドライフィルムレジスト１Ｄは具体的にはアルカリ
現像タイプであり、ドライフィルムレジスト１Ｄは感光
性を有する。このドライフィルムレジスト１Ｄの膜厚は
約４０μｍである。そしてドライフィルムレジスト１Ｄ
を露光現像して所望するパターンのレジスト膜を得た。
【００２３】続いて図１(c) はメッキ処理の途中状態を
示す。メッキ処理は直流電解メッキ法にて行われる。図
１(a) 工程で設けた無電解メッキ層を電極として使用す
るものである。そしてこのメッキ層１Ｅの材料は銅、ス
ズ、銀、半田、銅とスズの合金、銅と銀の合金等であっ
てもよく、メッキ可能な金属であれば使用できる。図１
(b) 工程で得られたドライフィルムレジスト１Ｄ付きの
絶縁性基板１をメッキ浴槽に浸漬する。従ってメッキ層
１Ｅは貫通穴１Ｃの内面と絶縁性基板１の表裏全面共に
同時に成長しメッキ層１Ｅは厚みを増していく。厚みを
増していく途中で、貫通穴１Ｃの底面部から表層部へ成
長して、そしてメッキ層１Ｅにより貫通穴１Ｃの底面部
が閉じられる。
示す。メッキ処理は直流電解メッキ法にて行われる。図
１(a) 工程で設けた無電解メッキ層を電極として使用す
るものである。そしてこのメッキ層１Ｅの材料は銅、ス
ズ、銀、半田、銅とスズの合金、銅と銀の合金等であっ
てもよく、メッキ可能な金属であれば使用できる。図１
(b) 工程で得られたドライフィルムレジスト１Ｄ付きの
絶縁性基板１をメッキ浴槽に浸漬する。従ってメッキ層
１Ｅは貫通穴１Ｃの内面と絶縁性基板１の表裏全面共に
同時に成長しメッキ層１Ｅは厚みを増していく。厚みを
増していく途中で、貫通穴１Ｃの底面部から表層部へ成
長して、そしてメッキ層１Ｅにより貫通穴１Ｃの底面部
が閉じられる。
【００２４】更に、図１(d) に図示するように、図１
(c) の状態から絶縁性基板１の表裏面のメッキ層１Ｅの
厚みｔ１が約６０μｍまでメッキ処理が継続される。従
って貫通穴対応部を含めた絶縁性基板１の表裏両面がほ
ぼ平坦化する。その後に、絶縁性基板１の表裏両面のメ
ッキ層１Ｅの凸凹を滑らかにする為と、表裏両面のメッ
キ層１Ｅの厚み調整のためにエッチングを行う。使用す
るエッチング液は塩化銅である。
(c) の状態から絶縁性基板１の表裏面のメッキ層１Ｅの
厚みｔ１が約６０μｍまでメッキ処理が継続される。従
って貫通穴対応部を含めた絶縁性基板１の表裏両面がほ
ぼ平坦化する。その後に、絶縁性基板１の表裏両面のメ
ッキ層１Ｅの凸凹を滑らかにする為と、表裏両面のメッ
キ層１Ｅの厚み調整のためにエッチングを行う。使用す
るエッチング液は塩化銅である。
【００２５】結果としてセミアディティブ製造方法を使
用した導電路と導電パターンとを同一工程で形成可能と
して工数を削減し、且つパターン形成をファインピッチ
化して高密実装が可能なプリント基板とその製造方法を
得ることができた。
用した導電路と導電パターンとを同一工程で形成可能と
して工数を削減し、且つパターン形成をファインピッチ
化して高密実装が可能なプリント基板とその製造方法を
得ることができた。
【００２６】続いて、図１(e) に図示するように絶縁性
基板１の表裏面に設けられたドライフィルムレジスト１
Ｄを剥離した。剥離方法は剥離剤による。使用する剥離
液は例えばアルカリ系剥離液である。従ってドライフィ
ルムレジスト１Ｄを剥離した下層から(a) 工程で設けた
無電解メッキが露出した。続いて、この無電解メッキを
エッチングした。使用するエッチング液は例えば硫酸過
水素である。
基板１の表裏面に設けられたドライフィルムレジスト１
Ｄを剥離した。剥離方法は剥離剤による。使用する剥離
液は例えばアルカリ系剥離液である。従ってドライフィ
ルムレジスト１Ｄを剥離した下層から(a) 工程で設けた
無電解メッキが露出した。続いて、この無電解メッキを
エッチングした。使用するエッチング液は例えば硫酸過
水素である。
【００２７】次に、図１(f) に図示するように、図１
(e) 工程で得られた絶縁性基板１の上下に絶縁材１Ｆを
介して、さらに他の導電性パターンを設けてビルドアッ
プ基板を構成した。この絶縁材１Ｆの塗布方法はスピン
コート、カーテンコート、スプレーコート、真空ラミネ
ーター積層プレス等である。使用する絶縁材１Ｆは例え
ば熱硬化型エポキシ材料である。塗布された絶縁材１Ｆ
の厚みは約３０〜５０μｍである。そしてこの絶縁材１
Ｆの上にパータンが形成され多層化される。このパータ
ン形成の大略は絶縁材１Ｆ上に導電材を設けた後に、レ
ジスト材塗布、レジスト材露光、レジスト材現像、導電
材エッチングにて行われる。具体的には４層の多層プリ
ント配線板が得られた。
(e) 工程で得られた絶縁性基板１の上下に絶縁材１Ｆを
介して、さらに他の導電性パターンを設けてビルドアッ
プ基板を構成した。この絶縁材１Ｆの塗布方法はスピン
コート、カーテンコート、スプレーコート、真空ラミネ
ーター積層プレス等である。使用する絶縁材１Ｆは例え
ば熱硬化型エポキシ材料である。塗布された絶縁材１Ｆ
の厚みは約３０〜５０μｍである。そしてこの絶縁材１
Ｆの上にパータンが形成され多層化される。このパータ
ン形成の大略は絶縁材１Ｆ上に導電材を設けた後に、レ
ジスト材塗布、レジスト材露光、レジスト材現像、導電
材エッチングにて行われる。具体的には４層の多層プリ
ント配線板が得られた。
【００２８】更に、図１(g) に図示するように前述した
４層の多層プリント配線板の最上層にさらに各１層の他
の導電性パターンを積層してビルドアップ基板を構成し
た。具体的には６層の多層プリント配線板が得られた。 ＜第２実施例＞図２(a) から(g) の工程図は本発明に係
る第２実施例の工程説明図である。この第２実施例の図
２(a) の工程は図１(a) と、図２(b) の工程は図１(b)
と、図２(c) の工程は図１(c) と、図２(d) の工程は図
１(d) と、図２(e) の工程は図１(e) と、図２(f) の工
程は図１(f) と対応する。以下は第１実施例と異なる点
を重点に説明する。
４層の多層プリント配線板の最上層にさらに各１層の他
の導電性パターンを積層してビルドアップ基板を構成し
た。具体的には６層の多層プリント配線板が得られた。 ＜第２実施例＞図２(a) から(g) の工程図は本発明に係
る第２実施例の工程説明図である。この第２実施例の図
２(a) の工程は図１(a) と、図２(b) の工程は図１(b)
と、図２(c) の工程は図１(c) と、図２(d) の工程は図
１(d) と、図２(e) の工程は図１(e) と、図２(f) の工
程は図１(f) と対応する。以下は第１実施例と異なる点
を重点に説明する。
【００２９】最初に図２(a) に図示するような絶縁性基
板１を準備した。この絶縁性基板１は第１の絶縁性基板
１１を介して表面に第２の絶縁性基板１２を、裏面に第
３絶縁性基板１３を設けた３層構造である。第１の絶縁
性基板１１、第２の絶縁性基板１２、第３絶縁性基板１
３は実施例１で使用した同じ材料である。第１の絶縁性
基板１１は具体的にはアラミドまたはエポキシ系樹脂で
ある。この第１の絶縁性基板１１は厚みが約２５μｍで
あり、熱分解温度が約５００度Ｃである。さらに表面の
第２の絶縁性基板１２と裏面の第３の絶縁性基板１３は
同一材料を使用した。この第２、３の絶縁性基板１２、
１３は具体的には熱硬化型エポキシ樹脂である。この第
２、３の絶縁性基板１２、１３は厚みが約１２．５μｍ
であり、熱分解温度が約３００度Ｃである。そしてこの
絶縁性基板１にレーザ加工で貫通穴１Ｃを設けた。レー
ザー加工は実施例１と同様である。しかし第１の絶縁性
基板１１と第２、３の絶縁性基板１２、１３とは熱分解
温度が異なるために穴径が異なる。熱分解温度が低い第
２の絶縁性基板１２の穴径は熱分解温度が高い第１の絶
縁性基板１１の穴径より大きくなる。詳細には第２の絶
縁性基板１２はテーパを有する穴形状となる。第２の絶
縁性基板１２の穴径と第１の絶縁性基板１１の穴径との
口径差を大きくするために続いて貫通穴１Ｃを有する絶
縁性基板１をエッチングした。使用するエッチング液は
過マンガン酸である。熱硬化型エポキシ樹脂の第２、３
の絶縁性基板１２、１３はエッチングされ易く、アラミ
ドまたはエポキシ系樹脂の第１の絶縁性基板１１はエッ
チングされ難い。結果として得られた穴形状の直径ｄ３
の直径は約５０μｍΦで、直径ｄ４の直径は約４０μｍ
Φである。次に第１の絶縁性基板１１の穴形の直径ｄ５
は約３０μｍΦである。更に第３の絶縁性基板１３の穴
形の直径ｄ６は約４０μｍΦである。そしてこれら３個
の穴が貫通穴１Ｃである。更に貫通穴１Ｃの全面と絶縁
性基板１の表裏全面に無電解メッキを施す。この無電解
メッキの膜厚は約４５００Åである。
板１を準備した。この絶縁性基板１は第１の絶縁性基板
１１を介して表面に第２の絶縁性基板１２を、裏面に第
３絶縁性基板１３を設けた３層構造である。第１の絶縁
性基板１１、第２の絶縁性基板１２、第３絶縁性基板１
３は実施例１で使用した同じ材料である。第１の絶縁性
基板１１は具体的にはアラミドまたはエポキシ系樹脂で
ある。この第１の絶縁性基板１１は厚みが約２５μｍで
あり、熱分解温度が約５００度Ｃである。さらに表面の
第２の絶縁性基板１２と裏面の第３の絶縁性基板１３は
同一材料を使用した。この第２、３の絶縁性基板１２、
１３は具体的には熱硬化型エポキシ樹脂である。この第
２、３の絶縁性基板１２、１３は厚みが約１２．５μｍ
であり、熱分解温度が約３００度Ｃである。そしてこの
絶縁性基板１にレーザ加工で貫通穴１Ｃを設けた。レー
ザー加工は実施例１と同様である。しかし第１の絶縁性
基板１１と第２、３の絶縁性基板１２、１３とは熱分解
温度が異なるために穴径が異なる。熱分解温度が低い第
２の絶縁性基板１２の穴径は熱分解温度が高い第１の絶
縁性基板１１の穴径より大きくなる。詳細には第２の絶
縁性基板１２はテーパを有する穴形状となる。第２の絶
縁性基板１２の穴径と第１の絶縁性基板１１の穴径との
口径差を大きくするために続いて貫通穴１Ｃを有する絶
縁性基板１をエッチングした。使用するエッチング液は
過マンガン酸である。熱硬化型エポキシ樹脂の第２、３
の絶縁性基板１２、１３はエッチングされ易く、アラミ
ドまたはエポキシ系樹脂の第１の絶縁性基板１１はエッ
チングされ難い。結果として得られた穴形状の直径ｄ３
の直径は約５０μｍΦで、直径ｄ４の直径は約４０μｍ
Φである。次に第１の絶縁性基板１１の穴形の直径ｄ５
は約３０μｍΦである。更に第３の絶縁性基板１３の穴
形の直径ｄ６は約４０μｍΦである。そしてこれら３個
の穴が貫通穴１Ｃである。更に貫通穴１Ｃの全面と絶縁
性基板１の表裏全面に無電解メッキを施す。この無電解
メッキの膜厚は約４５００Åである。
【００３０】次に、図２(b) に図示するように実施例１
と同様に絶縁性基板１の表裏面にドライフィルムレジス
ト１Ｄを設けた。
と同様に絶縁性基板１の表裏面にドライフィルムレジス
ト１Ｄを設けた。
【００３１】続いて図２(c) はメッキ処理の途中状態を
示す。実施例１と同様に図２(b) で得られたドライフィ
ルムレジスト１Ｄ付きの絶縁性基板１をメッキ浴槽に浸
漬する。従ってメッキ層１Ｅは貫通穴１Ｃの全面と絶縁
性基板１の表裏全面共に同時に成長しメッキ層１Ｅは厚
みを増していく。厚みを増していく途中で最初に第１の
絶縁性基板１１に設けられた穴部が充填され、そしてメ
ッキ層１Ｅにより閉じられる。メッキ層１Ｅの成長は穴
部を境界に上下両方に同時に行われるので例えば実施例
１のような片面方向から行うよりも処理時間を短縮でき
る。
示す。実施例１と同様に図２(b) で得られたドライフィ
ルムレジスト１Ｄ付きの絶縁性基板１をメッキ浴槽に浸
漬する。従ってメッキ層１Ｅは貫通穴１Ｃの全面と絶縁
性基板１の表裏全面共に同時に成長しメッキ層１Ｅは厚
みを増していく。厚みを増していく途中で最初に第１の
絶縁性基板１１に設けられた穴部が充填され、そしてメ
ッキ層１Ｅにより閉じられる。メッキ層１Ｅの成長は穴
部を境界に上下両方に同時に行われるので例えば実施例
１のような片面方向から行うよりも処理時間を短縮でき
る。
【００３２】以降の工程は図２(d) から(g) の工程を実
施例１と同様に順番に行われる。
施例１と同様に順番に行われる。
【００３３】本実施例では(a) 工程の無電解法にてメッ
キ層を形成し、(c) 工程で電解法にて該メッキ層を成長
させ所望する厚みのメッキ層を得た。しかし(a) 工程の
無電解法のみで所望する厚みのメッキ層を得ても良い。
キ層を形成し、(c) 工程で電解法にて該メッキ層を成長
させ所望する厚みのメッキ層を得た。しかし(a) 工程の
無電解法のみで所望する厚みのメッキ層を得ても良い。
【００３４】
【発明の効果】以上説明したとおり、本発明のプリント
基板の製造方法を使用すると導電路と導電パターンとを
同一工程で形成可能として工数を削減し、且つパターン
形成をファインピッチ化して高密実装が可能なプリント
基板とその製造方法を得ることができる。
基板の製造方法を使用すると導電路と導電パターンとを
同一工程で形成可能として工数を削減し、且つパターン
形成をファインピッチ化して高密実装が可能なプリント
基板とその製造方法を得ることができる。
【図１】 本発明に係る第１実施例の工程説明図、
【図２】 本発明に係る第２実施例の工程説明図、
【図３】 従来のインターステシャルバイアホール構造
を有する多層プリント配線板の断面構造図である。
を有する多層プリント配線板の断面構造図である。
１ 絶縁性基板、
１Ｂ 導体回路、
１Ｃ 貫通穴（スルーホール）、
１Ｄ ドライフィルムレジスト、
１Ｅ メッキ層、
１Ｆ 絶縁材、
１１ 第１の絶縁性基板、
１２ 第２の絶縁性基板、
１３ 第３の絶縁性基板、
３１ 両面プリント配線板、
３１Ｂ 導体回路、
３１Ｃ スルーホール、
３１Ｄ 穴埋め樹脂、
３２ 片面プリント配線板、
３２Ａ 絶縁基材、
３３ フィルドバイアホール、
３２Ｂ 導体回路、
１０ 多層プリント板、
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｘ
(72)発明者 飯田 憲司
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 高野 憲治
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 宮崎 幸雄
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5E317 BB02 BB12 BB14 BB18 CC32
CC33 CD32 GG14
5E346 AA43 CC32 CC33 CC40 DD25
FF06 FF07 FF08 FF15 HH22
HH26
Claims (10)
- 【請求項１】 絶縁性基板の所定位置に貫通穴を形成し
た後、 当該基板の表裏両面に所定パターンのレジスト膜を形成
し、 しかる後前記貫通穴を含む基板の表裏両面に前記貫通穴
が充分に充填されるようメッキを施して貫通穴部で表裏
導通した導電性パターンと貫通穴部のメッキとを形成
し、 その後前記レジスト膜を除去する工程を含んで成ること
を特徴とするプリント基板の製造方法。 - 【請求項２】 前記メッキが銅の無電解メッキであるこ
とを特徴とする請求項１に記載のプリント基板の製造方
法。 - 【請求項３】 前記メッキが前記貫通穴を充填した後、
貫通穴対応部を含めた全表面がほぼ平坦化するまで継続
されることを特徴とする請求項１または２記載のプリン
ト基板の製造方法。 - 【請求項４】 前記レジスト膜を除去する前に、表裏両
面のパターンメッキの表層部をエッチングする工程を含
んで成ることを特徴とする請求項１記載のプリント基板
の製造方法。 - 【請求項５】 前記基板表面におけるパターンメッキの
厚さが前記貫通穴の半径よりも厚くなるまでメッキを施
すことを特徴とする請求項１または２記載のプリント基
板の製造方法。 - 【請求項６】 前記表裏導通した導電性パターン上に絶
縁層を介してさらに他の導電性パターンを積層してビル
ドアップ基板を構成する工程を含んでなることを特徴と
する請求項１〜５のいづれかに記載のプリント基板の製
造方法。 - 【請求項７】 所定の熱分解温度を有する中間樹脂層を
挟んで両側にそれよりも熱分解温度の低い樹脂材料層を
積層した基板を準備し、該基板の所定位置にレーザ照射
による穴加工を施して、前記熱分解温度の低い樹脂層部
分の穴径が大きくなる貫通穴を形成した後、 当該基板の表裏両面に所定パターンのレジスト膜を形成
し、 しかる後前記貫通穴を含む基板の表裏両面に前記貫通穴
が充填されるようメッキを施して当該貫通穴部で表裏導
通した導電性パターンを同時に形成し、 その後前記レジスト膜を除去する工程を含んでなること
を特徴とするプリント基板の製造方法。 - 【請求項８】 前記レーザー照射による穴あけ後の貫通
穴に、過酸化マンガンによるエッチング処理を行うこと
を特徴とする請求項７記載のプリント基板の製造方法。 - 【請求項９】 絶縁性樹脂基板の表裏両面を貫通する導
通穴が当該基板の表裏両面に設けられる導体パターンと
同時に形成された銅メッキで充填されて成ることを特徴
とするプリント基板。 - 【請求項１０】 前記プリント基板の表裏両面に絶縁層
を介してさらに別の回路パターン層が積層されたビルド
アップ構成を有してなることを特徴とするプリント基
板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009747A JP3807312B2 (ja) | 2002-01-18 | 2002-01-18 | プリント基板とその製造方法 |
| US10/342,298 US20030135994A1 (en) | 2002-01-18 | 2003-01-15 | Printed circuit board and manufacturing method therefor |
| KR10-2003-0002608A KR20030063140A (ko) | 2002-01-18 | 2003-01-15 | 프린트 기판과 그 제조 방법 |
| TW092100818A TW558932B (en) | 2002-01-18 | 2003-01-15 | Printed circuit board and manufacturing method therefor |
| CNB031017029A CN1230053C (zh) | 2002-01-18 | 2003-01-17 | 印刷电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009747A JP3807312B2 (ja) | 2002-01-18 | 2002-01-18 | プリント基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218519A true JP2003218519A (ja) | 2003-07-31 |
| JP3807312B2 JP3807312B2 (ja) | 2006-08-09 |
Family
ID=19191534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009747A Expired - Fee Related JP3807312B2 (ja) | 2002-01-18 | 2002-01-18 | プリント基板とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030135994A1 (ja) |
| JP (1) | JP3807312B2 (ja) |
| KR (1) | KR20030063140A (ja) |
| CN (1) | CN1230053C (ja) |
| TW (1) | TW558932B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007857A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
| WO2007097440A1 (ja) * | 2006-02-22 | 2007-08-30 | Ibiden Co., Ltd. | プリント配線板およびその製造方法 |
| WO2008069055A1 (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corporation | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JP2010045155A (ja) * | 2008-08-12 | 2010-02-25 | Fcm Kk | 多層積層回路基板 |
| JP2010062372A (ja) * | 2008-09-04 | 2010-03-18 | Fcm Kk | 多層積層回路基板の製造方法 |
| WO2010076875A1 (ja) * | 2008-12-29 | 2010-07-08 | イビデン株式会社 | プリント配線板及びその製造方法 |
| US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| JP4748281B2 (ja) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
| JP2011216519A (ja) * | 2010-03-31 | 2011-10-27 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2012094662A (ja) * | 2010-10-26 | 2012-05-17 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| KR101211447B1 (ko) | 2010-03-25 | 2012-12-12 | 이비덴 가부시키가이샤 | 인쇄 배선 기판 및 인쇄 배선 기판을 제조하는 방법 |
| JP2014045020A (ja) * | 2012-08-24 | 2014-03-13 | Ibiden Co Ltd | プリント配線板の製造方法 |
| CN110612783A (zh) * | 2017-05-16 | 2019-12-24 | 住友电工印刷电路株式会社 | 印刷配线板及其制造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4280583B2 (ja) * | 2003-08-25 | 2009-06-17 | 新光電気工業株式会社 | ヴィアの形成方法 |
| JP3987521B2 (ja) * | 2004-11-08 | 2007-10-10 | 新光電気工業株式会社 | 基板の製造方法 |
| US20060289202A1 (en) * | 2005-06-24 | 2006-12-28 | Intel Corporation | Stacked microvias and method of manufacturing same |
| US8440916B2 (en) | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| KR20090110596A (ko) * | 2008-04-18 | 2009-10-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN102573268B (zh) * | 2008-09-30 | 2015-03-11 | 揖斐电株式会社 | 多层印刷线路板以及多层印刷线路板的制造方法 |
| US20110056838A1 (en) * | 2009-09-04 | 2011-03-10 | Ibiden, Co., Ltd. | Method of manufacturing printed wiring board |
| KR20120053332A (ko) * | 2010-11-17 | 2012-05-25 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
| CN103517583B (zh) * | 2012-06-27 | 2016-09-28 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
| JP2017123459A (ja) | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板 |
| US10950463B2 (en) * | 2019-01-31 | 2021-03-16 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Manufacturing trapezoidal through-hole in component carrier material |
| CN115088394A (zh) * | 2019-12-04 | 2022-09-20 | Lg伊诺特有限公司 | 印刷电路板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106091A (ja) * | 1988-10-15 | 1990-04-18 | Hitake Seiko Kk | 両面パターンの形成方法 |
| JPH06232560A (ja) * | 1992-04-27 | 1994-08-19 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
| JPH1065344A (ja) * | 1996-08-23 | 1998-03-06 | Hitachi Aic Inc | 多層プリント配線板およびその製造方法 |
| JP2001007468A (ja) * | 1999-06-24 | 2001-01-12 | Nec Kansai Ltd | 配線基板，多層配線基板およびその製造方法 |
| JP2001210952A (ja) * | 2000-01-27 | 2001-08-03 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2002009435A (ja) * | 2000-06-20 | 2002-01-11 | Sumitomo Heavy Ind Ltd | 有機物基板におけるビア処理方法及びビア形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017968A (en) * | 1975-09-18 | 1977-04-19 | Jerobee Industries, Inc. | Method of making plated through hole printed circuit board |
| US4285780A (en) * | 1978-11-02 | 1981-08-25 | Schachter Herbert I | Method of making a multi-level circuit board |
| US4604799A (en) * | 1982-09-03 | 1986-08-12 | John Fluke Mfg. Co., Inc. | Method of making molded circuit board |
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
| US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| US5707893A (en) * | 1995-12-01 | 1998-01-13 | International Business Machines Corporation | Method of making a circuitized substrate using two different metallization processes |
| JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
| CN100358401C (zh) * | 1997-07-08 | 2007-12-26 | 伊比登株式会社 | 印刷电路板及其制造方法 |
-
2002
- 2002-01-18 JP JP2002009747A patent/JP3807312B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/342,298 patent/US20030135994A1/en not_active Abandoned
- 2003-01-15 KR KR10-2003-0002608A patent/KR20030063140A/ko not_active Application Discontinuation
- 2003-01-15 TW TW092100818A patent/TW558932B/zh not_active IP Right Cessation
- 2003-01-17 CN CNB031017029A patent/CN1230053C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106091A (ja) * | 1988-10-15 | 1990-04-18 | Hitake Seiko Kk | 両面パターンの形成方法 |
| JPH06232560A (ja) * | 1992-04-27 | 1994-08-19 | Tokuyama Soda Co Ltd | 多層回路基板及びその製造方法 |
| JPH1065344A (ja) * | 1996-08-23 | 1998-03-06 | Hitachi Aic Inc | 多層プリント配線板およびその製造方法 |
| JP2001007468A (ja) * | 1999-06-24 | 2001-01-12 | Nec Kansai Ltd | 配線基板，多層配線基板およびその製造方法 |
| JP2001210952A (ja) * | 2000-01-27 | 2001-08-03 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2002009435A (ja) * | 2000-06-20 | 2002-01-11 | Sumitomo Heavy Ind Ltd | 有機物基板におけるビア処理方法及びビア形成方法 |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8481424B2 (en) | 2005-07-07 | 2013-07-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| WO2007007857A1 (ja) * | 2005-07-07 | 2007-01-18 | Ibiden Co., Ltd. | 多層プリント配線板 |
| US8212363B2 (en) | 2005-07-07 | 2012-07-03 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8181341B2 (en) | 2005-07-07 | 2012-05-22 | Ibiden Co., Ltd. | Method of forming a multilayer printed wiring board having a bulged via |
| US7973249B2 (en) | 2005-07-07 | 2011-07-05 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| KR100987619B1 (ko) * | 2005-07-07 | 2010-10-13 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
| TWI383722B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board |
| US8101865B2 (en) | 2006-02-22 | 2012-01-24 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
| US9029711B2 (en) | 2006-02-22 | 2015-05-12 | Ibiden Co., Ltd. | Method for manufacturing a printed wiring board having a through-hole conductor |
| TWI383719B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board and manufacturing method thereof |
| KR101008239B1 (ko) * | 2006-02-22 | 2011-01-17 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
| KR101039547B1 (ko) * | 2006-02-22 | 2011-06-09 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
| KR101516851B1 (ko) * | 2006-02-22 | 2015-05-04 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
| US7786390B2 (en) | 2006-02-22 | 2010-08-31 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
| US8890000B2 (en) | 2006-02-22 | 2014-11-18 | Ibiden Co., Ltd. | Printed wiring board having through-hole and a method of production thereof |
| TWI383720B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Printed wiring board |
| WO2007097440A1 (ja) * | 2006-02-22 | 2007-08-30 | Ibiden Co., Ltd. | プリント配線板およびその製造方法 |
| TWI383723B (zh) * | 2006-02-22 | 2013-01-21 | Ibiden Co Ltd | Production method of printed wiring board |
| KR101153761B1 (ko) * | 2006-02-22 | 2012-06-13 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 제조 방법 |
| JP2007227512A (ja) * | 2006-02-22 | 2007-09-06 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
| US8324506B2 (en) | 2006-02-22 | 2012-12-04 | Ibiden Co., Ltd. | Printed wiring board and a method of production thereof |
| WO2008069055A1 (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corporation | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JPWO2008069055A1 (ja) * | 2006-11-28 | 2010-03-18 | 京セラ株式会社 | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JP4748281B2 (ja) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
| JP2010045155A (ja) * | 2008-08-12 | 2010-02-25 | Fcm Kk | 多層積層回路基板 |
| JP2010062372A (ja) * | 2008-09-04 | 2010-03-18 | Fcm Kk | 多層積層回路基板の製造方法 |
| JPWO2010076875A1 (ja) * | 2008-12-29 | 2012-06-21 | イビデン株式会社 | プリント配線板及びその製造方法 |
| US8431833B2 (en) | 2008-12-29 | 2013-04-30 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| WO2010076875A1 (ja) * | 2008-12-29 | 2010-07-08 | イビデン株式会社 | プリント配線板及びその製造方法 |
| KR101211447B1 (ko) | 2010-03-25 | 2012-12-12 | 이비덴 가부시키가이샤 | 인쇄 배선 기판 및 인쇄 배선 기판을 제조하는 방법 |
| JP2011216519A (ja) * | 2010-03-31 | 2011-10-27 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2012094662A (ja) * | 2010-10-26 | 2012-05-17 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP2014045020A (ja) * | 2012-08-24 | 2014-03-13 | Ibiden Co Ltd | プリント配線板の製造方法 |
| CN110612783A (zh) * | 2017-05-16 | 2019-12-24 | 住友电工印刷电路株式会社 | 印刷配线板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200302690A (en) | 2003-08-01 |
| TW558932B (en) | 2003-10-21 |
| KR20030063140A (ko) | 2003-07-28 |
| JP3807312B2 (ja) | 2006-08-09 |
| US20030135994A1 (en) | 2003-07-24 |
| CN1230053C (zh) | 2005-11-30 |
| CN1433256A (zh) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3807312B2 (ja) | プリント基板とその製造方法 | |
| US6405431B1 (en) | Method for manufacturing build-up multi-layer printed circuit board by using yag laser | |
| JP2008060504A (ja) | 両面フレキシブルプリント配線板の製造方法 | |
| KR100674316B1 (ko) | 레이저드릴을 이용한 비아홀 형성방법 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JP4128649B2 (ja) | 薄膜多層回路基板の製造方法 | |
| JP6819608B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| KR20030016515A (ko) | 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2004146742A (ja) | 配線基板の製造方法 | |
| US6555016B2 (en) | Method of making multilayer substrate | |
| KR20100109698A (ko) | 인쇄회로기판의 제조방법 | |
| JP4153328B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2001257476A (ja) | 多層配線基板及びその製造方法 | |
| JP2004319994A (ja) | プリント配線板の製造方法 | |
| JP4547958B2 (ja) | 多層配線基板の製造方法 | |
| JP2005251894A (ja) | プリント配線板の製造方法 | |
| JP4483247B2 (ja) | 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板 | |
| JP2003008222A (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JPH1168291A (ja) | プリント配線板及びその製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JP2003017848A (ja) | フィルドビア構造を有する多層プリント配線板の製造方法 | |
| JP3984092B2 (ja) | 多層プリント配線板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |