JPWO2008069055A1 - 配線基板およびそれを用いた半導体素子の実装構造体 - Google Patents
配線基板およびそれを用いた半導体素子の実装構造体 Download PDFInfo
- Publication number
- JPWO2008069055A1 JPWO2008069055A1 JP2008548234A JP2008548234A JPWO2008069055A1 JP WO2008069055 A1 JPWO2008069055 A1 JP WO2008069055A1 JP 2008548234 A JP2008548234 A JP 2008548234A JP 2008548234 A JP2008548234 A JP 2008548234A JP WO2008069055 A1 JPWO2008069055 A1 JP WO2008069055A1
- Authority
- JP
- Japan
- Prior art keywords
- via conductor
- wiring board
- layer
- adhesive layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09836—Oblique hole, via or bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本発明の一実施形態にかかる配線基板は、絶縁層7と、絶縁層7に埋設されたビア導体8と、を備えた配線基板2に関する。ビア導体8は、平面方向Xに対して傾斜した括れ部80を有している。
Description
本発明は、配線基板およびそれを用いた半導体素子の実装構造体に関する。
従来より、IC(Integrated Circuit)あるいはLSI(Large Scale Integration)等の半導体素子を、配線基板に実装した実装構造体が知られている。
配線基板としては、例えば複数の絶縁層と導体層とを積層するとともに、ビア導体を介して導体層どうしを接続したものがある(例えば特許文献1参照)。
このような配線基板では、近年の電子機器の小型化にともなう配線の高密度化を達成すべく、絶縁層および導体層の積層数が増加する傾向にある。
一方、配線基板におけるビア導体としては、一方の端部から他方の端部に向けて幅狭となるテーパ状とされたものが採用されている。このようなテーパ状のビア導体を採用した場合、ビア導体と導体層との界面の接触面積は、一方の端部に比べて他方の端部のほうが小さくなる。そのため、他方の端部と導体層との界面に応力が集中しやすく、ビア導体が導体層から剥離しやすいという問題がある。ビア導体の剥離は、配線基板における導通不良を生じさせ、配線基板の歩留まり低下の原因となることがある。
本発明は、配線基板におけるビア導体の剥離を効果的に低減することにより、信頼性の優れた配線基板およびそれを用いた半導体素子の実装構造体を提供することを課題としている。
上記課題を解決するため、本発明の第1の形態に係る配線基板は、絶縁層と、前記絶縁層に埋設されたビア導体と、を備えた配線基板であって、前記ビア導体は、前記絶縁層の表面に沿った平面方向に対して傾斜した括れ部を有している。
また、本発明の第2の形態に係る配線基板は、絶縁層と、前記絶縁層に埋設されたビア導体と、を備え、前記ビア導体は、その表面が前記ビア導体の内部方向に凹んだ凹曲面であり、該凹部の位置を前記ビア導体の周方向に沿ってプロットしてできた前記ビア導体の断面は、前記絶縁層の表面と平行な平面に対して傾斜している。
本発明によれば、配線基板においてビア導体の剥離を有効に低減することができ、配線基板およびそれを用いた半導体素子の実装構造体の歩留まり向上に寄与することができる。
1 実装構造体
2 配線基板
3 半導体素子
4 バンプ
6 導体層
7 絶縁層
70 接着層
71 フィルム層
8 ビア導体
80 括れ部
81 凸部
A 傾斜角度
X 平面方向
Y 厚み方向(X方向に直交する方向)
2 配線基板
3 半導体素子
4 バンプ
6 導体層
7 絶縁層
70 接着層
71 フィルム層
8 ビア導体
80 括れ部
81 凸部
A 傾斜角度
X 平面方向
Y 厚み方向(X方向に直交する方向)
以下に、本発明の一実施形態に係る配線基板および半導体素子の実装構造体を、図1ないし図4を参照しつつ詳細に説明する。
図1に示した半導体素子の実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。この実装構造体1は、配線基板2と、配線基板2上に実装された半導体素子3とを含んでいる。
半導体素子3は、ICまたはLSI等の例えばシリコンを母材とするものであり、半田等のバンプ4を介して配線基板2に実装されている。
配線基板2は、電気信号を伝達するための伝達路を構築するためのものである。配線基板2は、平板状に形成されたコア基板5と、コア基板5の上面53及び下面54において、交互に積層された複数の導体層6および複数の絶縁層7と、を含んでいる。
コア基板5は、絶縁性を有するものであり、例えば織布に熱硬化性樹脂を含浸させたシートなどを積層して固化することによって形成することができる。織布としては、ガラス繊維を縦横に織り込んだガラスクロスを用いることができる。熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂を用いることができる。コア基板5はまた、セラミックスにより形成することもできる。コア基板5のためのセラミックスとしては、例えば酸化アルミニウム焼結体又はムライト質焼結体などの酸化物系セラミックス、あるいは窒化アルミニウム質焼結体又は炭化珪素質焼結体などの非酸化物系セラミックスを使用することができる。
コア基板5には、コア基板5の厚み方向を貫通するスルーホール50を有している。スルーホール50内には、スルーホール導体51および絶縁体52が形成されている。スルーホール導体51は、後述するコア基板5の上面53および下面54に形成された導体層6を相互に電気的に接続するものであり、導電性を有する材料によりスルーホール50の内面に形成されている。このようなスルーホール導体51は、例えば銅めっきにより形成することができる。絶縁体52は、コア基板5の平坦性を確保するためのものであり、スルーホール導体51の形成後にスルーホール50に絶縁性樹脂を充填することにより形成することができる。
複数の導体層6は、電気信号を伝達するための伝達路として機能するものである。各導体層6は、導電性を有しており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料により形成されている。複数の導体層6は、絶縁層7を介してコア基板5の上方および下方に積み上げられており、コア基板5の上面53および下面54に形成された導体層6を含んでいる。コア基板5の上面53および下面54に形成された導体層6はスルーホール導体51を介して電気的に接続されており、配線パターンを形成するためにコア基板5の上面53および下面54に部分的に形成されている。
複数の絶縁層7は、導体層6間の絶縁性を確保するためのものであり、接着層70およびフィルム層71を含んでいる。
接着層70は、絶縁層7を相互に接着するとともに、フィルム層71を導体層6に対して固着させるためのものであり、導体層6を覆うように形成される。
フィルム層71は、基板全体の剛性を向上させるためのものであり、接着層70を覆うように形成されている。
接着層70およびフィルム層71は、絶縁性を有する材料により、例えば乾燥後の厚みが1μm以上10μm以下となるように形成されている。フィルム層71の厚みは、接着層70の厚みよりも大きくなるように設定するのが好ましく、例えばフィルム層71と接着層70との厚みの差は7μm以下となるように形成されている。ここで、フィルム層71と接着層70との厚みの差は、接着層70が乾燥した後の両者の厚みの差を指している。
フィルム層71の厚みを接着層70の厚みよりも大きくし、両者の厚みの差を7μm以下とすれば、後述する製造方法を用いてビア導体8を形成する場合に、ビア導体8の括れ部80(図2および図3参照)を適切に形成することができ、配線基板2の歩留まり向上に寄与することができる。
接着層70は、例えば熱分解温度が260℃以上320℃以下となるように形成され、フィルム層71は、例えば熱分解温度が380℃以上520℃以下となるように形成される。好ましくは、接着層70とフィルム層71との熱分解温度の差は、例えば60℃以上260℃以下とされる。熱分解温度とは、樹脂が固化した状態において該樹脂に熱を加えることによって、樹脂の一部が分解、蒸発又は昇華などにより消滅し、その樹脂の重量が5%減少する温度をいう。
このような接着層70およびフィルム層71は、例えば、まず、樹脂材料により形成された接着層70とフィルム層71とを張り合わせた状態で、コア基板5又は導体層6に対して積層し、次に、該積層体を加熱プレス装置を用いて加熱加圧して樹脂を固化させることによって形成することができる。もちろん、コア基板5又は導体層6に対して接着層70となるべき樹脂層を形成した後にフィルム層71を積層し、次に、該積層体を加熱加圧により樹脂を固化させることによっても形成することができる。
接着層70のための樹脂材料としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、シリコン樹脂およびビスマレイミドトリアジン樹脂のうち、少なくともいずれか一つを用いることができる。一方、フィルム層71のための樹脂材料としては、例えばポリベンゾオキサゾール樹脂、ポリイミド樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂および液晶ポリマー樹脂のうち、少なくともいずれか一つを用いることができる。フィルム層71は、接着層70のための材料としてポリイミド樹脂を用いる場合には、接着層70と接着性の良好なポリベンゾオキサゾール樹脂により形成するのが望ましい。
接着層70としては、絶縁性を有する球状フィラーが含んだものを使用することもできる。このような接着層70では、接着層70に孔を形成したときに、露出した球状フィラーや球状フィラーの欠落部によって貫通孔の内面に凹凸が生じる。そのため、後述するビア導体8は、接着層70において存在する部分において、接着層70との密着性が高くなる。
絶縁層7には、厚み方向に貫通するビア導体8が形成されている。このビア導体8は、図1および図2に示したように絶縁層7を挟んで位置する異なる導体層6を電気的に接続するためのものであり、絶縁層7の貫通孔72に埋設されている。
図2および図3に示したように、ビア導体8は、括れ部80および凸部81を有しており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料により形成されている。このビア導体8は、端部82と括れ部80との間がテーパー状に形成され、端部82と括れ部80との間において、ビア導体8の幅が括れ部80に向う方向に小さくなっている。またビア導体8は、凸部81と括れ部80との間がテーパー状に形成され、端部82と括れ部80との間において、ビア導体8の幅が括れ部80に向う方向に小さくなっている。すなわち、ビア導体8は、その表面がビア導体8の内部に向かって凹んだ凹曲面であり、該凹部の位置をビア導体8の周方向に沿ってプロットしてできたビア導体8の断面(括れ部80の断面)は、絶縁層7の表面と平行な平面に対して傾斜している。このような形状のビア導体8では、絶縁層7に厚み方向Yに力が印加されたとしても、ビア導体8の一部が絶縁層7に密着し、ビア導体8の一部が印加された力に対して反対方向に抗力が与え絶縁層7が導体層6から剥離するのを低減することができる。
括れ部80は、導体層6とビア導体8の端部82,83の界面84,85に作用する応力を分散する。括れ部80は、全体として楕円形を呈する環状に形成されているとともに、平面方向Xに対して傾斜している。平面方向Xに対する括れ部80の傾斜角度Aは、例えば10度以上20度以下とされている。これによって、ビア導体8の端部83と導体層6との間に作用する応力を効果的に緩和するとともに、ビア導体8と導体層6との界面84,85に印加される応力を小さく抑え、導体層6に対するビア導体8の剥離を効果的に低減することができる。なお、平面方向Xとは、絶縁層7の表面に対して平行な方向である。
なお、図3に示した括れ部80は、楕円状に形成されているが、ビア導体8は平面方向Xに対して傾斜していればよく、楕円状以外の形状、例えば多角形状や、外周が蛇行するような形状等であっても構わない。
凸部81は、フィルム層71および接着層70の熱膨張時における導体層6とビア導体8との剥離を抑制するためのものである。この凸部81は、平面方向Xに突出したものであり、絶縁層7において接着層70に位置している。
配線基板2に対しては、配線基板2にバンプ4を介して半導体素子2を接続する際等に熱が加えられることがある。その一方で、フィルム層71としては、フィルム層71を構成する原子が、フィルム層71の厚み方向Yよりフィルム層71の平面方向(水平方向)Xに強固に配列されているものが使用される場合がある。このようなフィルム層71は、平面方向Xの熱膨張率がフィルム層71の厚み方向Yに比べて小さい。そのため、配線基板2に熱が加えられた場合には、フィルム層71が厚み方向Yに熱膨張しようとする。これに対して、ビア導体8の凸部81が接着層70に位置していれば、フィルム層71と共に接着層70に厚み方向Yに力が印加されたとしても、印加された力に対して凸部81がストッパとして働く。その結果、接着層70に凸部81が存在することにより、印加された力に対して凸部81が抗力を及ぼす。これにより、導体層6とビア導体8との剥離を抑制することができ、配線基板2の破壊を低減することができる。
ここで、従来のビア導体は、導体層との接合面が、ビア導体を構成する金属(例えば銅)と導体層を構成する金属(例えば銅)との界面であり、銅などの金属の結晶が不連続に形成されることがある。そのため、ビア導体では、接合面において、接合強度が通常よりも脆弱になる傾向がある。また、製造工程における酸化や洗浄不足により、接合面に異物が混入される場合があり、この場合は更に接合強度が低下する。このように接合面は、接合強度が弱く、かつ剥離の原因となる異物が混入されやすい場所であるために、接合面においてはビア導体と導体層とが剥離しやすく、特に幅細の端部における接合面では応力が集中しやすい。
これに対して、図1ないし図3に示した実装構造体1によれば、ビア導体8に括れ部80を形成することによって、従来のビア導体において端部と導体層との接合面に集中していた応力を、ビア導体8の括れ部80にも加わるようにして応力を分散することができる。
ビア導体8はさらに、括れ部80が平面方向Xに傾斜した形状とされているために、括れ部80を平面方向Xに沿った方向に形成する場合に比べて、括れ部80に沿った断面の面積(周長)を大きくすることができる。これによって、ビア導体8に作用する応力を、括れ部80によってさらに分散することができる。その結果、配線基板2をマザーボードに実装する際等のように、配線基板2に外力が作用し、ビア導体8と導体層6との界面(接合面)84,85に応力が集中する場合であっても、その応力をビア導体8の括れ部80において緩和することができる。これにより、ビア導体8と導体層6との剥離の発生を低減し、配線基板2及び実装構造体1の歩留まりを向上させることができる。
次に、配線基板の製造方法について説明する。
まず、コア基板5およびフィルム層71を準備する。
コア基板5は、例えばガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を含浸させたシートを銅箔とともに熱プレスして硬化することによって、例えば厚み寸法が0.3mm以上1.5mm以下に形成される。またコア基板5は、配線基板2の低熱膨張化を行うために、全芳香族ポリアミド、全芳香族ポリエステル又は液晶ポリマーなどの低熱膨張の繊維を用いて形成してもよい。
次に、コア基板5に、従来周知のドリル加工などによって、厚み方向Yに貫通するにスルーホール50を形成し、電解めっきなどにより、スルーホール50内にスルーホール導体51を形成する。スルーホール50は、複数形成され、直径が例えば0.1mm以上1mm以下に設定される。
さらに、スルーホール50内に例えばポリイミド等の樹脂を充填し、絶縁体52を形成する。次に、コア基板5の上面53及び下面54に、従来周知の蒸着法、CVD法又はスパッタリング法等によって、導体層6を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板5の上面53及び下面54に導体層6を形成する。
次に、導体層6の上面に対して絶縁層7を形成する。絶縁層7は、コア基板5の表面に接着層70となる樹脂層を形成した後にフィルム層71を張り合わせ、接着層70およびフィルム層71を固化させることによって形成される。絶縁層7の厚みは、例えば3μm以上15μm以下とされる。
接着層70となる樹脂層は、例えば従来周知のダイコート法又はスピンコート法等によって、樹脂材料を被着することにより形成することができる。フィルム層71としては、例えばポリベンゾオキサゾール樹脂を主成分としたシートが使用される。一方、接着層70を形成するための樹脂材料としては、例えばフィルム層71よりも熱分解温度の低いもの、例えばポリイミドが使用される。接着層70を形成するための樹脂材料には、シリカなどの絶縁性を有する材料からなる球状フィラーを含有させておいてもよい。
次に、図4に示すように、絶縁層7にレーザー光を照射して貫通孔72を形成する。レーザー光は、例えばYAGレーザー装置又はCO2レーザー装置を用いて、絶縁層7の表面に対して垂直方向(絶縁層7の厚み方向Y)から、絶縁層7の表面に向けて照射される。
レーザー加工の方法としては、パンチング加工を採用することができる。パンチング加工は、レーザー光Lにおけるエネルギー分布のピークPをビーム中心から偏心させる方法である。すなわち、貫通孔72を形成するレーザー光Lとしては、レーザー光のエネルギーのピークPが、貫通孔72の中心と一致するガウシアンビームGでなく、ピークPを形成すべき貫通孔72の中心からずらしたエネルギー分布を有するレーザー光Lを使用する。
レーザー光Lにおけるエネルギー分布のピークPの貫通孔72の中心(ビーム中心)からのオフセット量Oは、絶縁層7の厚み寸法に応じて設定すればよく、例えば絶縁層7の厚み寸法が8μm以上15μm以下の場合には、オフセット量Oが5μm以下に設定される。これは、オフセット量Oを5μmよりも大きくに設定すると、括れ部80を形成しうる形状の貫通孔72を実現する前に、導体層6が高温となって融解し、導体層6に孔が形成されてしまう恐れがあるからである。
レーザー光Lにおけるエネルギー分布のピークPは、CO2レーザー装置を用いたパンチング加工にて貫通孔72を形成する場合、例えば1.0×10−3J以上1.0×10−1J以下に設定される。絶縁層7に対するビームBの照射時間は、例えば1.0×10−3秒以上1.0秒以下に設定される。
このようなレーザー光Lを絶縁層7に照射した場合、照射されたレーザー光Lの中心よりもエネルギー分布のピークPに対応する箇所が最もレーザー光Lのエネルギーが集中して高温となるため、該箇所を中心に絶縁層7の成分が昇華する。そのため、フィルム層71には、上面から下方(接着層70)に向うほど幅細となるテーパ状に孔が形成される。
フィルム層71を貫通したレーザー光Lは、接着層70に照射され、該照射箇所を中心に接着層70が昇華する。接着層70はフィルム層71よりも熱分解温度が低温であるため、フィルム層71よりも昇華し易い。そのため、接着層70には、上部から下部(導体層6)に向うほど幅広となるテーパ状に孔が形成される。
このように、フィルム層71に形成される孔が接着層70に向うほど幅細となるテーパ状に形成されるのに対して、接着層70に形成される孔が導体層6に向うほど幅広となるテーパ状に孔が形成されるため、貫通孔72は接着層70とフィルム層71との界面近傍に括れ部73を有する形状となる。
一方、接着層70を貫通したレーザー光Lの一部は、導体層6において反射し、その反射光によって接着層70が昇華させられる。ここで、導体層6は熱伝導率が絶縁層7よりも優れているため、絶縁層7よりも導体層6のほうが熱を逃し易く、導体層6と絶縁層7の界面における接着層70は昇華しにくい。そのため、貫通孔72は、導体層6の若干上方位置に凸部74を有する形状となる。
また、レーザー光Lにおけるエネルギー分布のピークPが中心からオフセットしているため、エネルギー強度の高い部分に対応する導体層6からの反射光は、接着層6ばかりでなく、フィルム層71の一部をも昇華させる。そのため、貫通孔72は、括れ部73が絶縁層7の平面方向Xに対して傾斜したものとなる。
なお、貫通孔72の形成方法としては、パンチング加工に代えて、レーザー光を移動させながら照射と非照射とを繰り返し行なうトレパン加工を採用してもよい。
次いで、貫通孔72にビア導体8を形成する。このビア導体8は、例えば無電解めっきにより銅などの金属を貫通孔72に充填することにより形成することができる。
貫通孔72は、括れ部73および凸部74を有するとともに、絶縁層7の上面から括れ部73の間が括れ部73に向うほど幅細となるテーパ状である一方、括れ部73から凸部74の間が凸部74に向うほど幅広となるテーパ状の形状とされている。そのため、ビア導体8は、貫通孔72の形状に倣って、図2および図3に示したように、括れ部80および凸部81を有する。ビア導体8は、絶縁層7の上面から括れ部80の間において括れ部80に向うほどビア導体8の幅が小さくなるような第1テーパ部を有している。さらにビア導体8は、括れ部80と凸部81との間において、凸部81に向うほどビア導体8の幅が大きくなるような第2テーパ部を有している。
ここで、ビア導体8を無電解めっきなどにより形成した場合、ビア導体8は金属結晶が連続的に形成された一体物となる。そのため、ビア導体8は、複数の金属層を積層して形成した場合のような結晶が不連続なものに比べて剛性が優れている。その結果、ビア導体8は、外的な負荷によっても破壊されにくく、配線基板2及び半導体素子3の実装構造体1の導通性を良好に維持することができる。
なお、絶縁層7の貫通孔72にビア導体8を形成する前に、貫通孔72の内面を、例えばかマンガン酸などを用いてエッチィング処理しておいてもよい。このようなエッチング処理を施した場合、貫通孔72の内面に微細な凹凸が形成されて粗面化される。そのため、貫通孔72に形成されるビア導体8は、貫通孔72の内面との密着性が高いものとなる。これにより、ビア導体8が貫通孔72の内面から剥離するのを抑制することが可能となる。
また、接着層70としてシリカなどの絶縁性を有する球状フィラーを含むものを使用した場合、貫通孔72の内面における接着層70に対応する部分は、球状フィラーが露出し、あるいは球状フィラーが欠落して凹凸を有する面となる。その結果、球状フィラーを含む接着層70では、貫通孔72の内面をエッチング処理した場合と同様に、ビア導体8と貫通孔72の内面との密着性を向上させ、ビア導体8の剥離を抑制することが可能となる。
そして、上述した導体層6の形成、絶縁層7の形成、貫通孔72の形成、およびビア導体8の形成を繰り返すことで、配線基板2を作製することができる。さらに、配線基板2に対してバンプ3を介して半導体素子2を実装することによって、半導体素子の実装構造体1を形成することができる。
本発明は、上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
Claims (14)
- 絶縁層と、前記絶縁層に埋設されたビア導体と、を備え、
前記ビア導体は、前記絶縁層の表面に沿った平面方向に対して傾斜した括れ部を有している、配線基板。 - 前記括れ部は、前記平面方向に対して10度以上20度以下傾斜している、請求項1に記載の配線基板。
- 前記ビア導体における前記平面方向に直交する方向の端部と前記括れ部との間の部分は、前記端部から前記括れ部に向って前記ビア導体の幅が小さくなっている、請求項1に記載の配線基板。
- 前記ビア導体は、外側に向かって突出した凸部を有している、請求項1に記載の配線基板。
- 前記凸部は、前記端部と前記括れ部との間に形成されている、請求項4に記載の配線基板。
- 前記ビア導体における前記括れ部と前記凸部との間に位置する部分は、前記凸部から前記括れ部に向って前記ビア導体の幅が小さくなっている、請求項5に記載の配線基板。
- 前記絶縁層は、接着層と、前記接着層上に積層されたフィルム層と、を有しており、
前記フィルム層の熱分解温度は、前記接着層の熱分解温度よりも高く、
前記フィルム層と前記接着層との熱分解温度差は、60℃以上260℃以下である、請求項1に記載の配線基板。 - 前記フィルム層及び前記接着層の厚みは、1μmから10μmであり、
前記フィルム層の厚みと前記接着層の厚みの差は、7μm以下である、請求項7に記載の配線基板。 - 前記フィルム層は、ポリベンゾオキサゾール樹脂であり、
前記接着層は、ポリイミド樹脂である、請求項7に記載の配線基板。 - 前記フィルム層における前記ビア導体との接触部分は、粗面化処理されている、請求項7に記載の配線基板。
- 前記接着層は、絶縁性を有する球状フィラーを含んでいる、請求項7に記載の配線基板。
- 請求項1に記載の配線基板と、
前記配線基板に実装され、前記ビア導体と電気的に接続される半導体素子と、
を備えた、半導体素子の実装構造体。 - 前記半導体素子は、前記ビア導体と電気的に接続されたバンプを介して前記ビア導体に接続されている、請求項12に記載の半導体素子の実装構造体。
- 絶縁層と、前記絶縁層に埋設されたビア導体と、を備え、
前記ビア導体は、その表面が前記ビア導体の内部方向に凹んだ凹曲面であり、該凹部の位置を前記ビア導体の周方向に沿ってプロットしてできた前記ビア導体の断面は、前記絶縁層の表面と平行な平面に対して傾斜している、配線基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320029 | 2006-11-28 | ||
JP2006320029 | 2006-11-28 | ||
PCT/JP2007/072874 WO2008069055A1 (ja) | 2006-11-28 | 2007-11-27 | 配線基板およびそれを用いた半導体素子の実装構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008069055A1 true JPWO2008069055A1 (ja) | 2010-03-18 |
Family
ID=39491958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008548234A Pending JPWO2008069055A1 (ja) | 2006-11-28 | 2007-11-27 | 配線基板およびそれを用いた半導体素子の実装構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100065318A1 (ja) |
JP (1) | JPWO2008069055A1 (ja) |
WO (1) | WO2008069055A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182260A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 太陽電池 |
JP5173651B2 (ja) * | 2008-07-29 | 2013-04-03 | 京セラ株式会社 | 配線基板の製造方法 |
US8759691B2 (en) * | 2010-07-09 | 2014-06-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP2012039005A (ja) * | 2010-08-10 | 2012-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
US9049808B2 (en) * | 2010-08-21 | 2015-06-02 | Ibiden Co., Ltd. | Printed wiring board and a method of manufacturing a printed wiring board |
JP5864954B2 (ja) * | 2011-08-26 | 2016-02-17 | 新光電気工業株式会社 | 基材 |
KR20130089475A (ko) * | 2012-02-02 | 2013-08-12 | 삼성전자주식회사 | 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지 |
US20140027163A1 (en) * | 2012-07-30 | 2014-01-30 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method for manufacturing the same |
JP2016051870A (ja) * | 2014-09-02 | 2016-04-11 | イビデン株式会社 | パッケージ基板及びパッケージ基板の製造方法 |
KR102346643B1 (ko) * | 2015-06-30 | 2022-01-03 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자, 발광 소자 제조방법 및 발광 모듈 |
JP6557573B2 (ja) * | 2015-10-19 | 2019-08-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6697870B2 (ja) * | 2015-12-08 | 2020-05-27 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2018163901A (ja) * | 2017-03-24 | 2018-10-18 | イビデン株式会社 | プリント配線板 |
JP2020161731A (ja) * | 2019-03-27 | 2020-10-01 | イビデン株式会社 | 配線基板 |
KR102268389B1 (ko) * | 2019-09-11 | 2021-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 안테나 모듈 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088537A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2002252436A (ja) * | 2001-02-23 | 2002-09-06 | Asahi Kasei Corp | 両面積層板およびその製造方法 |
JP2003218519A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | プリント基板とその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5403869A (en) * | 1992-08-17 | 1995-04-04 | Hitachi Chemical Company, Ltd. | Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator |
US6010769A (en) * | 1995-11-17 | 2000-01-04 | Kabushiki Kaisha Toshiba | Multilayer wiring board and method for forming the same |
US6103992A (en) * | 1996-11-08 | 2000-08-15 | W. L. Gore & Associates, Inc. | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias |
US6211468B1 (en) * | 1998-08-12 | 2001-04-03 | 3M Innovative Properties Company | Flexible circuit with conductive vias having off-set axes |
US6518515B2 (en) * | 1999-02-10 | 2003-02-11 | Matsushita Electric Industrial Co, Ltd. | Printed wiring board, and method and apparatus for manufacturing the same |
WO2000052977A1 (fr) * | 1999-03-03 | 2000-09-08 | Daiwa Co., Ltd. | Procede de fabrication d'un panneau de cablage multicouche |
CN100562224C (zh) * | 2002-02-22 | 2009-11-18 | 株式会社藤仓 | 多层线路基板、多层线路基板用基材、印刷线路基板及其制造方法 |
JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
CN100544558C (zh) * | 2004-04-28 | 2009-09-23 | 揖斐电株式会社 | 多层印刷配线板 |
JP4084834B2 (ja) * | 2005-03-29 | 2008-04-30 | 松下電器産業株式会社 | フリップチップ実装方法およびバンプ形成方法 |
JP5021216B2 (ja) * | 2006-02-22 | 2012-09-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2007
- 2007-11-27 JP JP2008548234A patent/JPWO2008069055A1/ja active Pending
- 2007-11-27 US US12/516,751 patent/US20100065318A1/en not_active Abandoned
- 2007-11-27 WO PCT/JP2007/072874 patent/WO2008069055A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088537A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2002252436A (ja) * | 2001-02-23 | 2002-09-06 | Asahi Kasei Corp | 両面積層板およびその製造方法 |
JP2003218519A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | プリント基板とその製造方法 |
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008069055A1 (ja) | 2008-06-12 |
US20100065318A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008069055A1 (ja) | 配線基板およびそれを用いた半導体素子の実装構造体 | |
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
KR101739401B1 (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
JP6133432B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
JP6151724B2 (ja) | 実装構造体の製造方法 | |
JP5436247B2 (ja) | 配線基板 | |
JP6105316B2 (ja) | 電子装置 | |
JP2015028963A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5127431B2 (ja) | 配線基板及びその製造方法、並びに実装構造体 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP5981368B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP4561193B2 (ja) | 印刷配線板及び半導体装置 | |
JP5111132B2 (ja) | 配線基板の製造方法 | |
JP6133689B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP2010258320A (ja) | 配線基板及びその製造方法 | |
JP6001439B2 (ja) | 配線基板および実装構造体 | |
JP6633390B2 (ja) | 樹脂基板および実装構造体ならびに樹脂基板用シート | |
JP2008300382A (ja) | 配線基板の製造方法 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP5171226B2 (ja) | 配線基板の製造方法 | |
JP5127622B2 (ja) | 配線基板、実装構造体及び配線基板の製造方法 | |
JP2011023619A (ja) | バンプ付き配線基板、バンプ付き電子部品及び実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120724 |